CN113341297B - 一种抓点测试系统及方法 - Google Patents

Abstract

本申请实施例提供一种抓点测试系统及方法，其中，所述抓点测试系统包括：测试设备，用于提供抓点测试的测试信号；电路板，所述电路板与所述测试设备通过连接线缆电连接，所述电路板用于固定待测芯片，并将所述测试设备提供的所述测试信号传输给所述待测芯片；抓点机台，用于获取所述待测芯片在所述测试信号下的异常点，实现对所述待测芯片进行抓点测试。

Description

一种抓点测试系统及方法

技术领域

本申请涉及半导体技术领域，涉及但不限于一种抓点测试系统及方法。

背景技术

目前在对3D NAND芯片(晶圆级或者封装级样品)做动态抓点(Dynamic Hotspot)失效分析时，通常都是将探针卡(Probe Card)扎在芯片的焊板(Pad)上，然后将探针卡连接到测试机端，在某一操作条件下做动态抓点测试。

相关技术中，在对单个芯片进行扎针测试时，通常需要将芯片粘贴到一衬底上，如果芯片粘贴得不够水平，在进行扎针测试时很难保证芯片上每一测试点均接触良好，因此，可能会损坏探针卡。所以，目前通常是采用重新打线(Re-bond)的方式将芯片连接到定制的电路板上，再进行扎针测试。

相关技术中，采用重新打线的方式测试单颗芯片的电路板必须固定于测试机端，然而，由于测试机体积庞大，无法置于抓点机台内来做抓点测试，因此，相关技术中通过重新打线的方式将芯片连出到定制的电路板上的这种测试系统，无法实现抓点测试。

发明内容

有鉴于此，本申请实施例提供一种抓点测试系统及方法。

第一方面，本申请实施例提供一种抓点测试系统，包括：

测试设备，用于提供抓点测试的测试信号；

电路板，所述电路板与所述测试设备通过连接线缆电连接，所述电路板用于固定待测芯片，并将所述测试设备提供的所述测试信号传输给所述待测芯片；

抓点机台，用于获取所述待测芯片在所述测试信号下的异常点，实现对所述待测芯片进行抓点测试。

在一些实施例中，所述电路板上设置有多个第一接口，所述测试设备上设置有与每一所述第一接口对应的第二接口；

所述连接线缆的第一端设置有与每一所述第一接口对应的第三接口；所述连接线缆的第二端设置有与每一所述第二接口对应的第四接口；每一所述第三端口与一个所述第四接口通过金属引线连接；

通过所述第一接口与所述第三接口之间的连接、所述第二接口与所述第四接口之间的连接，实现所述测试设备与所述电路板之间的连接。

在一些实施例中，所述第一接口、所述第二接口、第三接口和第四接口包括插头或者插孔；

其中，所述第一接口和所述第三接口不同时为所述插头或所述插孔，且所述第二接口和所述第四接口不同时为所述插头或所述插孔。

在一些实施例中，所述抓点机台具有一腔体；

所述电路板和所述待测芯片位于所述腔体的内部；所述测试设备位于所述腔体的外部。

在一些实施例中，所述异常点包括异常热点或异常亮点；所述抓点机台内设置有一探测器；

所述探测器用于探测所述待测芯片在所述测试信号下的所述异常热点或所述异常亮点。

在一些实施例中，所述探测器包括：微光显微镜。

在一些实施例中，所述电路板包括电连接区；所述电连接区内设置有多个导电件；

每一所述导电件用于与所述待测芯片的一个测试点进行电连接，且每一所述导电件与所述第一接口通过所述电路板的内部电路电连接。

在一些实施例中，所述电路板还包括芯片承载区；

所述芯片承载区用于承载并固定所述待测芯片。

在一些实施例中，所述测试系统还用于对所述待测芯片进行电性能测试；

所述测试设备还用于获取所述待测芯片的电性能测试结果。

第二方面，本申请实施例提供一抓点测试方法，应用于抓点测试系统，所述抓点测试系统包括：抓点机台、电路板、连接线缆和测试设备；所述方法包括：

通过所述测试设备向所述电路板提供抓点测试的测试信号，其中，所述电路板与所述测试设备通过连接线缆电连接；

通过所述电路板向待测芯片传输所述测试设备提供的测试信号，其中，所述待测芯片固定于所述电路板上，且所述待测芯片与所述电路板之间电连接；

通过所述抓点机台，获取所述待测芯片在所述测试信号下的异常点，实现对所述待测芯片进行抓点测试。

本申请实施例提供的抓点测试系统及方法，抓点测试系统包括测试设备、电路板和抓点机台，测试设备用于提供抓点测试的测试信号；电路板与测试设备通过连接线缆电连接，电路板用于固定待测芯片，并将测试设备提供的测试信号传输给待测芯片；抓点机台用于获取待测芯片在测试信号下的异常点；由于电路板和测试设备通过连接线缆连接，如此，可以实现将电路板从测试设备端分离，进而能够实现对待测芯片进行抓点测试。

附图说明

在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。

图1A为相关技术中对封装级样品进行抓点测试的结构示意图；

图1B为相关技术中对单颗晶粒进行电性能测试的结构示意图；

图2为本申请实施例提供的抓点测试系统的一种可选的结构示意图；

图3为本申请实施例提供的抓点测试系统的一种可选的结构示意图；

图4为本申请实施例提供的抓点测试方法的一个可选的流程示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。

在后续的描述中，使用用于表示元件的诸如“模块”或“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”或“单元”可以混合地使用。

目前，对于晶圆上的样品进行抓点测试时，通常是截取目标晶粒(die)，直接扎针；而对于封装级样品，通常需要先采用一定的方法将目标芯片取出，将其固定于某一衬底上，再进行扎针测试。图1A为相关技术中对封装级样品进行抓点测试的结构示意图，如图1A所示，对于封装级样品，将目标芯片101取出后，固定在衬底102上，然后，采用探针卡103进行扎针测试，在测试过程中，目标芯片101和衬底102需要置于抓点机台腔体104内。

相关技术中，如果仅是做电性测试，对于晶圆，可以直接用探针卡做电接触和连接；而对于单颗晶粒，则是通过重新打线将其连出到定制的电路板上，再通过电路板的接口/插槽将其固定于测试机(tester)端进行测试。图1B为相关技术中对单颗晶粒进行电性能测试的结构示意图，如图1B所示，对于单颗晶粒105需要通过重新打线的方式与电路板106进行连接，并通过电路板106的插槽1061将其与测试机107固定连接，通过测试机107发出测试信号，以实现对单颗晶粒进行电性能测试。

然而，相关技术中3D NAND芯片的焊板(即芯片上的测试点)较多，在扎针测试时，芯片通常需要粘贴到某一衬底上，如果芯片粘贴的不够水平，那么，手动下针时很难保证芯片上的所有焊板同时都与探针有良好的接触，比如有的焊板还没有扎上而另一些焊板已经扎得很深，因此，采用粘贴固定芯片的方式进行扎针测试时，可能会损坏探针卡。另外，对于内部有多颗晶粒的封装级样品，取出后的单颗晶粒很薄，因此存在一定的翘曲，即使晶粒粘贴到衬底上依然改善甚微，依然会存在手动下针时很难保证所有焊板同时都有良好的接触的情况，因此，在某种程度上也会损坏探针卡。而现有技术中，一般采用重新打线方式测试单颗晶粒的电路板必须固定于测试机端，而测试机或上面固定的电路板无法置于抓点机台内来做抓点测试，并且即使电路板能置于抓点机台内，由于芯片上下部的遮挡也无法用来抓点。

基于相关技术中的存在的上述问题，本申请实施例提供一种抓点测试系统及方法，能够实现将电路板从测试设备端分离，使得所提供的抓点测试系统能够实现动态抓点测试。

图2为本申请实施例提供的抓点测试系统的一种可选的结构示意图，如图2所示，所述抓点测试系统20包括：测试设备201、电路板202和抓点机台203。

测试设备201，用于提供抓点测试的测试信号。

这里，所述测试信号可以是用于实现抓点测试的测试电压，所述测试信号由测试设备201发出。

电路板202，所述电路板202与所述测试设备201通过连接线缆205电连接，所述电路板202用于固定待测芯片204，并将所述测试设备201提供的所述测试信号传输给所述待测芯片。

本申请实施例中，所述电路板是实现测试设备和待测芯片电连接的一个装置。所述电路板可以是透明电路板或者印制电路板(Printed Circuit Board，PCB)。

在一些实施例中，所述电路板202包括芯片承载区和电连接区，所述芯片承载区用于固定所述待测芯片204。这里，可以通过热熔胶或者夹具将所述待测芯片204固定在所述电路板202的电连接区。所述待测芯片204包括对多个焊盘(即测试点，图2中未示出)，且所述电连接区设置有多个导电件(图2中未示出)，每一所述导电件用于与所述待测芯片的一个焊盘电连接。

所述导电件与所述待测芯片204需要进行测试的焊盘一一对应，即一个导电件与一个焊盘电连接。这里，所述焊盘可通过金属引线与所述导电件电连接。所述导电件包括金属导电条或金手指。

本申请实施例中，电路板和测试设备通过连接线缆电连接，所述连接线缆205由金属导电线构成，所述连接线缆205可以实现将所述测试设备201发出的测试信号传输至电路板202上。

需要说明的是，本申请实施例中，所述连接线缆具有一定的长度和弯曲度，因此，通过所述连接线缆连接电路板和测试设备，可以实现将电路板从测试设备端分离。

抓点机台203，用于获取所述待测芯片在所述测试信号下的异常点，实现对所述待测芯片进行抓点测试。

这里，所述异常点包括异常热点(Hot Spot)或异常亮点，本申请实施例中，所述待测芯片204中的异常热点和异常亮点是在抓点测试的测试信号作用下产生的。

在一些实施例中，器件本身能够产生亮点、热点的位置可以包括：饱和区操作中的双极结型晶体管(Bipolar Junction Transistor，BJT)或金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)、动态式互补金属氧化物半导体、二极管顺向与逆向偏压崩溃。器件本身能够产生亮点、热点的缺陷可以包括接点漏电(Junction Leakage)、接触毛刺(Contact Spiking)、热电子效应(Hot Electrons)、闩锁效应(Latch-Up)、栅极氧化层缺陷或漏电(Gate Oxide Defects/Leakage-F-Ncurrent)、多晶硅的细丝残留(Poly-silicon Filaments)、硅基底损伤(SubstrateDamage)、机械性损伤(Mechanical Damage)等。器件原本产生亮点、热点的位置不会出现亮点的故障可以包括：欧姆或金属的短路(Ohmic Short/Metal Short)、埋入式接面的漏电区(Buried Junctions)、金属线底下的漏电区(Leakage Sites Under Metal)等。本申请实施例中，可以结合器件结构与测试信号，对器件的亮点和/或热点进行检测，如此，可以定位到失效地址。这里的失效地址可以根据在能够产生亮点、热点的位置但未检测到亮点、热点，以及在原本不会产生亮点、热点的位置检测到了亮点、热点的情况来确定。

在一些实施例中，所述抓点机台203具有一腔体；所述电路板202和所述待测芯片204位于所述腔体的内部；所述测试设备201位于所述腔体的外部。

这里，由于所述抓点机台内部的空间有限，且由于测试设备具有一定的体积，因此，在进行抓点测试时，测试设备不能放置于抓点机台的内部。本申请实施例中，通过连接线缆，可以实现使得电路板和待测芯片位于抓点机台腔体的内部，使得测试设备位于抓点机台腔体的外部。

本申请实施例提供的抓点测试系统，包括测试设备、电路板和抓点机台，测试设备用于提供抓点测试的测试信号；电路板与测试设备通过连接线缆电连接，电路板用于固定待测芯片，并将测试设备提供的测试信号传输给待测芯片；抓点机台用于获取待测芯片在测试信号下的异常点；由于电路板和测试设备通过连接线缆连接，如此，可以实现将电路板从测试设备端分离，进而能够实现对待测芯片进行抓点测试。

图3为本申请实施例提供的抓点测试系统的一种可选的结构示意图，如图3所述，所述抓点测试系统30包括：测试设备301、电路板302、连接线缆303和抓点机台(图中未示出)。

测试设备301，用于提供抓点测试的测试信号。

电路板302，所述电路板302与所述测试设备301通过连接线缆303电连接，所述电路板用于固定待测芯片304，并将所述测试设备301提供的所述测试信号传输给所述待测芯片304。

抓点机台，用于获取所述待测芯片在所述测试信号下的异常点，实现对所述待测芯片进行抓点测试。

在一些实施例中，所述电路板302上设置有多个第一接口3021，所述测试设备301上设置有与每一第一接口对应的第二接口3011。所述连接线缆303的第一端设置有与所述每一所述第一接口3021对应的第三接口3031；所述连接线缆303的第二端设置有与每一所述第二接口3011对应的第四接口3032；每一所述第三端口3031与一个所述第四端口3032通过金属引线连接。这里，所述金属引线可以是银金属线、铜金属线、金金属线或者铜铝合金金属线。

本申请实施例中，通过所述第一接口3021与所述第三接口3031之间的连接、所述第二接口3011与所述第四接口3032之间的连接，实现所述测试设备301与所述电路板302之间的连接。

在一些实施例中，所述第一接口、所述第二接口、第三接口和第四接口包括插头或者插孔；其中，所述第一接口和所述第三接口不同时为所述插头或所述插孔，且所述第二接口和所述第四接口不同时为所述插头或所述插孔。例如，当第一接口为插头时，第三接口为插孔；当第二接口为插头时，第四接口为插孔；当第一接口为插孔时，第三接口为插头；当第二接口为插孔时，第四接口为插头。

在其它实施例中，所述第一接口、所述第二接口、第三接口和第四接口也可以为导电金属触片，通过在第一接口和第三接口之间进行打线的方式，实现第一接口和第三接口的连接，通过在第二接口和第四接口之间进行打线的方式，实现第二接口和第四接口的连接，进而实现测试设备与电路板之间的连接。

本申请实施例中，所述第一接口3021和所述第二接口3011均为插头，所述第三接口3031和所述第四接口3032均为插孔。

在一些实施例中，所述异常点包括异常热点或异常亮点；所述抓点机台内设置有一探测器；所述探测器用于探测所述待测芯片在所述测试信号下的异常热点或异常亮点。本申请实施例中，所述探测器可以为微光显微镜。

在一些实施例中，所述电路板302包括电连接区；所述电连接区内设置有多个导电件3022；每一所述导电件用于与所述待测芯片的一个测试点3041进行电连接，且每一所述导电件3022与所述第一接口3021通过所述电路板的内部电路电连接。

本申请实施例中，所述导电件的个数与所述第一接口的个数相同，且所述导电件的个数大于或等于所述待测芯片上测试点的个数。

需要说明的是，当所述导电件的个数与待测芯片上需要测试焊盘的个数相同时，所述导电件的排序与所述焊盘的排序相同，从而使得所述导电件的排序即可作为所述样品的焊盘的排序，从而避免测试出现误差。另外，所述第一接口的排序与所述导电件的排序也相同，例如，当所述待测芯片正面朝上放置时，所述焊盘的顺序为1～n，那么，所述导电件的排序也为1～n，所述第一接口的排序也为1～n。本申请实施例中，为了避免出错，所述第一接口的排序与所述第三接口的排序相同、所述第三接口与所述第四接口的排序也相同、所述第四接口和所述第二接口的排序也相同。例如，当所述导电件的排序为1～n时，所述第一接口的排序也为1～n，所述第三接口、第四接口和第二接口的排序均为1～n。

在一些实施例中，所述测试系统还用于对所述待测芯片进行电性能测试；所述测试设备还用于获取所述待测芯片的电性能测试结果。

本申请实施例中，将待测芯片通打线的方式连接到电路板上的导电件中，再将电路板和待测芯片置于抓点测试机台中，通过连接线缆将电路板外接至测试设备端，通过在测试设备端产生测试信号，既可以实现待测芯片的电性能测试，又可以实现动态抓点测试。

在一些实施例中，当采用本申请实施例提供的抓点测试系统对待测芯片进行电性能测试时，所述电路板和所述待测芯片可以置于抓点机台内部，也可以置于抓点机台的外部。

本申请实施例中，借助重新打线的方式来使得待测芯片与电路板电连接，并将电路板与测试设备电连接，由电路板将测试设备发出的测试信号提供给待测芯片，避免了使用探针卡带来的风险，节约了成本。另外，通过连接线缆将电路板从测试设备端分离，克服了原来只能对待测芯片做电性能测试的局限，使其不仅可以用于单颗晶粒的测试，还能用于动态抓点测试。

除此之外，本申请实施例还提供一种抓点测试方法，所述抓点测试方法应用于上述实施例中的抓点测试系统，所述抓点测试系统包括：抓点机台、电路板、连接线缆和测试设备。图4为本申请实施例提供的抓点测试方法的一个可选的流程示意图，如图4所示，所述抓点测试方法包括以下步骤：

步骤S401、通过所述测试设备向所述电路板提供抓点测试的测试信号。

其中，所述电路板与所述测试设备通过连接线缆电连接。

步骤S402、通过所述电路板向待测芯片传输所述测试设备提供的测试信号。

这里，所述待测芯片通过热熔胶或者夹具固定于所述电路板上，且所述待测芯片与所述电路板之间通过打线的方式电连接。

步骤S403、通过所述抓点机台，获取所述待测芯片在所述测试信号下的异常点，实现对所述待测芯片进行抓点测试。

这里，所述异常点包括异常热点或异常亮点。所述待测芯片中的异常热点和异常亮点是在抓点测试的测试信号作用下产生的。

本申请实施例提供的抓点测试方法，与上述实施例中的抓点测试系统类似，对于本申请实施例未详尽披露的技术特征，请参考上述实施例进行理解，这里，不再赘述。

本申请实施例提供的抓点测试方法，通过测试设备向电路板提供抓点测试的测试信号，通过电路板向待测芯片传输测试设备提供的测试信号，并通过抓点机台获取待测芯片在测试信号下的异常点，由于电路板和测试设备通过连接线缆连接，如此，可以实现将电路板从测试设备端分离，进而实现通过上述抓点测试系统对待测芯片进行抓点测试。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过非目标的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种抓点测试系统，其特征在于，所述系统包括：

测试设备，用于提供抓点测试的测试信号；

电路板，所述电路板与所述测试设备通过连接线缆电连接，所述电路板用于固定待测芯片，并将所述测试设备提供的所述测试信号传输给所述待测芯片；

抓点机台，用于获取所述待测芯片在所述测试信号下的异常点，实现对所述待测芯片进行抓点测试；

其中，在所述电路板固定有所述待测芯片时，所述电路板和所述待测芯片位于所述抓点机台的内部，并与所述测试设备通过所述连接线缆电连接。

2.根据权利要求1所述的系统，其特征在于，所述电路板上设置有多个第一接口，所述测试设备上设置有与每一所述第一接口对应的第二接口；

所述连接线缆的第一端设置有与每一所述第一接口对应的第三接口；所述连接线缆的第二端设置有与每一所述第二接口对应的第四接口；每一所述第三接口与一个所述第四接口通过金属引线连接；

通过所述第一接口与所述第三接口之间的连接、所述第二接口与所述第四接口之间的连接，实现所述测试设备与所述电路板之间的连接。

3.根据权利要求2所述的系统，其特征在于，所述第一接口、所述第二接口、第三接口和第四接口包括插头或者插孔；

其中，所述第一接口和所述第三接口不同时为所述插头或所述插孔，且所述第二接口和所述第四接口不同时为所述插头或所述插孔。

4.根据权利要求1所述的系统，其特征在于，所述抓点机台具有一腔体；

所述电路板和所述待测芯片位于所述腔体的内部；所述测试设备位于所述腔体的外部。

5.根据权利要求1所述的系统，其特征在于，所述异常点包括异常热点或异常亮点；所述抓点机台内设置有一探测器；

所述探测器用于探测所述待测芯片在所述测试信号下的所述异常热点或所述异常亮点。

6.根据权利要求5所述系统，其特征在于，所述探测器包括：微光显微镜。

7.根据权利要求2所述系统，其特征在于，所述电路板包括电连接区；所述电连接区内设置有多个导电件；

每一所述导电件用于与所述待测芯片的一个测试点进行电连接，且每一所述导电件与所述第一接口通过所述电路板的内部电路电连接。

8.根据权利要求7所述系统，其特征在于，所述电路板还包括芯片承载区；

所述芯片承载区用于承载并固定所述待测芯片。

9.根据权利要求1所述的系统，其特征在于，所述测试系统还用于对所述待测芯片进行电性能测试；

所述测试设备还用于获取所述待测芯片的电性能测试结果。

10.一种抓点测试方法，其特征在于，应用于抓点测试系统，所述抓点测试系统包括：抓点机台、电路板、连接线缆和测试设备；其中，在所述电路板固定有待测芯片时，所述电路板和所述待测芯片位于所述抓点机台的内部，并与所述测试设备通过所述连接线缆电连接，所述方法包括：

通过所述测试设备向所述电路板提供抓点测试的测试信号，其中，所述电路板与所述测试设备通过连接线缆电连接；

通过所述电路板向待测芯片传输所述测试设备提供的测试信号，其中，所述待测芯片固定于所述电路板上，且所述待测芯片与所述电路板之间电连接；

通过所述抓点机台，获取所述待测芯片在所述测试信号下的异常点，实现对所述待测芯片进行抓点测试。

Images