CN100442068C - 测试被测体的电气特性的测试方法及测试装置 - Google Patents

测试被测体的电气特性的测试方法及测试装置 Download PDF

Info

Publication number
CN100442068C
CN100442068C CNB2004800161192A CN200480016119A CN100442068C CN 100442068 C CN100442068 C CN 100442068C CN B2004800161192 A CNB2004800161192 A CN B2004800161192A CN 200480016119 A CN200480016119 A CN 200480016119A CN 100442068 C CN100442068 C CN 100442068C
Authority
CN
China
Prior art keywords
electrode
probe
objective table
measured body
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800161192A
Other languages
English (en)
Other versions
CN1809757A (zh
Inventor
须贺唯知
伊藤寿浩
小松茂和
片冈宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1809757A publication Critical patent/CN1809757A/zh
Application granted granted Critical
Publication of CN100442068C publication Critical patent/CN100442068C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

本发明使形成在载物台(11)的承载面(11C)上的至少一对第三电极对(17)与形成在被测体的第一表面(31)上的导电层(Q)相接触，从而在两者之间利用熔融现象形成电路。

Description

测试被测体的电气特性的测试方法及测试装置
技术领域
本发明涉及测试被测体的电气特性的测试方法及测试装置。更详细地，涉及能够对一个器件(例如功率晶体管)等的被测体，或形成在一块基板上的多个器件等的各个被测体的电气特性进行测试的测试方法及测试装置。
背景技术
当测试功率晶体管等器件的电气特性时，施加大电流、大电压。因此，必须将探针可靠地接触在器件的电极上。此外，若是功率晶体管等器件，则在将放置被测体的载物台和形成在被测体底面上的电极(例如集电极)电连接，并在该连接状态下测试被测体的电气特性时，必须使载物台表面和形成在被测体底面上的集电极可靠接触。
专利文献1和专利文献2公开了使载物台的表面和形成在被测体底面上的集电极电接触的技术。
在专利文献1(日本专利文献特开昭63-258036号公报)(权利要求书，以及第2页右上栏第2行～左下栏第7行)记载的技术中，在载物台的承载面上具有电压施加电极和电压测定电极，该电压施加电极用于向半导体晶片施加电压，该电压测定电极用于测定半导体晶片的电压。在该载物台上，电压施加电极和电压测定电极的至少一方被形成为带状。这些电极被交错配置在载物台的承载面上。这样的结构防止因多个半导体芯片形成在半导体晶片上的位置不同而产生测试结果的不同。
专利文献2(日本专利文献特开平2-166746号公报)(权利要求书，以及第2页右上栏第17行～第3页左上栏第3行)公开了与专利文献1相同类型的载物台。该载物台的承载面被分割成2N(N为2以上的整数)个面，并在各个面上交错形成电压施加电极和电压测定电极。该载物台能够发挥和专利文献1相同的作用效果。
专利文献3(日本专利文献特开平11-64385号公报)(权利要求书，以及【0006】段～【0007】段)公开了涉及探针的技术。该技术是将器件的连接垫片与探针凯文(Kelvin)连接。将两根探针的各个探针配置成与一个连接垫片接近，以便与该连接垫片电连接，并且当探针被压向连接垫片且二者接触时，探针发生弹性变形，从而两根探针的尖端在以微小间隔接近的状态下接触到连接垫片。
发明内容
根据本发明的第一观点来提供测试被测体W’的电气特性的测试方法。该测试方法具有下述步骤：
(a)在载物台(11)的承载面(11C)上放置被测体，
在这里，所述载物台的承载面具有至少一对第三电极对，
第三电极对具有第一电极和第二电极，被测体具有第一表面和第二表面，第一表面具有至少一层导电层Q，并且，将被测体放置在载物台的承载面上，使得所述导电层接触到所述第三电极对；
(b)向所述载物台上的至少一个第三电极对之间施加电压来产生熔融现象，利用所述熔融现象在所述第三电极对与所述导电层之间形成电路。
另外，该测试方法优选具有下述(1)～(4)中的一个或者(1)～(4)中多个的组合。
(1)在第三电极对和导电层之间形成电路之后，将第三电极对连接至测试电路。
(2)在所述步骤(b)的前、后或同时还包括下述(c)：
(c)使至少一个探针对与所述被测体的第二表面上的至少一个第四电极P接触，并对探针对之间施加电压来产生熔融现象，利用熔融现象，在探针对的各个探针与第四电极之间形成电路。
(3)在一对探针对和第四电极之间形成电路之后，将探针对中的至少一个探针连接至测试电路中。
(4)上述器件是功率系列的器件。
根据本发明申请的第二观点，提供一种用于测试被测体的电气特性的测试装置。所述测试装置包括：放置至少一个被测体的载物台(载物台具有放置被测体的承载面，且承载面具有至少一对第三电极对)；探针卡，其被设置在载物台上方，并具有多个探针；第一熔融用电源，用于向与被测体的第二表面的电极接触的至少一对探针对和所述电极之间施加熔融用电压；第二熔融用电源，用于向被测体的第一表面的电极对和载物台的导电层之间施加熔融用电压。
该测试装置优选还具有下述(5)。(5)被测体具有第一表面和第二表面，第一表面具有至少一层导电层，第二表面具有至少一个第四电极P，将被测体放置在载物台的承载面上，使得所述导电层接触到第三电极对。
附图说明
图1A是表示本发明测试装置的一个实施方式的主要部分的侧视图；
图1B是表示探针对、熔融用电源以及测试电路之间的连接关系的示意图；
图2是用于说明图1A、1B所示的测试装置的探针对和器件的电极之间的熔融现象的示意图；
图3是表示图1A、1B所示的测试装置中所使用的其它的熔融电路的电路图；
图4A是表示图1A、1B所示的测试装置的载物台和器件之间的关系的平面图；
图4B是表示图1A、1B所示的测试装置的载物台和器件之间的关系的截面图。
专利文献1、2的发明能够减轻形成在多个功率器件的底面上的集电极和形成在载物台的承载面上的两种电极电连接时的集电极的内部电阻对测试结果产生的负面影响。但是对于探针与器件的电极的连接没有采取任何措施。因此与以往一样，通过将探针压向电极来去除电极上的氧化膜，从而使探针与电极电接触。因此有损伤探针和电极的担心。若是功率器件，则当为了避免焊接工序中的不良而对针痕的大小、深度加以限制时，探针和电极的接触会变得不稳定，若施加大电流，则会有产生火花，从而有损伤探针的担心。在探针和电极的电路中所产生的损失导致产生误动作，从而不能进行正确的测试。
专利文献3中记载的探针能够防止附在探针上的异物的影响，但和以往一样，为了使连接垫片与探针相接触而将探针压向连接垫片。其结果，产生和专利文献1的技术相同的问题。
具体实施方式
本发明的实施方式能够解决上述课题中的至少一个。本发明的实施方式能够这样构成，即：在探针与器件之间形成稳定的电路而不损伤、消耗探针。本发明的实施方式能够这样构成，即：可靠地进行电连接，进而能够可靠地进行稳定的测试而没有误动作。
下面根据图1A～图4所示的实施方式来说明本发明。如图1A所示，本实施方式的测试装置10可以具有装载被测体(例如一个器件、形成在晶片等的基板W上的一个或多个器件等)W’的载物台11(该载物台优选能够在水平方向和上下方向移动)、被配置在载物台11的上方且具有多个探针13的探针卡12(以下，基板、被测体分别记做“晶片”、“器件”)。如图1A、B所示，在使探针卡12的多个探针13与形成在器件W’的第二表面32上的第四电极P相接触的状态下，将测试信号从测试电路16经由探针13传递给器件，从而测试器件的电气特性。这些探针13的尖端的直径可以大约为20μm，探针13可以由钨等导电金属来形成。探针卡12也可以是使其探针一起与晶片上的多个器件的电极接触的类型。若使用一起接触的探针卡，则一次接触就能够测试多个器件。
如图1B所示，探针13的结构是优选第一探针13A和第二探针13B成对，其中第一探针13A用于施加熔融用电压，第二探针13B用于测试熔融用电压的电流。于是，由第一、第二探针13A、13B构成的多个探针对13接触一个电极(下面，将一对第一、第二探针13A、13B记做“探针对13”)。如图1B所示，各个探针对13能够通过继电器开关14与熔融用电源15和测试电路16切换连接。
如图2所示意的那样，当通过继电器开关14将探针对13连接到第一熔融用电源15上时，从第一熔融用电源15向探针对13的第一探针13A和第二探针13B之间施加电压。通过该电压产生熔融现象，使得第四电极(例如铝制)P上的氧化膜等绝缘薄膜被破损，从而第一、第二探针13A、13B与第四电极电接触，并在两者之间形成电路。通过利用熔融现象，即使在电极上形成氧化膜，也能够以较小的压力(例如0.1～1.0g/根)使探针对13与电极电接触。其结果，能够减小对电极或探针的机械创伤，从而能够可靠地形成该电路。
在这里，熔融现象是指，当向金属(在本发明中为电极)表面上所形成的氧化膜等绝缘薄膜施加电压，且其电势梯度大约为105～106V/cm时，电流流动，从而绝缘薄膜被破坏的现象。
在功率器件中，当在一个电极上形成多个电路时，如图3所示，也可以在熔融电路中安装半导体驱动器14A等，从而同时向多个探针对13施加电压，并同时产生熔融现象。此时，可以省略继电器开关。
在图3所示的熔融电路中记载有二极管15B。该二极管15B也可以配置在与图3相反的方向上，还可以根据情况省略。
在图2中，多个(该图中为两对)探针对13与一个第四电极P相接触。第一、第二探针13A、13B与第四电极P之间的接触电阻值由于第四电极P上的氧化膜厚度的不均等而得到不同的数值R1～R4。由于接触电阻R1～R4并联连接，所以探针对13越多，整体的接触电阻就越低。
通过熔融现象，在第一、第二探针13A、13B与第四电极P之间形成电路，从而第一、第二探针13A、13B能够稳定地与第四电极P电连接。如图1B所示，在该状态下，将继电器开关14从熔融电源15切换连接到测试电路16。即，将第一探针13A连接到测试电路16的监控用信号线上，而将第二探针13B连接到测试电路16的测试用信号线上。测试电路16能够对器件的电气特性进行可靠且正确地测试。
由于在各探针对13的第一、第二探针13A、13B与第四电极P之间形成电路，所以即使施加给第一、第二探针13A、13B的电压较低，多个探针对13也能够形成一个统一的电路。通过使用该探针卡12，可以在晶片状态下直接进行施加大电流、大电压的功率器件的定时试验、开关试验等测试。根据电流或者电压的大小能够适当设定探针对13的数目。
图4A、图4B表示可以用于功率器件的测试的测试装置10的载物台11。如图4A、图4B所示，在载物台11的承载面11C上形成有多个第三电极对17。在该图中形成有多对(例如16对)由第一电极17A和第二电极17B构成的第三电极对17。该各个电极对17和探针对13相同，具有第一、第二电极17A、17B。第三电极对17通过继电器开关18(图4B)与第二熔融用电源19和测试电路20切换连接。第二熔融用电源19也可以共用第一熔融用电源15(图1B)。
当将第三电极对17连接到熔融用电源19上时，在来自熔融用电源19的电压的作用下而产生熔融现象。第三电极对17的第一、第二电极17A、17B与形成在晶片W或者器件W’(例如功率器件)的第一表面31上的导电层(集电极)Q电接触并形成电路，从而实现电连接。如图4A所示，这些第三电极对17的各个第一、第二电极17A、17B相互邻接并整体排列为矩阵状。第三电极对17可以被配置成遍及晶片W的整个底面。这样，通过在导电层Q上产生多个第三电极对17，可以在减少地点的偏置的情况下将第三电极对17电连接到晶片W或者器件W’的底面上所形成的共用电极上。其结果，能够进行误差少的测试。
如图4B所示，在电连接的状态下，若继电器开关18将第三电极对17从第二熔融电源19切换到测试电路20，则第三电极对17从熔融电源19连接在测试电路20上。例如，在第一电极17A与监控用信号线相连接的同时，第二电极17B与测试用信号线相连接。在第三电极对13与器件的导电层Q可靠且稳定地电连接的状态下，测试电路20能够对器件的电气特性进行可靠且正确地测试。
载物台11可以由氮化铝等陶瓷形成。如图4B所示，在该承载面11C上形成镀铜层11A。在镀铜层11A上形成多个电极对17。优选在第一、第二电极17A、17B之间的镀铜层11A上层积绝缘膜(例如聚酰亚胺树脂膜)11B。该绝缘膜11B使相邻的电极17A、17B之间电绝缘。第三电极对17的表面和聚酰亚胺树脂膜11B的表面之间优选形成例如1μm的肩部。晶片W或者器件W’仅与第三电极对17接触。
在承载面11C的外周边缘部排列有与第一、第二电极17A、17B相连接的垫片21。这些垫片21的布置可以是包围多个第三电极对17。垫片21和第一、第二电极17A、17B相同，层积在镀铜层11A上，并且各个垫片21之间，优选通过聚酰亚胺树脂膜11B来电绝缘。第三电极对17的各个电极17A、17B通过垫片21与继电器开关18相连接。
如图4B所示，优选在载物台11中形成在第一、第二电极17A、17B的表面开口的排气通路22。这些排气通路22从第一、第二电极17A、17B的表面贯穿至载物台11的底面。在载物台11的底面安装有真空罩23，且真空排气装置22A与真空罩23相连接。真空排气装置22A沿箭头方向对真空罩内进行真空排气，从而将晶片W或者器件W’真空吸附在电极对17上。
对使用本实施方式的测试装置的测试方法的示例进行说明。在图4B中，将器件(例如功率器件)放置到载物台11上。此时，设在器件的第一表面31上的导电层Q与设在载物台的承载面11C上的多个第三电极对17相接触。通过真空排气装置将晶片W真空吸附在电极对17上，从而将晶片W固定到载物台11上。
载物台11移动至探针卡12的正下方。
载物台11上升，且器件W’的第二表面32上的第四电极P接触到探针卡12的探针对13。进而将载物台11过驱动大约50μm，从而探针对13以大约1g/根的针压接触器件W(W’)的第四电极P(图1A，图2)。
继电器开关18连接第三电极对17与第二熔融用电源19。从第二熔融用电源19向第三电极对17之间施加电压。产生熔融现象，从而在多个第三电极对17的各个电极17A、17B和器件的第一表面上的导电层Q之间形成电路。
在探针卡12一侧，继电器开关14将第一熔融用电源15连接到探针对13上。从第一熔融用电源15向探针对13施加电压。产生熔融现象，从而在多个探针对13的各个探针13A、13B和器件的第四电极P之间形成电路。通过该电路，载物台11一侧的第三电极对17和器件W’的第一表面31上的导电层Q稳定地电连接。
在载物台11一侧，继电器开关18将多个第三电极对17从第二熔融电源19切换至测试电路20。在探针卡12一侧，继电器开关14将多个探针对13从第一熔融用电源15切换至测试电路16。向多个探针对13施加大电压或大电流，从而利用测试电路16、20能够直接在晶片状态下对器件的电气特性进行测试。
如上所述，根据本实施方式，优选在载物台11上放置晶片W或器件W’，并使探针对13与其各个第四电极P接触。向各个探针对13施加熔融用电压，从而产生熔融现象。利用熔融现象在探针对13的各个探针13A、13B和第四电极P之间形成电路。其结果，能够以极小的针压将探针对13和第四电极P可靠电连接。能够在器件的第四电极P与各个探针13A、13B之间形成稳定的电路，从而能够可靠地形成电连接，而不损伤或消耗探针对13的第一、第二探针13A、13B。
在载物台11一侧，在形成在载物台11的承载面11C上的多个第三电极对17与形成在晶片W或器件的第一表面31上的导电层(集电极)相接触的状态下，优选向多个第三电极对17施加熔融用电压来产生熔融现象。由于利用该熔融现象在第三电极对17的各个电极17A、17B与导电层Q之间形成电路，所以能够在载物台11上的第三电极对17与器件W’的第一表面31的导电层Q之间可靠地形成稳定的电连接。
根据本实施方式，优选分别在多个探针对13和器件的第四电极P之间形成电路之后，将探针对13连接至测试电路；优选分别在多个第三电极对17与器件的第二表面上的导电层(集电极)Q之间形成电路之后，将各个电极对17分别连接至测试电路20。测试电路16、20能够可靠地进行器件的电气特性测试。
根据本实施方式，在载物台11中设置排气通路，该排气通路在载物台11的承载面11C上的各个电极17A、17B的上表面开口。能够将晶片W可靠地固定在各个电极17A、17B上，并能够简单且容易地将各个电极17A、17B和器件的第一表面31的导电层Q电连接。
优选将与第三电极对17的各个电极17A、17B电连接的垫片21设在载物台11的承载面11C的外周边缘部。能够通过垫片21将各个电极对17简单地连接到继电器开关16上。
本发明不限于上述各实施方式，只要是利用熔融现象来使探针和器件的电极电连接，或者使形成在载物台的承载面11C上的第三电极对与器件的第一表面上的导电层Q电连接的测试方法和测试装置，都包括在本发明中。
此外，在上述实施方式中，虽然是对功率器件的测试进行了说明，但本发明也可广泛应用于其它器件。
根据本发明的实施方式，能够在探针和器件之间形成稳定的电路，从而能够可靠地进行电连接，而不损伤或消耗探针。进而可以提供能够可靠地进行稳定的测试，而不会有误动作的测试方法和测试装置。

Claims (6)

1.一种测试包括下述结构的被测体(W’)的电气特性的测试方法，该测试方法包括下述步骤：
(a)在载物台(11)的承载面(11C)上放置被测体，
在这里，所述载物台的承载面具有至少一对第三电极对(17)，
第三电极对具有第一电极和第二电极，被测体具有第一表面(31)和第二表面(32)，第一表面具有至少一层导电层(Q)，并且，将被测体放置在载物台的承载面上，使得所述导电层接触到所述第三电极对；
(b)向所述载物台上的至少一对第三电极对之间施加电压来产生熔融现象，利用所述熔融现象在所述第三电极对与所述导电层之间形成电路。
2.如权利要求1所述的测试方法，还包括下述步骤：
在第三电极对和导电层之间形成电路之后，将第三电极对连接到第一测试电路(20)中。
3.如权利要求1所述的测试方法，在所述步骤(b)的前、后或同时，还包括下述步骤：
(c)使至少一个探针对(13)与所述被测体的第二表面上的至少一个第四电极(P)接触，并对探针对之间施加电压来产生熔融现象，利用熔融现象，在探针对的各个探针与第四电极之间形成电路。
4.如权利要求3所述的测试方法，还包括下述步骤：
在一对探针对和第四电极之间形成电路之后，将探针对中的至少一个探针连接至第二测试电路(16)中。
5.如权利要求1所述的测试方法，其中，所述被测体是功率系列的器件。
6.一种测试被测体(W’)的电气特性的测试装置，包括下述结构：
放置至少一个被测体(W’)的载物台(11)，在这里，所述载物台具有放置被测体的承载面(11C)，且承载面具有至少一对第三电极对(17)；
探针卡(12)，其被设置在载物台上方，并具有多个探针(13)；
第一熔融用电源(15)，用于向与被测体的第二表面的电极接触的至少一对探针对和所述电极之间施加熔融用电压；
第二熔融用电源(19)，用于向第三电极对和与所述第三电极对接触的被测体的第一表面的导电层之间施加熔融用电压。
CNB2004800161192A 2003-06-09 2004-06-08 测试被测体的电气特性的测试方法及测试装置 Expired - Fee Related CN100442068C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP164349/2003 2003-06-09
JP2003164349A JP4387125B2 (ja) 2003-06-09 2003-06-09 検査方法及び検査装置

Publications (2)

Publication Number Publication Date
CN1809757A CN1809757A (zh) 2006-07-26
CN100442068C true CN100442068C (zh) 2008-12-10

Family

ID=33508784

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800161192A Expired - Fee Related CN100442068C (zh) 2003-06-09 2004-06-08 测试被测体的电气特性的测试方法及测试装置

Country Status (8)

Country Link
US (3) US7262613B2 (zh)
EP (2) EP1637893B1 (zh)
JP (1) JP4387125B2 (zh)
KR (1) KR100810550B1 (zh)
CN (1) CN100442068C (zh)
AT (2) ATE378607T1 (zh)
DE (2) DE602004010116T2 (zh)
WO (1) WO2004109306A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1713075B1 (en) 2005-01-28 2012-05-02 Panasonic Corporation Recording medium, reproduction device, program, reproduction method, recording method
WO2006106876A1 (ja) * 2005-03-31 2006-10-12 Octec Inc. 微小構造体のプローブカード、微小構造体の検査装置、検査方法およびコンピュータプログラム
JP2006319209A (ja) * 2005-05-13 2006-11-24 Tokyo Electron Ltd パワーデバイス用の検査装置
JP5108238B2 (ja) * 2006-02-24 2012-12-26 東京エレクトロン株式会社 検査方法、検査装置及び制御プログラム
JP5016892B2 (ja) * 2006-10-17 2012-09-05 東京エレクトロン株式会社 検査装置及び検査方法
JP2008157818A (ja) * 2006-12-25 2008-07-10 Tokyo Electron Ltd 検査方法、検査装置及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体
WO2008081752A1 (ja) * 2006-12-27 2008-07-10 Tokyo Electron Limited 検査方法、検査装置及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP4664334B2 (ja) * 2007-07-20 2011-04-06 東京エレクトロン株式会社 検査方法
JP4991495B2 (ja) * 2007-11-26 2012-08-01 東京エレクトロン株式会社 検査用保持部材及び検査用保持部材の製造方法
TWI362496B (en) * 2008-03-05 2012-04-21 Nanya Technology Corp Apparatus for testing chip and circuit of probe card
US8344746B2 (en) * 2008-09-29 2013-01-01 Thermo Fisher Scientific Inc. Probe interface for electrostatic discharge testing of an integrated circuit
CN101696992B (zh) * 2009-10-28 2013-03-27 上海宏力半导体制造有限公司 双极型晶体管的基区电阻的测量方法
JP5296117B2 (ja) 2010-03-12 2013-09-25 東京エレクトロン株式会社 プローブ装置
US8620724B2 (en) * 2010-04-20 2013-12-31 Accenture Global Services Limited Integration framework for enterprise content management systems
JP5291157B2 (ja) 2011-08-01 2013-09-18 東京エレクトロン株式会社 パワーデバイス用のプローブカード
JP5265746B2 (ja) * 2011-09-22 2013-08-14 東京エレクトロン株式会社 プローブ装置
CN103091514A (zh) * 2011-10-27 2013-05-08 无锡华润上华科技有限公司 手动探针台结构
WO2013108452A1 (ja) * 2012-01-20 2013-07-25 東京エレクトロン株式会社 支持基板及び基板の処理方法
JP2014107469A (ja) * 2012-11-29 2014-06-09 Tokyo Electron Ltd 半導体装置の製造方法及び製造装置
KR101794744B1 (ko) 2013-08-14 2017-12-01 에프이아이 컴파니 하전 입자 비임 시스템용 회로 프로브
JP6386923B2 (ja) * 2015-01-26 2018-09-05 三菱電機株式会社 半導体評価装置およびチャックステージの検査方法
JP6809049B2 (ja) * 2016-08-31 2021-01-06 日亜化学工業株式会社 発光装置の検査方法
JP7497629B2 (ja) * 2020-07-03 2024-06-11 富士電機株式会社 半導体チップの試験装置および試験方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151529A (ja) * 1992-11-16 1994-05-31 Mitsubishi Electric Corp 半導体装置の製造方法及びウエハテスト装置
US5436571A (en) * 1990-08-20 1995-07-25 Tokyo Electron Limited Probing test method of contacting a plurality of probes of a probe card with pads on a chip on a semiconductor wafer
US20020021142A1 (en) * 2000-08-21 2002-02-21 Shinji Iino Inspection method and inspection apparatus
JP2002176142A (ja) * 2000-12-07 2002-06-21 Sanyo Electric Co Ltd 半導体装置の製造方法
US6529011B1 (en) * 1998-02-24 2003-03-04 Murata Manufacturing Co., Ltd. Method and apparatus for inspecting electronic components

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5545247U (zh) * 1978-09-20 1980-03-25
JPS5545247A (en) 1978-09-25 1980-03-29 Matsushita Electric Ind Co Ltd Signal receiving unit
GB8305967D0 (en) * 1983-03-04 1983-04-07 Univ Liverpool Material for treatment of spontaneous abortions
JPH0727951B2 (ja) 1987-04-15 1995-03-29 東京エレクトロン株式会社 ウエハ載置台
JPH02166746A (ja) 1988-12-21 1990-06-27 Tokyo Electron Ltd 測定装置
US5184398A (en) * 1991-08-30 1993-02-09 Texas Instruments Incorporated In-situ real-time sheet resistance measurement method
US5557215A (en) * 1993-05-12 1996-09-17 Tokyo Electron Limited Self-bias measuring method, apparatus thereof and electrostatic chucking apparatus
JPH1164385A (ja) 1997-08-21 1999-03-05 Hitachi Electron Eng Co Ltd 検査用基板のプローブ
JP4325969B2 (ja) * 1998-07-06 2009-09-02 ヤン ズビグニュー ゾピンスキー 皮膚インピーダンス変動の評価装置
JP2000164665A (ja) 1998-11-27 2000-06-16 Miyazaki Oki Electric Co Ltd 半導体集積回路装置及びその製造方法
JP4102068B2 (ja) * 1999-10-19 2008-06-18 ソリッド・ステート・メジャメンツ・インコーポレイテッド 測定装置及び電気特性測定方法
JP4456325B2 (ja) * 2002-12-12 2010-04-28 東京エレクトロン株式会社 検査方法及び検査装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436571A (en) * 1990-08-20 1995-07-25 Tokyo Electron Limited Probing test method of contacting a plurality of probes of a probe card with pads on a chip on a semiconductor wafer
JPH06151529A (ja) * 1992-11-16 1994-05-31 Mitsubishi Electric Corp 半導体装置の製造方法及びウエハテスト装置
US6529011B1 (en) * 1998-02-24 2003-03-04 Murata Manufacturing Co., Ltd. Method and apparatus for inspecting electronic components
US20020021142A1 (en) * 2000-08-21 2002-02-21 Shinji Iino Inspection method and inspection apparatus
JP2002176142A (ja) * 2000-12-07 2002-06-21 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1809757A (zh) 2006-07-26
EP1788401B1 (en) 2008-11-05
DE602004017655D1 (de) 2008-12-18
US20080174325A1 (en) 2008-07-24
EP1637893A1 (en) 2006-03-22
EP1637893B1 (en) 2007-11-14
ATE378607T1 (de) 2007-11-15
US7262613B2 (en) 2007-08-28
KR100810550B1 (ko) 2008-03-18
ATE413605T1 (de) 2008-11-15
US20060145716A1 (en) 2006-07-06
US20070063725A1 (en) 2007-03-22
EP1788401A1 (en) 2007-05-23
DE602004010116D1 (de) 2007-12-27
US7688088B2 (en) 2010-03-30
JP4387125B2 (ja) 2009-12-16
KR20060119719A (ko) 2006-11-24
EP1637893A4 (en) 2006-07-19
DE602004010116T2 (de) 2008-09-11
WO2004109306A1 (ja) 2004-12-16
JP2005005331A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
CN100442068C (zh) 测试被测体的电气特性的测试方法及测试装置
JP5016892B2 (ja) 検査装置及び検査方法
JP5486866B2 (ja) 半導体装置の製造方法
CN100432687C (zh) 检验方法及检验装置
CN101154609B (zh) 凸块测试单元、装置及测试方法
CN101189524A (zh) 具有层叠基板的探针卡
KR20070076539A (ko) 신호 및 전력 콘택트의 어레이를 갖는 패키지를 구비하는집적회로를 시험하는 테스트 콘택트 시스템
TW529110B (en) Film carrier tape and method of evaluating the same
US20010043075A1 (en) Apparatus for inspecting IC wafer
JP4209696B2 (ja) 電気的接続装置
KR102047665B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
CN109192677B (zh) 封装体检测装置
JP2004138576A (ja) 電気的接続装置
JP4490978B2 (ja) コンタクタ
JPH08111438A (ja) 集積回路素子用プローバ
JP3978142B2 (ja) 検査用基板
JPH11121553A (ja) ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法
KR19990018725A (ko) 반도체 웨이퍼 및 그의 전기적 특성 검사 방법
JPH0618559A (ja) プローブカード
JP2008128682A (ja) プローブカード及びその製造方法
JPH0926437A (ja) プローブカードおよびそれを用いた検査装置
JPS62122228A (ja) 配線基板検査方法
JPH07140205A (ja) インサーキットテスタ用治具
JPH03284861A (ja) プローブカード
JPH04162442A (ja) 半導体ウェーハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20150608

EXPY Termination of patent right or utility model