JP4456325B2

JP4456325B2 - 検査方法及び検査装置

Info

Publication number: JP4456325B2
Application number: JP2002360148A
Authority: JP
Inventors: 大篠崎; 茂和小松
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2002-12-12
Filing date: 2002-12-12
Publication date: 2010-04-28
Anticipated expiration: 2022-12-12
Also published as: DE60320847D1; EP1574866A4; EP1574866A1; KR20050085594A; US7301357B2; JP2004191208A; KR100842784B1; WO2004053508A1; KR20070056147A; CN100432687C; CN1726398A; EP1574866B1; US20060061374A1

Description

【０００１】
【発明の属する技術分野】
本発明は、フリッティング現象を利用してプローブピンとで検査用電極間の導通をとった被検査体の検査を行なう検査方法及び検査装置に関し、更に詳しくはフリッティング用電源を省略することができる検査方法及び検査装置に関する。
【０００２】
【従来の技術】
半導体処理工程にはウエハ状態のまま検査する工程やパッケージ状態の被検査体を検査する工程等の種々の工程がある。検査を実施する場合には、ウエハの検査用の電極パッドに接触子（例えば、プローブピン）を接触させ、プローブピンを介して電極パッドに信号を印加する。ところが、検査用の電極パッドには電気的に絶縁性のある酸化膜が形成されているため、プローブピンから電極パッドに対して所定の針圧を付与してプローブピンで電極パッドの酸化膜を掻き取ってプローブピンと電極パッドの導通後に、検査を実施している。
【０００３】
しかしながら、ウエハに形成されたデバイスの高密度化により電極パッドや配線構造が薄膜化するため、ウエハの検査時に電極パッドＰの酸化膜をプローブピンで掻き取って除去する方法では電極パッドや電極パッドの下地層等を傷める虞がある。そこで、このような損傷を防止するために、フリッティング現象を利用して電極パッドの酸化膜を除去する方法が提案されている（特許文献１）。
【０００４】
特許文献１に記載の技術を例えば図２に基づいて概説する。プローブカード１は、図２に示すように、ウエハの複数の電極パッドＰにそれぞれ接触する一対のプローブピン２と、各プローブピン２にそれぞれ接続されたリレー３とを有し、リレー３を介してテスタ４とフリッティング用電源５との間で一対のプローブピン２を切り替えて接続するようにしてある。そして、ウエハの検査を行なう場合には、まず、一対のプローブピン２を各電極パッドＰに接触させた後、リレー３を介して一対のプローブピン２とフリッティング用電源５とを接続し、フリッティング用電源５から一対のプローブピン２に一方のプローブピン２に対して電圧を印加し、徐々に昇圧すると、フリッティング現象により一対のプローブピン２間の酸化膜を破って一対のプローブピン２間で電流が流れ、プローブピン２と電極パッドＰ間で電気的に導通する。次いで、リレー３を介して一対のプローブピン２をフリッティング用電源５からテスタ４側に切り替えてテスタ４側に接続する。引き続き、一方のプローブピン２を介してテスタ４から電極パッドＰへ検査用信号を印加し、ウエハの所定の検査を実行する。このようにフリッティング現象を利用する場合にはプローブピン２と電極パッドＰ間の針圧を極めて低く設定することができ、電極パッド等を損傷する虞がなく、信頼性の高い検査を行なうことができる。尚、フリッティング現象とは金属（本発明では電極パッド）の表面に形成された酸化膜に印加される電位傾度が１０^５〜１０^６Ｖ／ｃｍ程度になると酸化膜の厚さや金属の組成の不均一性により電流が流れて酸化膜が破壊される現象をいう。
【０００５】
【特許文献１】
特開２００２−１３９５４２号公報（特許請求の範囲の請求項１及び段落[００４６]）
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載の検査方法及び検査装置の場合には、検査を行う際に、プローブピン２をテスタ４の検査用の信号ライン毎にフリッティングを実行しているため、プローブ検査までにフリッティングに多くに時間を割かれ、検査のスループットを低下させるという課題があった。また、この検査装置の場合にはフリッティング専用電源５及びリレー３を設けなくてはならず、しかもプローブカード１にリレー３を実装しなくてはならないため、半導体装置の高集積化に伴ってプローブピン２の本数が増加するによりリレー３も多くなりプローブカード１上でのリレー３の実装数が自ずと制限される。
【０００７】
本発明は、上記課題を解決するためになされたもので、検査のスループットを格段に向上させることができ、しかもリレーを省略することができる検査方法及び検査装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明の請求項１に記載の検査方法は、被検査体の電気的特性を検査する検査方法であって、上記被検査体の複数の検査用電極それぞれに対応する複数対の第１、第２プローブピンを上記各検査用電極にそれぞれ接触させる第１の工程と、テスタに上記第１プローブピンに対応して設けられたドライバから上記第１プローブピンに電圧を印加することにより、上記検査用電極と接触する上記第１、第２のプローピンの先端の間でフリッティング現象を生じさせる第２の工程と、上記テスタに上記第２プローブピンに対応して設けられたコンパレータが上記第２プローブピンからの電流に基づいて上記フリッティング現象を検出する第３の工程と、上記ドライバが上記第１プローブピンを介して上記検査用電極に検査用信号を印加して上記被検査体の電気的特性検査をする第４の工程と、を備え、上記第２の工程から上記第４の工程の間には、上記ドライバと上記コンパレータは、それぞれに接続された信号ラインを介して上記各検査用電極と接触する第１、第２プローブピンに対して接続されていることを特徴とするものである。
【０００９】
また、本発明の請求項２に記載の検査方法は、請求項１に記載の発明において、上記ドライバは、上記コンパレータが制限電圧を検出した時点でフリッティング電圧の印加を停止することを特徴とするものである。
【００１０】
また、本発明の請求項３に記載の検査方法は、請求項１または請求項２に記載の発明において、上記各ドライバから同時にフリッティング用電圧を印加することを特徴とするものである。
【００１１】
また、本発明の請求項４に記載の検査装置は、被検査体の電気的特性を検査する検査装置であって、被検査体の複数の検査用電極それぞれに対応する複数対の第１、第２プローブピンと、テスタに上記第１プローブピンに対応して設けられ、上記第１プローブピンを介して上記検査用電極に電圧を印加することにより、上記第１、第２プローブピンの先端の間でフリティング現象を生じさせるドライバと、上記テスタに上記第２プローブピンに対応して設けられ、上記第１、第２プローブピンの先端の間で発生する上記フリッティング現象を上記第２プローブピンからの電流に基づいて検出するコンパレータと、を備え、且つ、上記ドライバは、上記第１プローブピンから上記検査用電極に検査用信号を印加して上記被検査体の電気的特性を検査する機能を有し、上記第１、第２プローブピンが上記検査用電極と電気的に接触している時には、上記ドライバと上記コンパレータは、それぞれに接続された信号ラインを介して上記検査用電極と接触する第１、第２プローブピンに対して接続されていることを特徴とするものである。
【００１３】
【発明の実施の形態】
以下、図１に示す実施形態に基づいて本発明を説明する。
本実施形態の検査装置１０は、例えば図１に示すように、ウエハの複数の電極パッドＰにそれぞれ接触する一対の第１、第２プローブピン１１Ａ、１１Ｂと、これら複数対の第１、第２プローブピン１１Ａ、１１Ｂが取り付けられたプローブカード１２と、プローブカード１２に形成され且つ第１、第２プローブピン１１Ａ、１１Ｂにそれぞれ接続された信号ライン１３と、これらの信号ライン１３の端子１４とそれぞれ電気的に切り離し可能に接触するポゴピン等からなる中継端子１５とを備え、これらの中継端子１５を介してテスタ２０に接続可能に構成されている。また、プローブカード１２は、例えば検査装置１０のプローバ室のヘッドプレート（図示せず）に固定され、中継端子１５が内蔵されたインサートリング（図示せず）を介してテスタ２０側のテストヘッド（図示せず）と電気的に接触する。
【００１４】
また、図示してないが、本実施形態の検査装置１０は、従来同様、ウエハを載置し且つＸ、Ｙ、Ｚ及びθ方向に移動する載置台と、この載置台と協働してウエハとプローブピン１１Ａ、１１Ｂとの位置合わせを行うアライメント機構とを備えている。
【００１５】
一方、テスタ２０は、図１に示すように、第１、第２プローブピン１１Ａ、１１Ｂに対応するドライバ２１とコンパレータ２２とを備え、ドライバ２１が一方の第１プローブピン１１Ａ側に切り離し可能に接続されていると共にコンパレータ２２が他方の第２プローブピン１１Ｂ側に切り離し可能に接続されている。また、ドライバ２１及びコンパレータ２２には信号ライン２３、２４が接続され、それぞれの端子２５，２６を介して第１、第２プローブピン１１Ａ、１１Ｂに対応する中継端子１５と電気的に接続し、切り離せるようになっている。更に、ドライバ２１はフリッティング現象を発生させるために必要な大きさの電圧を第１プローブピン１１Ａ側に印加できるようになっている。
【００１６】
従って、第１、第２プローブピン１１Ａ、１１Ｂと電極パッドＰが僅かな針圧（例えば、１ｍＮ以下）で接触した状態で、テスタ２０側のドライバ２１から信号ライン２３を介して検査装置１０側の中継端子１５、信号ライン１３及び第1プローブピン１１Ａを介して電極パッドＰにフリッティング用の電圧を印加し、徐々に昇圧すると、第１、第２プローブピン１１Ａ、１１Ｂ間で始めは電極パッドの酸化膜Ｐを介して微小電流が流れた後、酸化膜を破って電流が急激に大きくなって流れる。この電流は検査装置１０側の第２プローブピン１１Ｂから信号ライン１３、中継端子１５を経由してテスタ２０側の信号ライン２４からコンパレータ２２に流れ、コンパレータ２２において制限電圧値を検出した時点でドライバ２１から電圧を印加しないようする。尚、フリッティング後には第１、第２プローブピン１１Ａ、１１Ｂは電極パッドと接触したまま検査用のプローブピンとして使用される。
【００１７】
次に、上記検査装置１０を用いた本発明の検査方法の一実施形態について説明する。検査装置１０内の載置台にウエハを載置し、載置台をＸ、Ｙ及びθ方向に移動させ、載置台とアライメント機構とが協働して載置台上のウエハの電極パッドＰと第１、第２プローブピン１１Ａ、１１Ｂとの位置合わせを行った後、載置台が上昇してウエハの各電極パッドＰとこれらの電極パッドＰに対応する第１、第２プローブピン１１Ａ、１１Ｂとが例えば１ｍＮ以下の低針圧で接触する。
【００１８】
その後、テスタ２０の各電極パッドＰに対応する全てのドライバ２１から信号ライン２３、検査装置１０側の中継端子１５、プローブカード１２の信号ライン１３及び第１プローブピン１１Ａを介してフリッティング用電圧を各電極Ｐに同時に印加すると、各電極パッドＰ上では第１、第２プローブピン１１Ａ、１１Ｂ間で始めは微小電流が流れ、フリッティング用で電圧を徐々に昇圧するとフリッティング現象により第１、第２プローブピン１１Ａ、１１Ｂ間の電流が急激に大きくなって各電極パッドＰの酸化膜がそれぞれ同時に破れ、第１、第２プローブピン１１Ａ、１１Ｂと電極パッドＰ間が電気的に導通すると共にコンパレータ２２を介して全てのドライバ２１からの電圧印加を同時に停止する。従って、一回のフリッティング電圧の印加によって全てのプローブピン１１Ａ、１１Ｂとそれぞれに対応する電極パッドＰ間の電気的な導通を取ることができ、従来のように信号ライン毎に行っていた場合と比較するとフリッティングに要する時間を格段に短縮することができる。
【００１９】
然る後、これらのドライバ２１からそれぞれの信号ライン２３を介して検査用信号を送信し、これらのドライバ２１に対応する第１プローブピン１１Ａから電極パッドＰに検査用信号を印加して従来と同様にウエハの電気的特性検査を行なうことができる。しかも、極めて低い針圧で検査を行なうことができるため、第１、第２プローブピン１１Ａ、１１Ｂ及び電極パッドＰ等を損傷する虞がなく、信頼性の高い検査を行なうことができる。
【００２０】
以上説明したように本実施形態によれば、ウエハの複数の電極用パッドＰそれぞれに対応する第１、第２プローブピン１１Ａ、１１Ｂをそれぞれ接触させ、第１プローブピン１１Ａを介して各電極用パッドＰにフリッティング用の電圧を印加し、これらの第１プローブピン１１Ａに対応する第２プローブピン１１Ｂとの間でフリッティング現象による電気的な導通を取った後、テスタ２０のドライバ２１からの検査用信号に基づいてウエハの電気的特性検査を行なう際に、テスタ２０の複数のドライバ２１からそれぞれに接続された第１、第２プローブピン１１Ａ、１１Ｂの一方の第１プローブピン１１Ａにフリッティング用の電圧を印加するようにしたため、従来のように信号ライン毎にフリッティング専用電源からテスタ側の電源に一々に切り替えてフリッティングを行うことなくフリッティングを行なうことができる。また、フリッティング電圧を印加する際に、全電極パッドＰに同時に印加するようにしたため、フリッティングに要する時間を格段に短縮することができ、延いては検査のスループットを格段に向上させることができる。
【００２１】
また、本実施形態によれば、フリッティング用電源としてテスタ２０を利用するため、フリッティング専用電源及びリレーを設ける必要がなく、製造コストを低減することができる。また、プローブカード１２上のリレーを省略することができるため、リレーを実装する面積分だけ実装面積を拡張することができ、半導体装置の高集積化に対応することができる。また、第２プローブピン１１Ｂをテスタ２０のコンパレータ２２に接続したため、コンパレータ２２を介してフリッティング時の制限電圧を検出することができる。
【００２２】
尚、本発明は上記実施形態に何等制限されるものではなく、必要に応じて各構成要素を適宜変更することができる。
【００２３】
【発明の効果】
本発明によれば、検査のスループットを格段に向上させることができ、しかもリレーを省略することができ、信頼性の高い検査を行なうことができる検査方法及び検査装置を提供することができる。

【図面の簡単な説明】
【図１】本発明の検査装置の一実施形態の要部を示すブロック図である。
【図２】従来の検査装置の一例を示すブロック図である。
【符号の説明】
１０検査装置
１１Ａ、１１Ｂプローブピン
２０テスタ
２１ドライバ
２２コンパレータ
Ｐ電極パッド（検査用電極）

Claims

被検査体の電気的特性を検査する検査方法であって、
上記被検査体の複数の検査用電極それぞれに対応する複数対の第１、第２プローブピンを上記複数の検査用電極にそれぞれ接触させる第１の工程と、
テスタに上記第１プローブピンに対応して設けられたドライバから上記第１プローブピンに電圧を印加することにより、上記検査用電極と接触する上記第１、第２のプローピンの先端の間でフリッティング現象を生じさせる第２の工程と、
上記テスタに上記第２プローブピンに対応して設けられたコンパレータが上記第２プローブピンからの電流に基づいて上記フリッティング現象を検出する第３の工程と、
上記ドライバが上記第１プローブピンを介して上記検査用電極に検査用信号を印加して上記被検査体の電気的特性検査をする第４の工程と、を備え、
上記第２の工程から上記第４の工程の間には、上記ドライバと上記コンパレータは、それぞれに接続された信号ラインを介して上記検査用電極と接触する第１、第２プローブピンに対して接続されている
ことを特徴とする検査方法。
上記ドライバは、上記コンパレータが制限電圧を検出した時点でフリッティング電圧の印加を停止することを特徴とする請求項１に記載の検査方法。
上記各ドライバから同時にフリッティング用電圧を印加することを特徴とする請求項１または請求項２に記載の検査方法。
被検査体の電気的特性を検査する検査装置であって、
被検査体の複数の検査用電極それぞれに対応する複数対の第１、第２プローブピンと、
テスタに上記第１プローブピンに対応して設けられ、上記第１プローブピンを介して上記検査用電極に電圧を印加することにより、上記第１、第２プローブピンの先端の間でフリティング現象を生じさせるドライバと、
上記テスタに上記第２プローブピンに対応して設けられ、上記第１、第２プローブピンの先端の間で発生する上記フリッティング現象を上記第２プローブピンからの電流に基づいて検出するコンパレータと、を備え、且つ、
上記ドライバは、上記第１プローブピンから上記検査用電極に検査用信号を印加して上記被検査体の電気的特性を検査する機能を有し、
上記第１、第２プローブピンが上記検査用電極と電気的に接触している時には、上記ドライバと上記コンパレータは、それぞれに接続された信号ラインを介して上記検査用電極と接触する第１、第２プローブピンに対して接続されている
ことを特徴とする検査装置。