KR100842784B1 - 검사 방법 및 검사 장치 - Google Patents

검사 방법 및 검사 장치 Download PDF

Info

Publication number
KR100842784B1
KR100842784B1 KR1020077008712A KR20077008712A KR100842784B1 KR 100842784 B1 KR100842784 B1 KR 100842784B1 KR 1020077008712 A KR1020077008712 A KR 1020077008712A KR 20077008712 A KR20077008712 A KR 20077008712A KR 100842784 B1 KR100842784 B1 KR 100842784B1
Authority
KR
South Korea
Prior art keywords
voltage
driver
electrode
pair
probe
Prior art date
Application number
KR1020077008712A
Other languages
English (en)
Other versions
KR20070056147A (ko
Inventor
다이 시노자키
시게카즈 코마츠
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20070056147A publication Critical patent/KR20070056147A/ko
Application granted granted Critical
Publication of KR100842784B1 publication Critical patent/KR100842784B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2898Sample preparation, e.g. removing encapsulation, etching
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits
    • G01R31/3161Marginal testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명의 검사 방법은, 테스터(20)의 복수의 드라이버(21)로부터 각각에 접속된 제1, 제2 프로브 핀(11A, 11B) 쌍의 한 쪽의 제1 프로브 핀(11A)을 통해 프로브 핀용의 전압을 각 전극(P)에 인가한다.
프리팅, 프로브, 테스터, 전기적 특성, 검사

Description

검사 방법 및 검사 장치{INSPECTION METHOD AND INSPECTION EQUIPMENT}
도 1은 본 발명의 검사 장치의 일 실시형태의 주요부를 도시하는 블럭도이다.
도 2는 종래의 검사 장치의 일례를 도시하는 블럭도이다.
본 출원은, 2002년 12월 12일에 제출되어 그 내용이 본 명세서에 포함되는 일본 출원 2002-360148에 기초하고 있으며, 이에 대한 우선권을 주장한다.
본 발명은, 프리팅(Fritting) 현상을 이용하여 프로브 핀과 검사용 전극 사이를 도통 상태로 하는, 피검사체의 검사를 행하는 검사 방법 및 검사 장치에 관한 것이다.
반도체 처리 공정에는, 웨이퍼 상태 그대로의 피검사체(예, 반도체 장치)의 전기적 특성을 검사하는 공정이나, 패키지 상태의 피검사체를 검사하는 공정 등의 여러 가지 공정이 있다. 검사를 실시하는 경우에는, 웨이퍼의 전극에 접촉자(예컨대, 프로브 핀)를 접촉시킨다. 프로브 핀을 통해 테스터로부터 측정 신호를 전극에 인가한다. 피검사체의 전극의 표면에는 전기적으로 절연성의 산화막이 형성되어 있 다. 이 때문에, 종래에는 프로브 핀을 전극에 소정의 침압으로 누른 상태에서, 프로브 핀이 전극의 산화막을 긁어들임으로써, 프로브 핀이 전극과 전기적으로 도통한 상태로 하고 있다.
그러나, 웨이퍼에 형성된 디바이스의 고밀도화는 박막화된 전극이나 배선 구조를 채용한다. 웨이퍼의 검사시에 전극(P)의 산화막을 프로브 핀으로 긁어모아 제거하는 방법에서는, 전극이나 전극의 기초층 등을 손상시킬 우려가 있다. 이러한 손상을 방지하기 위해서, 프리팅 현상을 이용하여 전극의 산화막을 제거하는 방법이 제안되어 있다(특허문헌 1 : 일본 특허 공개 2002-139542호 공보(특허청구범위의 청구항 1 및 단락 [0046])).
특허문헌 1에 기재된 기술을 예컨대 도 2에 기초하여 개략적으로 설명한다. 프로브 카드(1)는 도 2에 도시한 바와 같이, 웨이퍼 상의 복수의 전극(P)에 각각 접촉하는 복수의 프로브 핀 쌍(2)과, 각 프로브 핀 쌍(2)에 각각 접속된 릴레이(3)를 갖는다. 릴레이(3)는 1쌍의 프로브 핀(2)을 테스터(4)와 프리팅(Fritting)용 전원(5)으로 전환하여 접속한다. 웨이퍼 상의 피검사체의 전기적 특성을 검사하는 경우에는, 우선, 1쌍의 프로브 핀(2)을 각 전극(P)에 접촉시킨다. 릴레이(3)는 1쌍의 프로브 핀(2)을 프리팅용 전원(5)에 접속한다. 프리팅용 전원(5)은 1쌍의 프로브 핀(2)의 한 쪽의 프로브 핀(2)에 전압을 인가하여, 전압치를 서서히 상승한다. 프리팅 현상이 발생하고, 이 현상은 1쌍의 프로브 핀(2)의 선단 사이의 산화막을 파괴하여, 1쌍의 프로브 핀(2)의 선단 사이는 전기적 도통 상태가 된다. 릴레이(3)는 1쌍의 프로브 핀(2)을 프리팅용 전원(5)에서 테스터(4) 측으로 전환하여, 테스 터(4) 측에 접속한다. 테스터(4)는 한 쪽의 프로브 핀(2)을 통해 전극(P)에 검사용 신호를 인가함으로써, 피검사체의 전기적 특성을 검사한다. 이와 같이, 프리팅 현상을 이용함으로써, 프로브 핀(2)과 전극(P) 사이의 침압을 매우 낮게 설정할 수 있는 결과, 전극 등은 손상될 우려가 없어, 신뢰성 높은 검사가 이루어질 수 있다. 프리팅 현상이란, 금속(본 발명에서는 전극)의 표면에 형성된 산화막에 전압을 인가하여, 인가되는 전위 경도가 105∼106 V/cm 정도가 되면 산화막의 두께나 금속 조성의 불균일성에 의해 전류가 흘러 산화막을 파괴하는 현상을 말한다.
그러나, 특허문헌 1에 기재한 검사 방법 및 검사 장치에 있어서는, 테스터(4)의 검사용 신호 라인에 접속된 프로브 핀(2)마다 프리팅 현상을 이용하고 있다. 프로브 검사까지 프리팅 현상을 여러 번 이용할 필요가 있기 때문에, 시간이 많이 필요하고, 검사의 스루풋이 저하되었다. 이 검사 장치의 경우에는, 프리팅 전용 전원(5) 및 릴레이(3)를 설치하여야만 했다. 프로브 카드(1)에 릴레이(3)를 실장하지 않으면 안되지만, 반도체 장치의 고집적화에 따라 프로브 핀(2)의 개수가 증가함에 따라 릴레이(3)의 수도 많아져, 프로브 카드(1) 상에서의 릴레이(3)의 실장수가 자연히 제한된다.
본 발명은, 상기 과제의 적어도 하나를 해결하는 것을 목적으로 하고 있다.
본 발명의 다른 목적 및 이점은 이하의 명세서에 기재되며, 그 일부는 상기 개시에서부터 자명하거나 또는 본 발명의 실행에 의해 얻어질 것이다. 본 발명의 상기 목적 및 이점은 여기에 특히 지적되는 수단과 조합에 의하여 실현되어, 얻어 진다.
본원 발명의 제1 관점에 따라서, 하기를 구비하는 피검사체의 전기적 특성을 검사하는 방법이 제공된다: 적어도 하나의 피검사체의 복수의 전극의 각각에, 1쌍의 프로브 핀을 접촉시키는 단계; 상기 1쌍의 프로브 핀의 각각에 접속된 전원으로부터, 상기 1쌍의 프로브 핀을 통해 복수의 상기 검사용 전극의 각각에 전압을 인가함으로써, 상기 1쌍의 프로브 핀의 선단 사이에 프리팅 현상을 생기게 하는 단계; 상기 1쌍의 프로브 핀을 통해, 검사용 신호를 상기 피검사체의 전극에 인가하여, 피검사체의 전기적 특성을 검사하는 단계.
상기 방법은, 하기 (a) 내지 (c) 중 어느 하나 또는 어느 것을 복수 조합시켜 구비하는 것이 바람직하다.
(a) 피검사체의 전기적 특성의 검사는 테스터 회로에 의해 실시될 것, 여기서, 테스터 회로는, 테스터 회로와 각 프로브 핀 사이를 접속하는 전기적 접속선을 통해 검사용 신호를 송신한다;
상기 전원의 각각은, 상기 테스터 회로 내에 배치된 각 드라이버일 것, 여기서, 각 드라이버는 상기 전기적 접속선 및 각 1쌍의 프로브 핀을 통해, 상기 전극에 전압을 인가한다.
(b) 상기 1쌍의 프로브 핀의 각각에 접속된 전원으로부터, 상기 1쌍의 프로브 핀을 통해 복수의 상기 전극의 각각에 전압을 인가하는 단계는, 상기 복수의 전극의 전부에 동시에 상기 전압을 인가하는 것과, 또 상기 복수의 전극의 각각에 순 차 상기 전압을 인가하는 것.
(c) 각 전원으로부터 각 전극에 인가하는 전압이, 소정의 제한치에 도달한 시점, 상기 전압에 의해 흐르는 전류치가 소정의 제한치에 도달한 시점, 상기 전압치가 소정의 변화를 나타낸 시점, 또는 상기 전류치가 소정의 변화를 나타낸 시점, 중 어느 시점에서, 상기 전압을 상기 전극에 인가하는 것을 정지하는 것.
본원 발명의 제2의 관점에 따라서, 하기를 구비하는, 피검사체의 전기적 특성을 검사하기 위한 장치가 제공된다:
적어도 하나의 피검사체의 복수의 전극의 각각에 접촉하기 위한 복수의 1쌍의 프로브 핀;
상기 1쌍의 프로브 핀의 각각에 접속되어, 상기 전극의 각각에 전압을 인가하기 위한 전원, 이 전원으로부터의 전압에 의해, 상기 1쌍의 프로브 핀의 선단 사이에 프리팅 현상이 생기게 하는 테스터;
상기 테스터는, 상기 프리팅 현상이 생긴 후, 검사용 신호를 상기 피검사체의 전극에 송신하여, 상기 피검사체의 전기적 특성을 검사한다.
상기 장치는, 또한 하기 (d) 내지 (f)의 중 어느 하나 혹 어느 것을 복수 조합시켜 구비하는 것이 바람직하다.
(d) 테스터, 이 테스터는 검사용 신호를 피검사체의 전극에 송신하여, 상기 피검사체의 전기적 특성을 검사한다;
여러 쌍의 프로브 핀, 각 쌍의 프로브 핀은 상기 각 전극에 접촉한다;
테스터와 각 쌍의 프로브 핀 사이를 접속하는 전기적 접속선;
상기 테스터 회로 내에 배치된 복수의 드라이버, 여기서, 각 드라이버는 상기 1쌍의 프로브 핀의 각각에 접속되어, 상기 전극의 각각에 전압을 인가하기 위한 전원이다;
여기서, 상기 전기적 접속선은, 테스터로부터의 검사용 신호 및 드라이버로부터의 상기 전압을 상기 피검사체의 상기 전극에 전송한다.
(e) 각 드라이버와 상기 1쌍의 프로브 핀과의 사이에 배치된 스위치 기구, 이 스위치 기구는, 상기 드라이버로부터 상기 1쌍의 프로브 핀을 통해 상기 복수의 전극의 전부가 동시에 상기 전압을 인가하는 것, 및 상기 복수의 전극의 각각에 순차 상기 전압을 인가하는 것 중의 어느 것을 실시하기 위한 전압 전환 기구이다.
(f) 각 1쌍의 프로브 핀에 접속된 비교기, 이 비교기는 각 전원으로부터 각 전극에 인가하는 전압이 소정의 제한치에 도달하였음을 검지한다,
여기서, 비교기가, 상기 전압 및 전류치 중 어느 하나가 소정의 제한치에 도달했음을 검지하면, 상기 스위치 기구는 상기 드라이버에서 프로브 핀으로의 전압의 인가를 중지한다.
이하, 도 1에 도시하는 실시형태에 기초하여 본 발명을 설명한다. 본 실시형태의 검사 장치(10)는 프로브 카드(12)를 지니고, 프로브 카드(12)는 웨이퍼 상의 복수의 전극(P)에 각각 접촉하는 여러 쌍의 제1, 제2 프로브 핀(11A, 11B)을 갖고 있다. 제1, 제2 프로브 핀(11A, 11B)에 각각 접속된 전기적 접속선(예, 프리팅 전문용 접속선, 또는 신호 라인과 겸용한 접속선)(13)과, 이들 신호 라인(13)의 단자(14)와, 각 단자(14)에 전기적으로 분리가능하게 접촉하는 중계 단자(예, 포고 핀)(15)를 구비한다. 제1, 제2 프로브 핀(11A, 11B)은 이들 중계 단자(15)를 통해, 테스터(20)에 접속된다. 프로브 카드(12)는 예컨대 검사 장치(10)의 프로버실의 헤드 플레이트(도시하지 않음)에 고정될 수 있다. 프로브 카드(12)는 중계 단자(15)가 내장된 인서트 링(도시하지 않음)을 통해 테스터(20) 측의 테스트 헤드(도시하지 않음)에 전기적으로 접촉할 수 있다.
도시하고 있지 않지만, 본 실시형태의 검사 장치(10)는 종래와 같이 웨이퍼를 얹어 놓고 또한 X, Y, Z 및 θ 방향으로 이동하는 적재대와, 이 적재대와 협동하여 웨이퍼와 프로브 핀(11A, 11B)과의 위치맞춤을 행하는 정렬 기구를 구비할 수 있다.
제1, 제2 프로브 핀(11A, 11B)은 프리팅용 전압을 공급하기 위한 전원이 접속된다. 테스터(20)는 도 1에 도시한 바와 같이, 제1, 제2 프로브 핀(11A, 11B)에 대응하는 드라이버(21와) 비교기(22)를 구비할 수 있다. 드라이버(21)는 한 쪽의 제1 프로브 핀(11A) 측에 분리가능하게 접속되어 있는 동시에, 비교기(22)는 다른 쪽의 제2 프로브 핀(11B) 측에 분리가능하게 접속될 수 있다. 드라이버(21) 및 비교기(22)에는 신호 라인(23, 24)이 접속된다. 이들은, 각각의 단자(25, 26)를 통해, 제1, 제2 프로브 핀(11A, 11B)에 전기적으로 접속하고, 분리할 수 있게 되어 있다. 더욱이, 드라이버(21)는 프리팅 현상을 발생시키기 위해서 필요한 크기의 전압을 제1 프로브 핀(11A) 측에 인가할 수 있게 되어 있다.
제1, 제2 프로브 핀(11A, 11B)이 전극(P)에 근소한 침압(예컨대, 1 mN 이하)으로 접촉한 상태에서, 테스터(20) 측의 드라이버(21)는 신호 라인(23)을 통해 검 사 장치(10) 측의 중계 단자(15), 신호 라인(13) 및 제1 프로브 핀(11A)을 통해 전극(P)에 프리팅용의 전압을 인가하여, 그 전압치를 서서히 상승시킨다. 제1, 제2 프로브 핀(11A, 11B)의 선단 사이에서, 처음은 전극의 산화막(P)을 통해 미소 전류가 흐르고, 그 후, 산화막을 깨고서 흐르는 전류는 급격히 커진다. 이 전류는 검사 장치(10) 측의 제2 프로브 핀(11B)에서부터 신호 라인(13), 중계 단자(15), 테스터(20) 측의 신호 라인(24)을 경유하여, 비교기(22)에 흐른다. 비교기(22)가 제한 전압치(또는 제한 전류치)를 검출한 시점에서, 드라이버(21)로부터 프로브 핀으로의 전압의 인가를 중지한다. 또한, 프리팅 현상이 발생한 후에는, 제1, 제2 프로브 핀(11A, 11B)은 전극과 접촉한 채로 검사용의 프로브 핀으로서 사용된다.
상기 검사 장치(10)를 이용한 본 발명의 검사 방법의 일 실시형태에 관해서 설명한다. 검사 장치(10) 내의 적재대에 웨이퍼가 적재된다. 정렬 기구와의 협동 하에서, 적재대를 X, Y 및 θ 방향으로 이동시킴으로써, 적재대 상의 피검사체의 전극(P)과 제1, 제2 프로브 핀(11A, 1B)과의 위치맞춤을 행한다. 적재대가 상승하여, 웨이퍼의 각 전극(P)과 이들 전극(P)에 대응하는 제1, 제2 프로브 핀(11A, 11B)이 예컨대 1 mN 이하의 낮은 침압으로 접촉한다.
드라이버(21)는 신호 라인(23), 검사 장치(10) 측의 중계 단자(15), 프로브 카드(12)의 신호 라인(13) 및 제1 프로브 핀(11)을 통해 프리팅용의 전압을 각 전극(P)에 인가한다. 이 전압 인가의 형태는 각 전극에 동시에 전압을 인가하는 형태나, 각 전극에 순차 전압을 인가하는 형태가 채용될 수 있다. 각 전극(P) 상에 있어서, 제1, 제2 프로브 핀(11A, 11B)의 선단 사이에서, 처음에는 미소 전류가 흐른 다. 프리팅용의 전압을 서서히 상승하면, 프리팅 현상이 발생하여, 제1, 제2 프로브 핀(11A, 11B)의 선단 사이에 흐르는 전류치는 급격히 커져, 각 전극(P)의 산화막은 파괴된다. 전극(P) 상의 제1, 제2 프로브 핀(11A, 11B)의 선단 사이는 전기적 도통 상태로 되는 동시에, 비교기(22)는 모든 드라이버(21)에서 전극으로의 전압 인가를 정지한다.
각 드라이버로부터, 각 프로브 핀에 동시에 전압을 인가하는 경우는, 일회의 프리팅 전압의 인가에 의해서, 모든 프로브 핀(11A, 11B)의 선단 사이의 전기적인 도통을 취할 수 있다. 종래와 같이 신호 라인마다 프리팅 전압을 인가하고 있는 경우와 비교하면, 프리팅에 드는 시간을 현저히 단축할 수 있다.
이 후, 이들 드라이버(21)는 각각의 신호 라인(23)을 통해 검사용 신호를 송신함으로써, 종래와 마찬가지로 피검사체의 전기적 특성을 검사할 수 있다. 이 검사는 매우 낮은 침압으로 행할 수 있기 때문에, 제1, 제2 프로브 핀(11A, 11B) 및 전극(P) 등을 손상시킬 우려가 없어, 신뢰성이 높은 검사를 행할 수 있다.
이상 설명한 바와 같이 본 실시형태에 따르면, 1쌍의 프로브 핀에 접속된 각 전원으로부터, 각 프로브 핀에 전압을 인가할 수 있다.
상기 전원을 테스터 회로가 갖는 드라이버를 사용하는 경우에는, 새로운 전원을 요할 필요는 없다. 검사용 신호선을, 드라이버에서 프로브 핀으로 전압을 인가하는 전기적 접속선을 겸하게 함으로써, 검사 장치에 있어서의 배선 개수를 감소시킬 수 있다.
각 전원으로부터, 각 전극에 동시에 프리팅용 전압을 인가함으로써, 프리팅 에 드는 시간을 현저히 단축할 수 있고, 나아가서는 검사의 작업 처리량을 현저히 향상시킬 수 있다.
각 전원으로부터 각 전극에 인가하는 전압이 제한치에 달했음을 검지하거나, 또는, 1쌍의 프로브 핀 사이에 흐르는 전류치가 소정치에 달했음을 검지하거나, 또는, 이들 전압치 또는 전류치가 소정의 변화를 보였음을 검지하여, 프리팅용 전압을 전극에 인가하는 것을 중지함으로써, 전극 및 프로브 핀 등의 손상을 억제할 수 있다.
상기 전압에 관한 제한치, 전류치에 관한 소정치, 전압치 또는 전류치의 소정의 변화는 전극 표면의 상태 등에 따라 다르지만, 예컨대, 상기 전압에 관한 제한치는 600 mV 이하, 전류치에 관한 소정치는 600 mA 이상으로 설정할 수 있다.
상기 전압치의 소정의 변화의 예로서는, 초기 전압(예, 5∼10 V)에서 저전압(예, 600 mv 이하)으로의 변화를 채용할 수 있다. 상기 전류치의 소정의 변화의 예로서는, 초기 미소 전류에서, 프로브와 전극이 전기적으로 도통한 상태의 비교적 높은 전류치(예, 600 mA 이상)로의 변화를 채용할 수 있다.
본 실시형태에 따르면, 프리팅용 전원으로서 테스터(20)의 드라이버를 이용하는 경우, 프리팅전용 전원 및 릴레이를 설치할 필요가 없어, 제조 비용을 저감할 수 있다. 프로브 카드(12) 상의 릴레이를 생략할 수 있으므로, 릴레이를 실장하는 면적분만큼 실장 면적을 확장할 수 있어, 반도체 장치의 고집적화에 대응할 수 있다. 제2 프로브 핀(11B)을 테스터(20)의 비교기(22)에 접속했기 때문에, 비교기(22)를 통해 프리팅시의 제한 전압 또는 제한 전류를 검출할 수 있다.
한편, 본 발명은 상기 실시형태에 제한되는 것이 아니라, 필요에 따라 각 구성 요소를 적절하게 변경할 수 있다.
또 다른 특징 및 변경이 상기 기술분야의 당업자에게는 착상 가능하다. 따라서, 본 발명은 보다 넓은 관점으로 보아야 하며, 특정한 상세 및 본 명세서에 개시된 대표적인 실시예만으로 한정되는 것이 아니다.
따라서, 첨부된 청구의 범위에 정의된 넓은 발명 개념 및 그 균등물의 해석과 범위로부터 벗어나지 않고 다양한 변경을 할 수 있다.
본 실시형태에 따르면, 프리팅용 전원으로서 테스터(20)의 드라이버를 이용하는 경우, 프리팅전용 전원 및 릴레이를 설치할 필요가 없어, 제조 비용을 저감할 수 있다. 프로브 카드(12) 상의 릴레이를 생략할 수 있으므로, 릴레이를 실장하는 면적분만큼 실장 면적을 확장할 수 있어, 반도체 장치의 고집적화에 대응할 수 있다. 제2 프로브 핀(11B)을 테스터(20)의 비교기(22)에 접속했기 때문에, 비교기(22)를 통해 프리팅시의 제한 전압 또는 제한 전류를 검출할 수 있다.

Claims (7)

  1. 피검사체의 전기적 특성을 검사하는 방법에 있어서,
    적어도 하나의 피검사체의 각각의 전극(P)에 제1 프로브 핀 및 제2 프로브 핀의 쌍(11A, 11B)을 접촉시키는 단계와,
    테스터 회로(20)의 드라이버(21)에 의하여 상기 드라이버(21)에 접속된 상기 제1 프로브 핀(11A)을 통해 상기 각각의 전극(P)에 전압을 인가함으로써, 상기 프로브 핀의 쌍(11A, 11B)에 포함된 각 쌍의 선단 사이에 프리팅(fritting) 현상을 발생시키는 단계와,
    비교기(22)에 의하여 상기 비교기에 접속된 제2 프로브 핀(11B)을 통해 상기 프리팅 현상의 발생을 검출하는 단계로서, 상기 비교기(22)는 상기 각각의 전극(P)에 인가된 전압이 소정의 제한값에 도달하는 것, 상기 전압에 의해 결과적으로 발생하는 전류가 소정의 제한값에 도달하는 것, 상기 전압이 소정의 변화를 보이는 것, 상기 전류가 소정의 변화를 보이는 것 중 어느 하나를 검출함으로써 상기 프리팅 현상의 발생을 검출하는 단계와,
    상기 테스터 회로(20)의 드라이버(21)에 의하여 상기 제1 프로브 핀을 통해 검사용 신호를 상기 피검사체의 전극에 인가하여 상기 피검사체의 전기적 특성을 검사하는 단계
    를 포함하고,
    상기 프리팅 현상을 발생시키는 전압의 인가와 상기 검사용 신호의 인가는, 상기 테스터 회로(20)의 드라이버(21)와 상기 제1 프로브 핀(11A)과의 사이의 하나의 신호선(23, 15, 13) 및 상기 제2 프로브 핀(11B)과 상기 테스터 회로(20)의 비교기(22)와의 사이의 또 다른 하나의 신호선(24, 15, 13)을 통하여 이루어지도록 하며,
    상기 드라이버(21)와 상기 비교기(22)와의 분기는 전극 상에서 이루어지도록 하는 것인 피검사체의 전기적 특성 검사 방법.
  2. 제1항에 있어서,
    상기 피검사체의 전기적 특성을 검사하는 단계는 상기 테스터 회로(20)에 의해 실시되며, 상기 테스터 회로(20)의 드라이버(21)는 상기 드라이버(21)를 상기 프로브 핀의 쌍(11A, 11B)에 접속시키는 각각의 전기적 접속선(13)을 통해 상기 검사용 신호를 송신하고;
    각 드라이버(21)는 상기 전기적 접속선(13) 및 상기 프로브 핀의 쌍의 각각을 통해 상기 각각의 전극(P) 전압을 인가하는 것인 피검사체의 전기적 특성 검사 방법.
  3. 제2항에 있어서,
    상기 각각의 전극에 전압을 인가하는 것은, 상기 전극(P)에 전압을 동시에 인가하는 프로세스 및 전극(P)에 전압을 순차로 인가하는 프로세스 중 어느 하나의 프로세스를 포함하는 것인 피검사체의 전기적 특성 검사 방법.
  4. 제3항에 있어서,
    상기 각각의 전극(P)에 인가된 전압이 소정의 제한값에 도달한 시점, 상기 전압에 의해 결과적으로 발생하는 전류가 소정의 제한값에 도달한 시점, 상기 전압 이 소정의 변화를 보인 시점, 또는 상기 전류가 소정의 변화를 보인 시점에서, 상기 전극(P)으로의 상기 전압의 인가가 정지되는 것인 피검사체의 전기적 특성 검사 방법.
  5. 피검사체의 전기적 특성을 검사하기 위한 장치(10)에 있어서,
    하나 이상의 피검사체의 각각의 전극(P)에 접촉되도록 하는 프로브 핀의 쌍(11A, 11B)과,
    상기 전극(P)에 전압을 인가하기 위하여 하나의 신호선(23, 15, 13)을 통해 상기 프로브 핀의 각 쌍(11A, 11B)에 접속되는 테스터 회로의 드라이버(21)로서, 상기 드라이버(21)는 상기 드라이버(21)에 접속된 제1 프로브 핀(11A)을 통해 상기 전극(P)에 전압을 인가하고, 상기 전압의 인가의 결과로서 상기 프로브 핀의 쌍(11A, 11B)에 포함된 각 쌍의 선단 사이에 프리팅 현상이 발생하는 드라이버(21)와,
    상기 테스터 회로(20)의 비교기(22)로서, 또 다른 하나의 신호선(24, 15, 13)을 통해 상기 비교기(22)에 접속된 제2 프로브 핀(11B)을 통해, 상기 각각의 전극에 인가되는 전압이 소정의 제한값에 도달하는 것, 상기 전압에 의해 결과적으로 발생하는 전류가 소정의 제한값에 도달하는 것, 상기 전압이 소정의 변화를 보이는 것, 상기 전류가 소정의 변화를 보이는 것 중 어느 하나를 검출함으로써, 상기 프리팅 현상의 발생을 검출하는 비교기(22)와,
    테스터(20)로서, 상기 프리팅 현상이 발생한 후, 상기 테스터(20)의 드라이버(21)를 이용하여 상기 신호선(23, 15, 13)을 통해 검사용 신호를 상기 피검사체의 전극(P)에 송신함으로써, 상기 피검사체의 전기적 특성을 검사하는 테스터(20)를 포함하고,
    상기 프리팅 현상을 발생시키는 전압의 인가와 상기 검사용 신호의 인가는, 상기 테스터 회로(20)의 드라이버(21)와 상기 제1 프로브 핀(11A)과의 사이의 하나의 신호선(23, 15, 13) 및 상기 제2 프로브 핀(11B)과 상기 테스터 회로(20)의 비교기(22)와의 사이의 또 다른 하나의 신호선(24, 15, 13)을 통하여 이루어지며,
    상기 드라이버(21)와 상기 비교기(22)와의 분기는 전극 상에서 이루어지는 것인 피검사체의 전기적 특성 검사 장치.
  6. 제5항에 있어서,
    상기 각각의 드라이버(21)와 상기 프로브 핀의 각 쌍(11A, 11B) 사이에 제공되는 스위치 기구를 더 포함하며,
    상기 스위치 기구는, 상기 드라이버(21)에 의하여 상기 프로브 핀의 쌍(11A, 11B)을 통해, 상기 전극(P)에 전압을 동시에 인가하는 프로세스와 상기 전극(P)에 전압을 순차로 인가하는 프로세스 중 어느 하나의 프로세스를 가능하게 하는 전압 스위칭 기구인 것인 피검사체의 전기적 특성 검사 장치.
  7. 제6항에 있어서,
    상기 비교기는 상기 프리팅 현상의 발생을 검출하고,
    상기 스위치 기구는 상기 드라이버(21)에 의한 상기 프로브 핀(11A, 11B)으로의 전압의 인가를 정지하는 것인 피검사체의 전기적 특성 검사 장치.
KR1020077008712A 2002-12-12 2003-12-09 검사 방법 및 검사 장치 KR100842784B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002360148A JP4456325B2 (ja) 2002-12-12 2002-12-12 検査方法及び検査装置
JPJP-P-2002-00360148 2002-12-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010719A Division KR20050085594A (ko) 2002-12-12 2003-12-09 검사 방법 및 검사 장치

Publications (2)

Publication Number Publication Date
KR20070056147A KR20070056147A (ko) 2007-05-31
KR100842784B1 true KR100842784B1 (ko) 2008-07-02

Family

ID=32500976

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020057010719A KR20050085594A (ko) 2002-12-12 2003-12-09 검사 방법 및 검사 장치
KR1020077008712A KR100842784B1 (ko) 2002-12-12 2003-12-09 검사 방법 및 검사 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020057010719A KR20050085594A (ko) 2002-12-12 2003-12-09 검사 방법 및 검사 장치

Country Status (7)

Country Link
US (1) US7301357B2 (ko)
EP (1) EP1574866B1 (ko)
JP (1) JP4456325B2 (ko)
KR (2) KR20050085594A (ko)
CN (1) CN100432687C (ko)
DE (1) DE60320847D1 (ko)
WO (1) WO2004053508A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387125B2 (ja) * 2003-06-09 2009-12-16 東京エレクトロン株式会社 検査方法及び検査装置
JP2005091065A (ja) * 2003-09-16 2005-04-07 Oki Electric Ind Co Ltd 半導体装置への動作電圧供給装置及び動作電圧供給方法
DE102004035556B3 (de) * 2004-07-22 2005-12-08 Infineon Technologies Ag Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts
US7609080B2 (en) * 2005-03-22 2009-10-27 Formfactor, Inc. Voltage fault detection and protection
JP4573794B2 (ja) * 2005-03-31 2010-11-04 東京エレクトロン株式会社 プローブカードおよび微小構造体の検査装置
EP1870714A4 (en) * 2005-03-31 2010-05-19 Octec Inc MICROSTRUCTURE PROBE CARD AND MICROSTRUCTURE INSPECTION DEVICE, METHOD AND COMPUTER PROGRAM
KR100666176B1 (ko) 2005-08-04 2007-01-09 삼성전자주식회사 반도체 장치의 탐침정렬 확인회로 및 탐침정렬 확인방법
KR100734290B1 (ko) * 2005-11-28 2007-07-02 삼성전자주식회사 출력 채널이 공유되는 테스트 패드를 구비하는 필름형반도체 패키지 및 필름형 반도체 패키지의 테스트 방법,테스트 채널이 공유되는 패턴을 구비하는 테스트 장치 및반도체 장치 그리고 반도체 장치에서의 테스트 방법
JP5108238B2 (ja) * 2006-02-24 2012-12-26 東京エレクトロン株式会社 検査方法、検査装置及び制御プログラム
US20090039908A1 (en) * 2006-04-26 2009-02-12 Tokyo Electron Limited Microstructure inspecting apparatus and microstructure inspecting method
US7557592B2 (en) * 2006-06-06 2009-07-07 Formfactor, Inc. Method of expanding tester drive and measurement capability
US7649366B2 (en) * 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
JP4918339B2 (ja) * 2006-11-30 2012-04-18 日本電産リード株式会社 基板検査装置
JP2008157818A (ja) 2006-12-25 2008-07-10 Tokyo Electron Ltd 検査方法、検査装置及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体
WO2008081752A1 (ja) * 2006-12-27 2008-07-10 Tokyo Electron Limited 検査方法、検査装置及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体
US7768278B2 (en) * 2007-02-14 2010-08-03 Verigy (Singapore) Pte. Ltd. High impedance, high parallelism, high temperature memory test system architecture
JP4664334B2 (ja) 2007-07-20 2011-04-06 東京エレクトロン株式会社 検査方法
US20090085596A1 (en) * 2007-09-28 2009-04-02 Qimonda Ag System and method for testing semiconductor devices
US7924035B2 (en) * 2008-07-15 2011-04-12 Formfactor, Inc. Probe card assembly for electronic device testing with DC test resource sharing
DE102009050279B4 (de) * 2009-10-21 2017-12-14 Metrawatt International Gmbh Vorrichtung und Verfahren zur Überprüfung des Widerstandes elektrischer Erdungsverbindungen
JP6155725B2 (ja) * 2013-03-19 2017-07-05 富士電機株式会社 半導体装置の検査方法及びその方法を用いた半導体装置の製造方法
US20230104095A1 (en) * 2021-10-04 2023-04-06 Nanya Technology Corporation Testing device and method for testing devices under test
CN114839405B (zh) * 2022-07-04 2022-09-09 苏州锴威特半导体股份有限公司 单引脚烧录装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1010200A (ja) * 1996-06-26 1998-01-16 Hitachi Ltd 半導体装置の試験方法及び半導体試験装置
US20020021142A1 (en) * 2000-08-21 2002-02-21 Shinji Iino Inspection method and inspection apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057772A (en) * 1990-05-29 1991-10-15 Electro Scientific Industries, Inc. Method and system for concurrent electronic component testing and lead verification
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
KR100212169B1 (ko) * 1996-02-13 1999-08-02 오쿠보 마사오 프로브, 프로브의 제조, 그리고 프로브를 사용한 수직동작형 프로브 카드 어셈블리
JP3642456B2 (ja) * 1998-02-24 2005-04-27 株式会社村田製作所 電子部品の検査方法および装置
JPH11344510A (ja) * 1998-06-02 1999-12-14 Advantest Corp プローブカード、プローブ及び半導体試験装置
JP2001281296A (ja) * 2000-03-30 2001-10-10 Nec Corp 挟み込み型の半導体ソケットおよびデュアル−トランスミッション−ライン構成の半導体測定装置
JP2001296335A (ja) * 2000-04-14 2001-10-26 Nec Corp 半導体装置の検査方法及び検査装置
US6897666B2 (en) * 2002-12-31 2005-05-24 Intel Corporation Embedded voltage regulator and active transient control device in probe head for improved power delivery and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1010200A (ja) * 1996-06-26 1998-01-16 Hitachi Ltd 半導体装置の試験方法及び半導体試験装置
US20020021142A1 (en) * 2000-08-21 2002-02-21 Shinji Iino Inspection method and inspection apparatus
EP1182460A2 (en) * 2000-08-21 2002-02-27 Tokyo Electron Limited Fritting inspection method and apparatus

Also Published As

Publication number Publication date
JP2004191208A (ja) 2004-07-08
JP4456325B2 (ja) 2010-04-28
CN100432687C (zh) 2008-11-12
EP1574866B1 (en) 2008-05-07
CN1726398A (zh) 2006-01-25
KR20050085594A (ko) 2005-08-29
WO2004053508A1 (ja) 2004-06-24
US7301357B2 (en) 2007-11-27
KR20070056147A (ko) 2007-05-31
US20060061374A1 (en) 2006-03-23
DE60320847D1 (de) 2008-06-19
EP1574866A1 (en) 2005-09-14
EP1574866A4 (en) 2005-12-21

Similar Documents

Publication Publication Date Title
KR100842784B1 (ko) 검사 방법 및 검사 장치
EP1788401B1 (en) Method and apparatus for testing electrical characteristics of object under test
KR100965440B1 (ko) 검사 방법, 검사 장치 및 프로그램을 기억한 컴퓨터 판독가능한 기억 매체
EP2017634B1 (en) Inspection apparatus and inspection method
KR100745861B1 (ko) 재치대의 정전기 제거 기구 및 검사 장치
JP2002048833A (ja) 回路基板検査装置
US7535243B2 (en) Method and program for controlling an apparatus for measurement of characteristics of a semiconductor device under test
JP2809304B2 (ja) Ic試験装置の検査装置
KR100557991B1 (ko) 프로빙장치 및 프로빙방법
JP2022079098A (ja) 電気検査方法、電気検査用装置及び配線基板の製造方法
US7679387B2 (en) Inspection method, inspection apparatus, and control program for performing electrical inspection by using probe
JPH08334547A (ja) 大電流電子部品の試験方法および試験装置
JPH0666869A (ja) 半導体テスタ及び半導体テスタのプローブ針の電気的導 通判定方法
JPH0714901A (ja) 評価用半導体装置
JPH04235358A (ja) 配線基板実装前通電試験装置
KR20050039122A (ko) 반도체의 프로브 장치 및 방법
JPH04361549A (ja) 半導体装置の絶縁耐圧検査方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee