KR100666176B1

KR100666176B1 - 반도체 장치의 탐침정렬 확인회로 및 탐침정렬 확인방법

Info

Publication number: KR100666176B1
Application number: KR1020050071345A
Authority: KR
Inventors: 최종현; 서영훈
Original assignee: 삼성전자주식회사
Priority date: 2005-08-04
Filing date: 2005-08-04
Publication date: 2007-01-09
Also published as: JP2007040976A; US7323894B2; US20070030017A1; CN100412500C; CN1908575A

Abstract

반도체 장치의 탐침정렬 확인회로 및 탐침정렬 확인방법이 게시된다. 본 발명의 탐침정렬 확인회로는 절연파트와 전도파트를 구비하는 센서패드와, 탐침의 비정렬 상태에서의 확인신호를 발생하는 탐침정렬 확인부 및 탐침정렬 확인부로부터 전송되는 확인신호를 수신하기 위한 노말 패드를 구비한다. 본 발명에서는, 프로브 카드 등에서 용이하게 확장될 수 있는 전압채널을 통해, 탐지신호가 제공된다. 따라서, 본 발명의 탐침정렬 확인회로(DPAC)를 적용하는 반도체 장치는, 종래와는 달리, 추가적인 신호채널의 소모없이, 탐침과 반도체 장치(300)의 패드 간의 비정렬상태를 확인할 수 있다.

채널, 신호, 전압, 센서패드, 정렬, 회로, 방법, 탐침

Description

반도체 장치의 탐침정렬 확인회로 및 탐침정렬 확인방법{DETECTING NEEDLE ALIGNMENT PROVING CIRCUIT AND PROVING METHOD IN SEMICONDUCTOR DEVICE}

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.

도 1을 종래의 반도체 장치에서의 탐침정렬 상태를 확인하는 방법을 설명하기 위한 도면이다.

도 2는 본 발명의 일실시예에 따른 탐침정렬 확인회로가 적용되는 반도체 장치에 대한 탐침정렬 확인 테스트를 설명하기 위한 도면이다.

도 3은 본 발명의 일실시예에 따른 탐침정렬 확인회로를 구체적으로 나타내는 도면이다.

도 4는 도 2의 센서패드의 평면구조를 나타내는 도면이다.

도 5는 본 발명의 일실시예에 따른 탐침정렬 확인방법을 나타내는 순서도이다.

＊ 도면의 주요부분에 대한 부호의 설명 ＊

100:테스트 장치 200: 프로브 카드

300: 반도체 장치 314: 센서패드

DPAC: 탐침정렬 확인회로 330: 탐침정렬 확인부

본 발명은 반도체 장치에 관한 것으로, 특히 반도체 장치의 탐침과 반도체 장치의 패드 사이의 정렬상태를 확인하는 탐침정렬 확인회로 및 탐침정렬 확인방법에 관한 것이다.

일반적으로, 반도체 장치는 반도체 웨이퍼 상에서 다이(DIE)의 형태로 제조된 후, 분리(sawing)되어 패키징된다. 이때, 각 반도체 장치는, 서로 분리되기 전에, 반도체 웨이퍼 상에서 여러 종류의 테스트가 실시된다. 이와 같은 테스트를 위해서는, 테스트를 위한 전압 및/또는 신호를 제공하는 탐침(needle)이 반도체 장치 내의 각 패드(pad)에 정확히 정렬될 필요가 있다. 그러므로, 반도체 장치는 탐침의 정렬상태를 확인하는 탐침정렬 확인회로를 내장하는 것이 효과적이다.

도 1을 종래의 반도체 장치에서의 탐침정렬 상태를 확인하는 방법을 설명하기 위한 도면이다. 도 1에 도시되는 바와 같이, 반도체 장치(30)는 센서패드(sensor pad: 33)를 내장한다. 그리고, 탐침의 정렬 상태를 테스트하기 위하여, 프로브 카드(probe card, 20)의 탐침에 접촉시킨다. 그리고, 테스트 장치(100)는 프로브 카드(20)의 탐침을 통하여 탐지신호를 센서패드(33)에 제공한다. 이때, 센서패드(33)와 프로브 탐침간의 정렬상태가 비정상적인 경우, 센서패드와 연결된 소정의 회로소자(미도시)가 동작하여, 소정의 응답신호를 생성한다. 이에 따라, 측정자는 테스트가 진행되는 과정에서 발생되는 비정상적인 정렬상태를 확인할 수 있게 된다.

그런데, 종래의 반도체 장치에서는, 도 1에 도시된 바와 같이, 탐침정렬 확인용으로 테스트 장치(100)에서 하나의 채널이 할당된다. 한편, 기술적인 한계로 인하여, 테스트 장치(100)의 채널의 수는 제한적이다. 그러므로, 종래의 반도체 장치에서와 같이, 탐침 정렬 확인용으로 테스트 장치(100)에서 하나의 채널이 할당되는 것은 부족한 채널의 낭비를 초래하는 결과가 된다. 따라서, 종래의 반도체 장치에서는, 채널의 부족으로 전체적인 테스트 소요시간이 증가되는 문제점이 발생된다.

따라서, 본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 채널의 추가적인 소모 없이 탐침의 정렬 상태를 확인할 수 있는 반도체 장치의 탐침정렬 확인회로 및 탐침정렬 확인방법을 제공하는 데 있다.

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 반도체 장치의 탐침정렬 확인 회로에 관한 것이다. 본 발명의 일면에 따른 탐침정렬 확인회로는 반도체 장치의 탐침정렬 확인회로에 있어서, 소정의 테스트 장치의 전압채널을 통해 제공되는 탐지신호를 수신하기 위한 센서패드로서, 절연성의 물질로 형성되는 절연파트와 전도성의 물질로 형성되는 전도파트를 구비하는 상기 센서패드; 상기 센서패드의 전도파트에 접속되어 배선되며, 상기 센서패드의 전도파트에 인가되는 상기 탐지신호를 상기 반도체 장치의 내부로 안내하기 위한 제1 전송라인; 상기 제1 전송라인을 제1 논리상태로 제어하기 위한 제어소자로서, 상기 제1 전송라인의 논리상태는 상기 탐지신호에 의하여 제2 논리상태로 제어되는 상기 제어소자; 상기 반도체 장치를 구동하는 구동신호를 인가하기 위한 노말 패드; 상기 노말 패드에 인가되는 상기 구동신호 를 상기 반도체 장치의 내부로 안내하기 위한 제2 전송라인; 및 상기 제2 논리상태로 천이되는 상기 제1 전송라인의 전압레벨에 따라, 상기 제2 전송라인을 비정렬 상태의 확인전압으로 제어하는 응답소자를 구비한다. 그리고, 상기 노말 패드는 상기 탐지신호가 상기 센서패드의 전도파트에 인가될 때, 상기 비정렬 상태의 확인전압으로 제어되는 상기 제2 전송라인의 전압레벨을 검출할 수 있다.

상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일면은 절연성의 물질로 형성되는 절연파트가 중앙에 배치되며, 전도성의 물질로 형성되는 전도파트가 가장자리에 배치되는 센서패드를 구비하는 반도체 장치의 탐침정렬 확인방법에 관한 것이다. 본 발명의 다른 일면에 따른 반도체 장치의 탐침정렬 확인방법은 프로브 카드(Probe card)의 탐침을 센서패드에 접촉하는 단계; 테스트 장치가 상기 프로브 카드의 탐침을 통해 탐지신호를 센서패드에 제공하는 단계; 센서패드를 통해 제공된 탐지신호를 소정의 탐침정렬 확인부로 전송하고, 노말 패드에서 확인전압레벨을 확인하는 단계; 상기 확인전압레벨이 전원전압레벨인지의 여부를 판단하는 단계; 및 상기 확인전압레벨이 전원 전압인 경우, 이를 상기 테스트 장치가 오동작으로 확인하는 단계를 구비하는다.

본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명의 반도체 장치의 탐침정렬 확인회로 및 확인 방법을 상세히 설명한다.

도 2는 본 발명의 일시시예에 따른 탐침정렬 확인회로가 적용되는 반도체 장치에 대한 탐침정렬 확인 테스트를 설명하기 위한 도면이다.

도 2를 이해함에 있어서, 프로브 탐침(probe needle)들과 반도체 장치의 패드(pad)들 간의 비정상적인 정렬상태를 판단하기 위해 센서패드(sensor pad)로 제공되는 탐지신호로서, 접지전압(VSS)이 이용된다는 점을 유념해야 한다.

도 2에는, 소정의 테스트 신호들을 생성하는 테스트 장치(100), 상기 테스트 장치와 반도체 장치(300)를 전기적으로 연결시키는 프로브 카드(200) 및 본 발명이 적용된 반도체 장치(300)가 도시된다.

상기 테스트 장치(100)는 다수개의 테스트 신호들과 전원전압(VDD) 및 접지전압(VSS) 등을 제공한다. 상기 테스트 장치(100)로부터 제공되는 다수개의 테스트 신호들과 전원전압(VDD) 및 접지전압(VSS) 등은, 상기 프로브 카드(200)를 통하여, 반도체 장치(300)로 제공한다. 이때, 상기 테스트 신호들과 상기 전압들(VDD/VSS)은, 각자에 대응하는 채널들(111, 112, 113_1 내지 113_n)을 통해 각각 프로브 카드(200)에 제공된다. 여기서, 통상적인 테스트 장치(100)에서는, 1개의 신호 및 전압이 1개의 채널을 점유하도록 설계된다.

한편, 본 발명에서는, 탐지신호가 별도로 요구되지 않으며, 테스트 장치(300)에서 제공되는 전압이 탐지신호로 이용된다. 바람직하게는, 본 발명의 탐침정렬 확인회로(330)에 이용되는 탐지신호는 접지전압(VSS)이다. 즉, 상기 접지전압은 프로브 탐침(220)과 반도체 장치 패드(310) 간의 비정상적인 정렬상태를 판단하기 위해 제공되는 탐지신호의 역할을 수행한다. 따라서, 본 발명의 탐침정렬 확인회로에 의하면, 별도의 채널이 소모되지 않는다.

상기와 같이, 탐지신호의 제공을 위하여 별도의 채널이 소모되는 않는다는 점에서, 본 발명은 종래기술과 차이점을 지닌다.

상기 프로브 카드(200)는 상기 테스트 장치(100)와 본 발명의 탐침정렬 확인회로(DPAC)가 포함된 반도체 장치(300)를 전기적으로 연결한다. 상기 프로브 카드(200)는 내부선로(210), 다수개의 채널 연결부(221, 222, 223_1 내지 223_n), 다수개의 프로브 탐침(231, 232, 233_1 내지 233_n)을 포함한다.

상기 프로브 카드(200)의 내부선로(210)에 있어서, 테스트 장치(100)의 접지전압채널(111)과 연결되는 내부라인은, 도 2에 도시되는 바와 같이, 2 이상의 내부라인(231_1, 232_2)으로 분기된다. 즉, 1개의 내부라인(231_1)은 접지전압(VSS)을 노말 패드(311)에 안내하기 위해 이용된다. 그리고, 다른 1개의 내부라인(231_1, 232_2)은 탐지신호로서의 접지전압(VSS)을 반도체 장치(300)의 센서패드(314)를 통해 탐지정렬 확인회로(DPAC)로 전송된다.

도 2에서는, 상기 접지전압(VSS)을 전송하기 위한 프로브 카드(200)의 내부라인이 2개로 분기되는 예가 도시되었다. 그러나, 상기 접지전압(VSS)을 전송하기 위한 프로브 카드(200)의 내부라인은, 3개 또는 그 이상으로 분기될 수 있음은, 당업자에게는, 자명한 사실이다.

상기 반도체 장치(300)는 패드부(310) 및 탐침정렬 확인부(330)를 포함한다. 상기 패드부(310)는 각각의 신호 및 전압들을 제공 및/또는 수신하는 다수개의 노말 패드(311, 312, 313_1 내지 313_n) 및 센서패드(314)를 포함한다. 상기 다수개의 노말 패드(311, 312, 313_1 내지 313_n) 및 센서패드(314)는, 반도체 장치(300) 내부의 소정의 위치에 규칙적으로 배열된다.

한편, 상기 노말 패드(313_n), 상기 센서패드(314) 및 탐침정렬 확인부(330)에 의하여, 본 발명의 일실시예 따른 탐침정렬 확인회로(DPAC)가 구현된다.

도 3은 본 발명의 일실시예에 따른 탐침정렬 확인회로(DPAC)를 구체적으로 나타내는 도면이다. 본 발명의 탐침정렬 확인회로(DPAC)는 전술한 바와 같이, 상기 노말 패드(313_n), 상기 센서패드(314) 및 탐침정렬 확인부(330)를 구비하는다.

상기 센서패드(314)는, 테스트 장치(200)의 전압채널을 통해 제공되는 탐지신호를 수신한다.

상기 센서패드(314)는 구체적으로 절연파트(314a)와 전도파트(314b)로 구성된다. 바람직하기로는, 도 4에 도시된 바와 같이, 상기 절연파트(314a)는 상기 센서패드(314)의 상면의 중앙 부분에 배치되며, 상기 전도파트(314b)는 상기 센서패드(314)의 가장자리 부분에 배치된다. 상기 절연파트(314a)는 절연성의 물질로 형성되며, 상기 전도파트(314b)는 전도성의 물질로 형성된다. 예를 들면, 상기 절연파트(314a)는 절연성의 물질로서 접촉저항이 높은 산화물(Oxide)로 구성될 수 있으 며, 상기 전도파트(314b)는 전도성의 물질로서, 금속성분의 텅스텐 내지 알루미늄으로 구성될 수 있다.

탐침정렬 확인부(330)는 확인신호(VPRO)를 발생한다. 상기 확인신호(VPRO)는, 상기 탐지신호가 상기 센서패드(314)의 전도파트(314b)에 인가됨에 응답하여, "L"로 제어되어, 상기 탐침이 센서패드(314)에 비정렬됨을 나타낸다.

상기 탐침정렬 확인부(330)는 구체적으로 제1 전송라인(L1), 제어소자(331), 버퍼(333), 응답소자(335) 및 제2 전송라인(L2)로 구성된다. 상기 제1 전송라인(L1)은 상기 센서패드(314)의 전도파트(314b)에 접속되어 배선된다. 상기 제1 전송라인(L1)은 상기 센서패드(314)의 전도파트(314b)와 상기 탐침정렬 확인부(330)를 전기적으로 연결시킨다. 그리고, 상기 센서패드(314)의 전도파트(314b)에 인가되는 상기 탐지신호를 상기 반도체 장치(300)의 내부로 안내한다.

상기 제어소자(331)는 상기 제1 전송라인(L1)을 논리 'H'로 제어한다. 그리고, 상기 테스트 장치로부터 전송되는 탐지전압(VSS)에 의하여 상기 제1 전송라인의 논리상태는 논리 'L'로 천이될수 있다. 본 명세서의 특허청구범위에서는 논리 'H'는 제1 논리상태, 논리 'L'은 제2 논리상태로 정의될 수 있다. 바람직하게는, 상기 제어소자(331)는 피모스(PMOS) 트랜지스터로 구성된다.

따라서, 프로브 탐침(220)이 센서패드(314)의 절연파트(314a)에 접촉되는 경우, 상기 제어소자(331)에 의해 상기 제1 전송라인(L1)은 전원전압(VDD)레벨을 유지한다. 즉, 상기 제1 전송라인(L1)은 논리 'H'를 유지한다.

반면에,상기 프로브 탐침이(220) 상기 센서패드(314)의 전도파트(314b)에 접촉되는 경우, 상기 전도파트(314b)에 제공되는 접지전압(VSS)에 의해, 상기 제1 전 송라인(L1)은 접지전압(VSS)으로 제어된다. 즉, 제1 전송라인(L1)은 논리 'H'에서 논리 'L'로 변하게 된다.

상기 노말 패드(313_n)은 본 발명의 반도체 장치를 구동하는 구동신호를 인가하기 위한 이용될 수 있다. 제2 전송라인(L2)은 상기 노말 패드(313_n)과 연결되며, 상기 노말 패드(313_n)에 인가되는 상기 구동신호를 상기 반도체 장치의 내부로 안내한다. 그리고, 상기 제2 전송라인(L2)은 상기 노말 패드(313_n)로의 신호전송을 가능하게 한다.

상기 응답소자(335)는 소정의 확인전압을 상기 제2 전송라인(L2)에 제공한다. 상기 응답소자(335)는, 상기 제1 전송라인(L1)의 논리 'L'에 응답하여, 상기 제2 전송라인(L2)을 전원전압(VDD) 즉, 논리 "H"로 제어한다. 바람직하게는, 상기 응답소자(335)는 피모스 트랜지스터로 구성된다.

그러므로, 상기 제1 전송라인(L1)이 논리 'H' 상태인 경우, 상기 응답소자(335)는 '턴 오프(turn off)' 상태가 된다. 그러므로, 상기 제2 전송라인(L2)은 소정의 프리차아지 레벨로 감지된다.

상기 제2 전송라인(L2)을 프리차아지(precharge)하기 위한 소자로서, 소정의 엔모스(NMOS: 미도시) 트랜지스터가 내장될 수 있다. 이 경우, 상기 제2 전송라인(L2)은 접지전압(VSS)로 프리차아지될 것이다. 그리고, 상기 노말 패드(313_n)에서는 상기 제2 전송라인(L2)의 '접지전압(VSS)' 상태로 감지된다.

반면에, 상기 제1 전송라인(L1)이 논리 'L' 상태인 경우, 상기 응답소자는 '턴온(turn on)'되며, 제2 전송라인(L2)은 '전원전압(VDD)' 상태가 된다. 그리고, 상기 노말 패드(313_n)에서는, 상기 제2 전송라인(L2)의 '전원전압(VDD)' 상태가 감지된다.

다시 기술하면, 프로브 탐침(231_2)이 센서패드(314)에 정렬되는 경우, 상기 제2 전송라인(L2)은 프리차아지 레벨로 된다. 반면에, 프로브 탐침(231_2)이 센서패드(314)에 비정렬되는 경우, 상기 제2 전송라인(L2)은 '전원전압(VDD)' 상태가 된다.

상기 노말 패드(313_n)는, 탐침이 비정렬상태일 때의 확인전압 즉, 전원전압(VDD) 레벨의 제2 전송라인(L2)의 신호를 수신하여, 프로브 카드(200)를 통해 테스트 장치(100)로 제공한다. 즉, 상기 노말 패드(313_n)는 상기 탐지신호가 상기 센서패드(314)의 전도파트(314b)에 인가될 때, 상기 비정렬 상태의 확인전압으로 제어되는 상기 제2 전송라인(L2)의 전압레벨을 검출할 수 있다.

그리고, 도 3의 상기 버퍼(333)는 제1 전송라인(L1)의 신호를 버퍼링하여, 상기 응답소자(335)를 제어한다.

한편, 상기 내부회로(320)에는, 셀어레이 및 주변회로 등이 구현될 수 있다. 이와 같은 내부회로(320)의 구성 및 작용은 본 발명의 핵심적인 내용이 아니므로, 본 명세서에서, 그에 대한 구체적인 기술은 생략된다.

도 5는 본 발명의 일실시예에 따른 탐침정렬 확인방법을 나타내는 순서도이다. 도 5를 참조하여, 본 발명의 탐침정렬 확인방법이 기술된다.

먼저, S410 단계에서, 프로브 카드(200)와 테스트 장치(100)가 전기적으로 연결되고, 상기 프로브 카드(200)의 탐침과 반도체 장치(300)의 센서패드(314)가 전기적으로 접촉된다. 그리고, S420 단게에서, 상기 테스트 장치(100)가 프로브 카드(200)의 탐침을 통해 탐지전압인 접지전압(VSS)를 상기 센서패드(314)에 제공한다.

그리고, S430 단계에서, 상기 센서패드(314)에 제공된 상기 접지전압(VSS)은 탐침확인회로(DPAC)에 제공되며, 노말 패드(313_n)에서 상기 제2 전송라인(L2)의 전압레벨이 확인된다. S440 단계에서는, 상기 테스트장치(100)가 상기 노말 패드(313_n)에서 확인되는 확인전압의 레벨이 전원전압(VDD)인지를 확인한다.

만약, 확인전압의 레벨이 전원전압(VDD)으로 확인되면, S450 단계에서, 테스트 장치(100)가 탐침의 비정렬 상태를 인식한다. 이후, 측정자는 반도체 장치(300)를 재정렬한다. 반면에, 확인전압의 레벨이 전원전압(VDD)이 아닌 것, 예를 들면, 접지전압(VSS)으로 확인되면, S460 단계에서, 테스트 장치(100)가 탐침의 정렬 상태를 인식한다.

상기와 같은 본 발명의 반도체 장치의 탐침정렬 확인회로(DPAC)에 의하면, 테스트 장치(100)에서 제공되는 전압, 예를 들면, 접지전압(VSS)을 탐지신호로 이용한다. 즉, 본 발명에서는, 프로브 카드 등에서 용이하게 확장될 수 있는 전압채널을 통해, 탐지신호가 제공된다.

따라서, 본 발명의 탐침정렬 확인회로(DPAC)를 적용하는 반도체 장치는, 종래와는 달리, 추가적인 신호채널의 소모없이, 탐침과 반도체 장치(300)의 패드 간의 비정렬상태를 확인할 수 있다.

본 발명은 도면에 도시된 일실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.

예를 들면, 본 명세서에서는 접지전압(VSS)이 탐지전압으로 이용되는 실시예가 도시되고 기술되었다. 그러나, 본 발명의 기술적 사상은, 전원전압(VDD)을 탐지전압(VDD)으로 이용하며, 탐침정렬 확인부(330)의 제어소자, 버퍼 및 응답소자의 구성이 변형되는 다른 실시예에 의해서도, 구현될 수 있음은 당업자에게는 자명하다.

따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims

반도체 장치의 탐침정렬 확인회로에 있어서,

소정의 테스트 장치의 전압채널을 통해 제공되는 탐지신호를 수신하기 위한 센서패드로서, 절연성의 물질로 형성되는 절연파트와 전도성의 물질로 형성되는 전도파트를 구비하는 상기 센서패드;

상기 센서패드의 전도파트에 접속되어 배선되며, 상기 센서패드의 전도파트에 인가되는 상기 탐지신호를 상기 반도체 장치의 내부로 안내하기 위한 제1 전송라인;

상기 제1 전송라인을 제1 논리상태로 제어하기 위한 제어소자로서, 상기 제1 전송라인의 논리상태는 상기 탐지신호에 의하여 제2 논리상태로 제어되는 상기 제어소자;

상기 반도체 장치를 구동하는 구동신호를 인가하기 위한 노말 패드;

상기 노말 패드에 인가되는 상기 구동신호를 상기 반도체 장치의 내부로 안내하기 위한 제2 전송라인; 및

상기 제2 논리상태로 천이되는 상기 제1 전송라인의 전압레벨에 따라, 상기 제2 전송라인을 비정렬 상태의 확인전압으로 제어하는 응답소자를 구비하며,

상기 노말 패드는

상기 탐지신호가 상기 센서패드의 전도파트에 인가될 때, 상기 비정렬 상태의 확인전압으로 제어되는 상기 제2 전송라인의 전압레벨을 검출할 수 있는 것을 특징으로하는 반도체 장치의 탐침정렬 확인회로.
제1 항에 있어서,

상기 절연파트는 상기 센서패드의 상면의 중앙부분에 배치되며,

상기 전도파트는 상기 센서패드의 가장자리부분에 배치되는 것을 특징으로하는 반도체 장치의 탐침정렬 확인회로.
제1 항에 있어서,

상기 탐지신호는 접지전압이며,

상기 제어소자는 상기 제1 전송라인에 전원전압을 공급하는 피모스 트랜지스터를 구비하는 것을 특징으로 하는 탐침정렬 확인회로.
제1 항에 있어서, 상기 응답소자는

상기 제2 논리 상태의 상기 제1 전송라인의 신호에 응답하여 게이팅되는 피모스 트랜지스터를 구비하는 것을 특징으로 하는 탐침정렬 확인회로.
제1 항에 있어서,

상기 제1 전송라인과의 전압을 버퍼링하여, 상기 응답소자를 제어하는 버퍼를 더 구비하는 것을 특징으로 하는 탐침정렬 확인회로.
반도체 장치의 탐침정렬 확인회로에 있어서,

테스트 장치의 전압채널을 통해 제공되는 탐지신호를 수신하는 센서패드로서, 절연성의 물질로 형성되는 절연파트와 전도성의 물질로 형성되는 전도파트를 구비하는 상기 센서패드;

상기 탐지신호가 상기 센서패드의 전도파트에 인가됨에 응답하여, 소정의 비정렬 상태의 확인전압을 발생하는 탐침정렬 확인부; 및

상기 반도체 장치를 구동하는 구동신호를 인가하기 위한 노말 패드를 구비하며,

상기 노말 패드는

상기 탐지신호가 상기 센서패드의 전도파트에 인가될 때, 상기 탐침정렬 확인부로부터 발생되는 상기 비정렬 상태의 확인전압을 검출할 수 있는 것을 특징으로하는 반도체 장치의 탐침정렬 확인회로.
절연성의 물질로 형성되는 절연파트가 중앙에 배치되며, 전도성의 물질로 형성되는 전도파트가 가장자리에 배치되는 센서패드를 구비하는 반도체 장치의 탐침정렬 확인방법에 있어서,

프로브 카드(Probe card)의 탐침을 센서패드에 접촉하는 단계;

테스트 장치가 상기 프로브 카드의 탐침을 통해 탐지신호를 센서패드에 제공하는 단계;

센서패드를 통해 제공된 탐지신호를 소정의 탐침정렬 확인부로 전송하고, 노말 패드에서 확인전압레벨을 확인하는 단계;

상기 확인전압레벨이 전원전압레벨인지의 여부를 판단하는 단계; 및

상기 확인전압레벨이 전원 전압인 경우, 이를 상기 테스트 장치가 오동작으로 확인하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 탐침정렬 확인방법.
제7 항에 있어서, 탐지신호는

접지전압인 것을 특징으로 하는 탐침정렬 확인방법.