KR20000000990A - 에러 검출장치 - Google Patents
에러 검출장치 Download PDFInfo
- Publication number
- KR20000000990A KR20000000990A KR1019980020980A KR19980020980A KR20000000990A KR 20000000990 A KR20000000990 A KR 20000000990A KR 1019980020980 A KR1019980020980 A KR 1019980020980A KR 19980020980 A KR19980020980 A KR 19980020980A KR 20000000990 A KR20000000990 A KR 20000000990A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- command
- error
- input
- transfer unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 메모리 장치에서 사용되는 에러 검출장치에 관한 것으로, 특히 입력단자를 통해 명령이 입력됨에 따라 해당 명령을 저장하고 에러여부를 테스트하여 그 결과를 출력하는 명령 에러 검출부와, 상기 입력단자를 통해 데이타가 입력됨에 따라 해당 데이타를 저장하고 에러여부를 테스트하여 그 결과를 출력하는 데이타 에러 검출부와, 상기 명령 에러 검출부의 출력신호 및 외부입력 제어신호를 입력받아 상기 명령 에러 검출부 및 데이타 에러 검출부의 에러 검출동작을 제어하는 제어신호를 발생하는 상태 제어부를 구비하므로써, 데이타 레지스터의 에러 발생시 그 원인이 명령 관련 에러인지 또는 리드 및 라이트동작 관련 에러인지를 고속으로 판단할 수 있게되어, 불량분석시 요구되던 전력 및 시간의 낭비를 막도록 한 에러 검출장치에 관한 것이다.
Description
본 발명은 메모리 장치에서 사용되는 에러 검출장치에 관한 것으로, 보다 상세하게는 데이타 레지스터의 에러 발생시 그 발생원인을 고속으로 판단하여 불량분석시 요구되던 시간 및 전력의 낭비를 막도록 한 에러 검출장치에 관한 것이다.
종래의 메모리장치는 데이타의 리드/라이트(read/write) 동작에 있어서 불량이 발생될 경우 그 원인이 명령관련 에러인지 또는 리드동작(read operation) 및 라이트동작(write operation) 관련 에러인지를 분석하는데 여러가지 어려움이 있었다.
즉, 데이타가 정확히 라이트되었더라도 리드동작에 불량이 있을 경우에는 정확하지 않은 데이타가 출력되고, 리드동작이 정상적이어도 라이트 동작에 불량이 있을 경우 데이타 에러가 발생하게된다. 또, 명령 입력시, 상기 명령이 잘못 전달 및 저장되어 데이타발생에 에러가 발생하기도 한다.
그래서, 종래에는 상기 불량에 대한 원인을 찾아 규명하는데 많은 경우에 대한 검증 및 시행착오를 거치게 되므로 불량분석 시간이 불필요하게 길어지는 문제가 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 명령이나 데이타의 내부 레지스터 저장시 불량이 발생하였을 때 그 불량원인을 빠른시간에 단 한번의 동작 수행으로 정확히 검출하여 불량분석 시간을 줄인 에러 검출장치를 제공하는데 있다.
도 1 은 본 발명에 의한 에러 검출장치의 구성도
<도면의 주요부분에 대한 부호의 설명>
10: 명령 레지스터 20: 데이타 레지스터
11, 21:디 멀티 플렉서 12, 22: 멀티 플렉서
13: 상태 제어기 15: 명령 테스트 레지스터
25: 데이타 테스트 레지스터 17, 27: 더미 패드
30: 삼상 버퍼 40: 명령 에러 검출부
50: 데이타 에러 검출부 60: 상태 제어부
XOR1, XOR2: 익스크루시브 오아게이트
상기 목적을 달성하기 위하여, 본 발명에 의한 에러 검출장치는 입력단자를 통해 명령이 입력됨에 따라 해당 명령을 저장하고 에러여부를 테스트하여 그 결과를 출력하는 명령 에러 검출부와, 상기 입력단자를 통해 데이타가 입력됨에 따라 해당 데이타를 저장하고 에러여부를 테스트하여 그 결과를 출력하는 데이타 에러 검출부와, 상기 데이타 에러 검출부내에 저장된 데이타를 버퍼링하여 출력하는 출력부와, 상기 명령 에러 검출부의 출력신호 및 외부입력 제어신호를 입력받아 상기 명령 에러 검출부 및 데이타 에러 검출부의 에러검출 및 상기 출력부의 동작을 제어하는 제어신호를 발생하는 상태 제어부를 구비하여 구성되는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1 은 본 발명에 의한 에러 검출기의 구성도를 나타낸 것으로, 동 도면은 입력단자(D_in)를 통해 명령(command)이 입력됨에 따라 해당 명령을 저장하며 에러여부를 테스트하여 그 결과를 더미패드(dummy pad: 17)를 통하여 외부로 출력시키는 명령 에러 검출부(40)와, 상기 입력단자(D_in)를 통해 데이타(data)가 입력됨에 따라 해당 데이타를 저장하고 에러여부를 테스트하여 그 결과를 더미패드(dummy pad: 27)를 통하여 출력시키는 데이타 에러 검출부(50)와, 상기 저장된 데이타를 버퍼링하여 출력하는 출력부(70)와, 상기 명령 에러 검출부(40)내의 다수개의 명령 레지스터(10)에 저장된 명령 및 외부입력 제어신호(ctrl)를 입력받아 상기 명령 에러 검출부(40)와 데이타 에러 검출부(50)의 에러검출 및 상기 출력부(70)의 동작을 제어하는 여러 제어신호(C_sel/D_sel, C_write/D_write, D_read)를 출력하는 상태 제어기(13)로 이루어진 상태 제어부(60)로 구성된다.
상기 명령 에러 검출부(40)는 상기 상태 제어부(60)에서 출력된 라이트 인에이블신호(C_write)의 제어를 받아, 입력된 명령(command)을 상기 상태 제어부(60)에서 발생된 명령 선택신호(C_sel)의 제어하에 전달하는 디멀티 플렉서(De-multiplexer: 11)에 의해 각 저장하는 다수개의 명령 레지스터(10)와; 상기 라이트 인에이블신호(C_write)의 제어를 받아 상기 명령 레지스터(10)에 정확한 명령이 라이트 되었는지의 여부를 확인하는 별도의 명령 테스트 레지스터(15)와; 상기 다수개의 명령 레지스터(10)의 출력신호를 입력받아 상기 명령 선택신호(C_sel)의 제어하에 해당 명령만을 전달하는 멀티플렉서(multiplexer: 12)와; 상기 멀티플렉서(12) 및 상기 명령 테스트 레지스터(15)의 출력신호를 비교하여 그 비교값을 더미패드(17)로 전달하는 익스크루시브 오아게이트(exclusive OR gate: XOR1)로 구성된다.
그리고, 상기 데이타 에러 검출부(50)는 상기 상태 제어부(60)에서 출력된 라이트 인에이블신호(D_write)의 제어하에 입력된 데이타(data)를 상기 상태 제어부(60)에서 출력되는 제어신호 중 하나의 신호(D_sel)를 선택신호로 하여 동작하는 디멀티 플렉서(De-multiplexer: 21)를 거쳐 각각 저장하는 다수개의 데이타 레지스터(20)와; 상기 라이트 인에이블신호(D_write)를 입력받아 상기 데이타 레지스터(20)에 정확한 데이타가 라이트되었는지의 여부를 확인하는 별도의 데이타 테스트 레지스터(25)와; 상기 다수개의 데이타 레지스터(20)의 출력신호를 입력받아 상기 데이타 선택신호(D_sel)의 제어하에 해당 데이타만을 전달하는 멀티플렉서(multiplexer: 22)와; 상기 멀티플렉서(22) 및 상기 데이타 테스트 레지스터(25)의 출력신호를 입력받아 이를 비교하여 그 비교값을 더미패드(27)로 전달하는 익스크루시브 오아게이트(exclusive OR gate: XOR2)로 구성된다.
또, 상기 출력부(70)는 상기 상태 제어기(13)로부터 출력되는 리드 인에이블신호(D_read)의 제어하에 상기 데이타 레지스터(20)의 출력을 버퍼링하여 출력하는 삼상 버퍼(tri-state buffer: 30)로 이루어진다.
이하, 상기 구성으로 이루어지는 본발명의 동작을 살펴보기로 한다.
본 발명에 따른 에러 검출장치의 전반적인 동작특성은 크게 명령 에러 검출과 데이타 에러 검출로 나누어지는데, 우선 명령 에러 검출은 입력단자(D_in)로부터 인가되는 명령(command)이 명령 선택신호(C_sel)의 선택에 의하여 디멀티프렉서(De-multiplexer: 11)를 통하여 명령 레지스터(10)에 라이트 인에이블신호(C_write)가 인에이블되면 라이트(write)되고, 동일한 명령 데이타가 상기 라이트 인에이블신호(C_write)의 인에이블시에 테스트 명령 레지스터(15)에 라이트되어 이들 두 레지스터(10, 15) 각각의 출력이 익스크루시브 오아게이트(exclusive OR gate: XOR1)에 의해 서로 다른 값을 가질 경우, 즉 상기 명령 레지스터(10)에 에러가 발생되었을 경우 ‘로직하이’를 출력하게 되며, 이 값의 테스트를 위해 구비된 더미패드(dummy pad: 17)를 통해 확인할 수 있게 된다.
동일한 방법으로, 입력단자(D_in)를 통하여 인가된 데이타(data)가 데이타 선택신호(D_sel)의 선택에 의해 디멀티플렉서(21)를 통해 데이타 레지스터(20)에 라이트 인에이블신호(D_write)가 인에이블될 때 라이트(write)되고, 동일한 데이타가 상기 라이트 인에이블신호(D_write)가 인에이블되었을 때 데이타 테스트 레지스터(25)에 라이트되어 이들 두 레지스터(20, 25) 각각의 출력이 익스크루시브 오아게이트(exclusive OR gate: XOR2)에 의해 서로 다른 값을 가질 경우, 즉 상기 데이타 레지스터(20)에 에러가 발생되었을 경우, ‘로직하이’를 출력하게 되어, 이 값의 테스트를 위해 구비된 더미패드(dummy pad2: 27)를 통하여 확인할 수 있다.
상기 동작에 의해 본 발명은 데이타 에러가 발생되었을 경우, 명령 레지스터에 정확한 명령이 라이트되었는지 여부를 확인하고, 또 데이타 레지스터에 데이타가 정상적으로 라이트되었는지 여부를 확인하여, 상기 확인 동작이 모두 정상적인 경우에도 데이타 에러가 발생되면 이를 리드동작 에러로 규정하게 된다.
따라서, 에러 발생원인이 명령 에러에 의한 것인지, 아니면 데이타의 라이트나 리드동작 에러에 의한 것인지를 상기 두개의 에러 테스트용 더미패드(17, 27)를 확인하므로써 에러 발생원인을 단 한번의 동작수행으로 규명할 수 있게 되는 것이다.
이상에서 설명한 바와같이 본 발명에 따른 에러 검출장치에 의하면, 데이타 에러 발생시 에러 발생원인을 단 한번의 동작수행으로 알 수 있게 되어 불량분석에 요구되던 전력 및 시간의 낭비를 막을 수 있는 매우 뛰어난 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.
Claims (9)
- 입력단자를 통해 명령이 입력됨에 따라 해당 명령을 저장하고 에러여부를 테스트하여 그 결과를 출력하는 명령 에러 검출수단과,상기 입력단자를 통해 데이타가 입력됨에 따라 해당 데이타를 저장하고 에러여부를 테스트하여 그 결과를 출력하는 데이타 에러 검출수단과,상기 명령 에러 검출수단의 출력신호 및 외부입력 제어신호를 입력받아 상기 명령 에러 검출수단 및 데이타 에러 검출수단의 에러 검출동작을 제어하는 제어신호를 발생하는 상태 제어수단을 구비하는 것을 특징으로 하는 에러 검출장치.
- 제 1 항에 있어서,상기 명령 에러 검출수단은 상기 상태 제어수단으로부터 출력된 명령 선택신호의 제어를 받아 입력된 명령을 전달하는 제1 전달부와, 상기 전달부를 거쳐 전달된 명령을 저장하는 제1 저장부와, 상기 외부입력된 명령과 상기 상태 제어수단으로부터 발생되는 라이트 인에이블신호의 제어를 받아 상기 명령을 저장하는 제2 저장부와, 상기 명령 선택신호의 제어를 받아 제1 저장부의 출력신호를 전달하는 제2 전달부와, 상기 제2 전달부의 출력신호와 제2 저장부의 출력신호를 비교하는 비교부로 구성된 것을 특징으로 하는 에러 검출장치.
- 제 2 항에 있어서,상기 제1 전달부는 역다중화기로 이루어지는 것을 특징으로 하는 에러 검출장치.
- 제 2 항에 있어서,상기 제1 및 제2 저장부는 레지스터로 이루어지는 것을 특징으로 하는 에러 검출장치.
- 제 2 항에 있어서,상기 제2 전달부는 다중화소자로 이루어지는 것을 특징으로 하는 에러 검출장치.
- 제 1 항에 있어서,상기 데이타 에러 검출수단은 상기 상태 제어수단으로부터 출력된 데이타 선택신호의 제어를 받아 입력된 데이타를 전달하는 제1 전달부와, 상기 전달부를 거쳐 전달된 데이타를 저장하는 제1 저장부와, 상기 외부입력된 데이타와 상기 상태 제어수단으로부터 발생되는 라이트 인에이블신호의 제어를 받아 상기 데이타를 저장하는 제2 저장부와, 상기 데이타 선택신호의 제어를 받아 제1 저장부의 출력신호를 전달하는 제2 전달부와, 상기 제2 전달부의 출력신호와 제2 저장부의 출력신호를 비교하는 비교부로 구성된 것을 특징으로 하는 에러 검출장치.
- 제 6 항에 있어서,상기 제1 전달부는 역다중화기로 이루어지는 것을 특징으로 하는 에러 검출장치.
- 제 6 항에 있어서,상기 제1 및 제2 저장부는 레지스터로 이루어지는 것을 특징으로 하는 에러 검출장치.
- 제 6 항에 있어서,상기 제2 전달부는 다중화소자로 이루어지는 것을 특징으로 하는 에러 검출장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020980A KR100316182B1 (ko) | 1998-06-05 | 1998-06-05 | 에러검출장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020980A KR100316182B1 (ko) | 1998-06-05 | 1998-06-05 | 에러검출장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000000990A true KR20000000990A (ko) | 2000-01-15 |
| KR100316182B1 KR100316182B1 (ko) | 2002-04-24 |
Family
ID=19538532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980020980A KR100316182B1 (ko) | 1998-06-05 | 1998-06-05 | 에러검출장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100316182B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374645B1 (ko) * | 2001-02-28 | 2003-03-03 | 삼성전자주식회사 | 에러 발생위치를 검출할 수 있는 에러검출회로 |
| KR100772724B1 (ko) * | 2005-09-28 | 2007-11-02 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| WO2009017991A1 (en) * | 2007-07-30 | 2009-02-05 | Micron Technology, Inc. | Devices, methods, and apparatuses for detection, sensing and reporting functionality for semiconductor memory |
| KR100930412B1 (ko) * | 2008-04-10 | 2009-12-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
-
1998
- 1998-06-05 KR KR1019980020980A patent/KR100316182B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374645B1 (ko) * | 2001-02-28 | 2003-03-03 | 삼성전자주식회사 | 에러 발생위치를 검출할 수 있는 에러검출회로 |
| KR100772724B1 (ko) * | 2005-09-28 | 2007-11-02 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| WO2009017991A1 (en) * | 2007-07-30 | 2009-02-05 | Micron Technology, Inc. | Devices, methods, and apparatuses for detection, sensing and reporting functionality for semiconductor memory |
| US8732533B2 (en) | 2007-07-30 | 2014-05-20 | Micron Technology, Inc. | Devices, methods, and apparatuses for detection, sensing, and reporting functionality for semiconductor memory |
| US9424891B2 (en) | 2007-07-30 | 2016-08-23 | Micron Technology, Inc. | Methods and devices for temperature sensing of a memory device |
| KR100930412B1 (ko) * | 2008-04-10 | 2009-12-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| US8031535B2 (en) | 2008-04-10 | 2011-10-04 | Hynix Semiconductor Inc. | Semiconductor memory apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100316182B1 (ko) | 2002-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6636998B1 (en) | Semiconductor memory device and parallel bit test method thereof | |
| US6560740B1 (en) | Apparatus and method for programmable built-in self-test and self-repair of embedded memory | |
| US6457141B1 (en) | Semiconductor device with embedded memory cells | |
| US20080077835A1 (en) | Automatic Test Equipment Receiving Diagnostic Information from Devices with Built-in Self Test | |
| JPH06295599A (ja) | 半導体記憶装置 | |
| KR19980064254A (ko) | 모니터 및 테스터 모드를 가진 내장 자가 테스트 회로를 구비한집적 회로 메모리 장치 | |
| US7526688B2 (en) | Parallel bit testing device and method | |
| JP4211007B2 (ja) | 集積回路 | |
| KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
| KR100316182B1 (ko) | 에러검출장치 | |
| KR100200481B1 (ko) | 테스트 회로 | |
| KR20010096513A (ko) | 반도체 집적회로 | |
| US20080215938A1 (en) | Memory device and related testing method | |
| US7227810B2 (en) | Semiconductor device and testing method for semiconductor device | |
| US20030237036A1 (en) | Semiconductor integrated circuit with built-in self-test function and system including the same | |
| JP2000346905A (ja) | 半導体装置およびそのテスト方法 | |
| KR100429095B1 (ko) | 집적회로의랜덤액세스메모리및이를테스트하는방법 | |
| KR102013643B1 (ko) | 고속 번인 테스트 장치 및 방법 | |
| KR20090098506A (ko) | 메모리 셀의 테스트를 위한 반도체 메모리 장치 | |
| KR100296425B1 (ko) | 메모리 결함 에뮬레이터 | |
| JPS6035695B2 (ja) | メモリ試験方式 | |
| KR20040015589A (ko) | 향상된 테스트 신뢰성을 갖는 반도체 메모리 장치 | |
| JPH0495884A (ja) | 半導体試験装置 | |
| KR20000044680A (ko) | 셀프테스트회로를 내장한 반도체 메모리장치 | |
| JPS5856050A (ja) | 装置間デ−タ信号トレ−ス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |