JPS5856050A - 装置間デ−タ信号トレ−ス装置 - Google Patents
装置間デ−タ信号トレ−ス装置Info
- Publication number
- JPS5856050A JPS5856050A JP56154643A JP15464381A JPS5856050A JP S5856050 A JPS5856050 A JP S5856050A JP 56154643 A JP56154643 A JP 56154643A JP 15464381 A JP15464381 A JP 15464381A JP S5856050 A JPS5856050 A JP S5856050A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data signal
- memory
- error
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、装置間のデータ信号をトレースする事により
装置の障害を発見可能とした装置間データ信号トレース
装置に関するものである。
装置の障害を発見可能とした装置間データ信号トレース
装置に関するものである。
現在電子計算機各装置の間欠障害等の原因調査は、現在
い水生じるか判明しない１１装置を動作させ、装置間の
データ線等をシンクロスコープで監視する事により行な
っているが、多大な時間と保守員の労力が必要であった
。従って本発明では、間欠障害等に効果を発揮する装置
間データ信号トレース装置を提供す為事を目的とする′
％Ｏでこの目的は、装置間のデータ信号をトレースする
装置間ｆ−ｆｉ信号トレース装置において、上記データ
信号のサンプリング周期を決定するサンプリング周期決
定手段と、該サンプリング周期決定手段の出力に基づき
上記装置間のデータ信号を取込み一時蓄積する一時蓄積
手段、該一時蓄積手段に蓄積され九データを検査する検
査回路と、骸検査回路の検査の結果、ｗＡシが検出され
九場合に該一時蓄積手段に蓄積されたデータ信号を記憶
するメモリ回路を備えた装置間データ信号トレース装置
により達成する事が出来る。
い水生じるか判明しない１１装置を動作させ、装置間の
データ線等をシンクロスコープで監視する事により行な
っているが、多大な時間と保守員の労力が必要であった
。従って本発明では、間欠障害等に効果を発揮する装置
間データ信号トレース装置を提供す為事を目的とする′
％Ｏでこの目的は、装置間のデータ信号をトレースする
装置間ｆ−ｆｉ信号トレース装置において、上記データ
信号のサンプリング周期を決定するサンプリング周期決
定手段と、該サンプリング周期決定手段の出力に基づき
上記装置間のデータ信号を取込み一時蓄積する一時蓄積
手段、該一時蓄積手段に蓄積され九データを検査する検
査回路と、骸検査回路の検査の結果、ｗＡシが検出され
九場合に該一時蓄積手段に蓄積されたデータ信号を記憶
するメモリ回路を備えた装置間データ信号トレース装置
により達成する事が出来る。
以下本発明を図面を参照して説明する。
図は、本発−の装置間データ信号トレース装−・の一実
施例であゐ。
施例であゐ。
図において１はチャネル装置％２は入出力装置、３，３
は分岐回路、４は、トレース装置、５は制御ＣＰＵ、６
Ｆｉバ、７７回路、７Ｆｉチエ、り回路、８はメモリ、
９Ｆｉサンプリング周期決定手段、１０けキーボードデ
ィスプレイ制御部、ｌｉ＃ｉキーボードディスプレイ、
１２はプリント制御部、１３はプリンタをそれぞれ示す
。
は分岐回路、４は、トレース装置、５は制御ＣＰＵ、６
Ｆｉバ、７７回路、７Ｆｉチエ、り回路、８はメモリ、
９Ｆｉサンプリング周期決定手段、１０けキーボードデ
ィスプレイ制御部、ｌｉ＃ｉキーボードディスプレイ、
１２はプリント制御部、１３はプリンタをそれぞれ示す
。
チャネル装置１及び入出力装置２関には、パス線、タグ
線と称されるデータ信号線があり、この信号線上よ多分
岐回路３，３′を介してトレース装置４内に信号線を引
込み可能に構成されている。
線と称されるデータ信号線があり、この信号線上よ多分
岐回路３，３′を介してトレース装置４内に信号線を引
込み可能に構成されている。
トレース装置４は、破線内で示すような構成となってい
る。
る。
すなわち、分岐回路３．３によ多分岐され九データは、
バッファ６内に一時蓄積される。このバ、ツァ６に一時
蓄積するためのサンプリング時間は、サンプリング周期
決定手段７により決定された周期で該データ信号をバッ
ファＫＩＩ！Ｌり込む。との周期は、装置の障害Ｏ状１
１１に応じて予じめディスプレイキーボード１１より指
定され、該ディスプレイキーボード制御部１０を介して
ナングリング周期洟定手段９を切替える。とのパ、：ｙ
７６に一時蓄積されたデータは、チェ、り回路７により
チェックされ、例えばパリティ検査やＥＣＣチェックが
檜され、データの正常性をチェ、りする。
バッファ６内に一時蓄積される。このバ、ツァ６に一時
蓄積するためのサンプリング時間は、サンプリング周期
決定手段７により決定された周期で該データ信号をバッ
ファＫＩＩ！Ｌり込む。との周期は、装置の障害Ｏ状１
１１に応じて予じめディスプレイキーボード１１より指
定され、該ディスプレイキーボード制御部１０を介して
ナングリング周期洟定手段９を切替える。とのパ、：ｙ
７６に一時蓄積されたデータは、チェ、り回路７により
チェックされ、例えばパリティ検査やＥＣＣチェックが
檜され、データの正常性をチェ、りする。
チェ、りの結果データ信号にＷＡ！ｌｌがあればその信
号を制御ＣＰＯ５に送シ、制御ＣＰＵ５からの指令によ
りバッファ６の内容をメモリ８に書込む。
号を制御ＣＰＯ５に送シ、制御ＣＰＵ５からの指令によ
りバッファ６の内容をメモリ８に書込む。
一方もし誤りがなければ、メモリ８に書込まれず次のサ
ンプル周期で入力されたデータ信号によって書消される
。このような動作を各サンプル周期で行なう事によシ装
置間Ｏ誤シが生じ時のデータ信号線の状態がメモリ８に
順次書込まれ蓄積され表示されるか、もしくはプリント
制御部１２を介してプリンタ１３にょシブリントアウト
する事にＰ障害解析が容易に行なう事が出来る。制御ｃ
ＰＵ５＃ｉこれら全ての制御を行なう。
ンプル周期で入力されたデータ信号によって書消される
。このような動作を各サンプル周期で行なう事によシ装
置間Ｏ誤シが生じ時のデータ信号線の状態がメモリ８に
順次書込まれ蓄積され表示されるか、もしくはプリント
制御部１２を介してプリンタ１３にょシブリントアウト
する事にＰ障害解析が容易に行なう事が出来る。制御ｃ
ＰＵ５＃ｉこれら全ての制御を行なう。
以上のように本発明においては、間欠障害等の長時間Ｏ
検査時間を必要とする場合に本発明のトレース装置を使
用する事によって簡単に障害を発見する事が可能とな）
保守員の負担を軽減出来る。
検査時間を必要とする場合に本発明のトレース装置を使
用する事によって簡単に障害を発見する事が可能とな）
保守員の負担を軽減出来る。
図は、本発明の装置間データ信号トレース装置の一実施
例を示す。 図において１１はチャネル装置、２は入出力装置、３，
３は分岐回路、４はトレース装置、５は制御ＣＰＵ、６
はバッファ（回路）、７はチェ。 り回路、８はメモリ、９＃ｉサンプリング周期決定手段
、１０はキーボードディスプレイ制御部、１１、はキー
ボードディスプレイ、１２＃ｉプリント制御部、１３は
プリンタをそれぞれ示す。
例を示す。 図において１１はチャネル装置、２は入出力装置、３，
３は分岐回路、４はトレース装置、５は制御ＣＰＵ、６
はバッファ（回路）、７はチェ。 り回路、８はメモリ、９＃ｉサンプリング周期決定手段
、１０はキーボードディスプレイ制御部、１１、はキー
ボードディスプレイ、１２＃ｉプリント制御部、１３は
プリンタをそれぞれ示す。
Claims (1)
- 装置間のデータ信号をトレースする装置間データ信号ト
レース装置において、上記データ信号のサンプリング周
期を決定するサンプリング周期決定手段と、該サンプリ
ング周期決定手段の出力に基づき上記装置間のデータ信
号を堆込み一時蓄積する一時蓄積手段、該一時蓄積手段
に蓄積されたデータを検査する検査回路と、該検査回路
の検査の結果、ＩＸシが検出された場合に該一時蓄積手
段に蓄積されたデータ信号を記憶するメモリ回路を備え
要事を特徴とする装置間データ信号トレース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154643A JPS5856050A (ja) | 1981-09-29 | 1981-09-29 | 装置間デ−タ信号トレ−ス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154643A JPS5856050A (ja) | 1981-09-29 | 1981-09-29 | 装置間デ−タ信号トレ−ス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856050A true JPS5856050A (ja) | 1983-04-02 |
Family
ID=15588696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56154643A Pending JPS5856050A (ja) | 1981-09-29 | 1981-09-29 | 装置間デ−タ信号トレ−ス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856050A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03245941A (ja) * | 1990-02-21 | 1991-11-01 | Hamada Juko Kk | 乾留装置における油回収方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5321542A (en) * | 1976-08-12 | 1978-02-28 | Fujitsu Ltd | Error data memory circuit |
-
1981
- 1981-09-29 JP JP56154643A patent/JPS5856050A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5321542A (en) * | 1976-08-12 | 1978-02-28 | Fujitsu Ltd | Error data memory circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03245941A (ja) * | 1990-02-21 | 1991-11-01 | Hamada Juko Kk | 乾留装置における油回収方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080229166A1 (en) | Accelerating Test, Debug and Failure Analysis of a Multiprocessor Device | |
| JPS5851292B2 (ja) | 診断／デバツク計算システム | |
| JPS5856050A (ja) | 装置間デ−タ信号トレ−ス装置 | |
| US6490694B1 (en) | Electronic test system for microprocessor based boards | |
| KR100316182B1 (ko) | 에러검출장치 | |
| JPS6116368A (ja) | 画像処理装置の検査装置 | |
| JP2765659B2 (ja) | データ処理装置の自己テスト方式 | |
| JP3316228B2 (ja) | パラレルデータ用検査装置 | |
| JPS60262249A (ja) | マイクロプロセツサ応用装置 | |
| JPH03294934A (ja) | 高級プログラム言語用デバッガ | |
| JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
| JPH0593764A (ja) | 論理回路の検査装置 | |
| JPH03217947A (ja) | 故障位置指摘方法 | |
| JP2009047619A (ja) | デバイス検査装置およびデバイス検査方法 | |
| JPS6031654A (ja) | コンピュ−タ周辺機器の検査方法 | |
| JPH04276397A (ja) | メモリカードシステムの機能検査方法 | |
| JPH02135546A (ja) | マイクロコンピュータ開発支援装置 | |
| JPH07129476A (ja) | 記憶体検査器 | |
| KR20010056866A (ko) | 메모리 검사 장치 | |
| JPH04172277A (ja) | 論理回路の診断方式 | |
| JPS6212541B2 (ja) | ||
| JPH0424832A (ja) | 障害検出回路の診断方式 | |
| JPS6312975A (ja) | 集積回路試験装置のピンエレクトロニクス基板 | |
| JPS62260234A (ja) | 故障診断装置 | |
| JPS61269746A (ja) | 情報処理装置 |