JPS6116368A - 画像処理装置の検査装置 - Google Patents
画像処理装置の検査装置Info
- Publication number
- JPS6116368A JPS6116368A JP13690184A JP13690184A JPS6116368A JP S6116368 A JPS6116368 A JP S6116368A JP 13690184 A JP13690184 A JP 13690184A JP 13690184 A JP13690184 A JP 13690184A JP S6116368 A JPS6116368 A JP S6116368A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- serial conversion
- data
- parallel
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/001—Industrial image inspection using an image reference approach
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Processing Or Creating Images (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は画像処理装置の検査装置に関し、特に画像メモ
リ及びパラレルシリアル変換シフトレジスタの検査を容
易にした検査装置に関する。
リ及びパラレルシリアル変換シフトレジスタの検査を容
易にした検査装置に関する。
第２図は従来の画像処理装置の検査装置の１例を示した
ブロック図で、図中１は画像処理部、２は書き込み制御
回路、３は画像メモリ、４はパラレルシリアル変換シフ
トレジスタ、５は読み出し制御回路、Ｍは画像表示制御
部である。なお、図はデータバスのみを表わしたもので
ある。上記画像処理部１、書き込み制御回路２、画像メ
モリ３、レジスタ５、画像表示制御部Ｍで画像処理装置
が構成される。
ブロック図で、図中１は画像処理部、２は書き込み制御
回路、３は画像メモリ、４はパラレルシリアル変換シフ
トレジスタ、５は読み出し制御回路、Ｍは画像表示制御
部である。なお、図はデータバスのみを表わしたもので
ある。上記画像処理部１、書き込み制御回路２、画像メ
モリ３、レジスタ５、画像表示制御部Ｍで画像処理装置
が構成される。
第２図に示したような従来の画像処理装置の検査装置に
おける画像メモリの検査方法は下記の如くである。
おける画像メモリの検査方法は下記の如くである。
先ず、画像処理部１より書き込み制御回路２を通じて画
像メモリ３へ検査データを書き込む。次に、画像処理部
１より読み出し制御回路５に読み出し命令を与え、画像
メモリ３より検査データを読み出し制御回路５により画
像処理部１へ読み出す。画像処理部１では、画像メモリ
３へ書き込んだ検査データと画像メモリ３より読み出し
た検査データとを比較することにより、画像メモリ３の
検査を行なう。
像メモリ３へ検査データを書き込む。次に、画像処理部
１より読み出し制御回路５に読み出し命令を与え、画像
メモリ３より検査データを読み出し制御回路５により画
像処理部１へ読み出す。画像処理部１では、画像メモリ
３へ書き込んだ検査データと画像メモリ３より読み出し
た検査データとを比較することにより、画像メモリ３の
検査を行なう。
次に、画像処理部１より書き込み制御回路２を通じて画
像メモリ３に、表示部（図示せず）にテストパターンを
表示させるための検査データを書き込む。この検査デー
タを画像メモリ３がら読み出し、てパラレルシリアル変
換シフトレジスタ４に読み込み、画像表示制御部Ｍを通
じて表示部に送ルトテストパターンが表示される。この
テストパターンを目視して確認することにより、パラレ
ルシリアル変換シフトレジスタ４ならびにそれ以後の回
路の動作を検査する。
像メモリ３に、表示部（図示せず）にテストパターンを
表示させるための検査データを書き込む。この検査デー
タを画像メモリ３がら読み出し、てパラレルシリアル変
換シフトレジスタ４に読み込み、画像表示制御部Ｍを通
じて表示部に送ルトテストパターンが表示される。この
テストパターンを目視して確認することにより、パラレ
ルシリアル変換シフトレジスタ４ならびにそれ以後の回
路の動作を検査する。
従来の画像処理装置の検査装置においては以上説明の如
く、画像メモリを検査するに際し検査手順を２回に分け
て行なわねばならず、検査に時間を要する上、パラレル
シリアル変換シフトレジスタの検査は直接的に行なうこ
とはできず、テストパターンを表示させてみて目視する
ことにより間接的にしか検査できず、検査時間が長くな
る等の欠点があった。
く、画像メモリを検査するに際し検査手順を２回に分け
て行なわねばならず、検査に時間を要する上、パラレル
シリアル変換シフトレジスタの検査は直接的に行なうこ
とはできず、テストパターンを表示させてみて目視する
ことにより間接的にしか検査できず、検査時間が長くな
る等の欠点があった。
本発明は以上の欠点を除去するためになされたもので、
画像処理部より出力され画像メモリに書込まれる検査デ
ータと同じ検査データを記憶する検査用データ保持用レ
ジスタと、この検査間データ保持用レジスタに書込まれ
た検査曲データを読うｔｚ％レジスタの記憶データを同
時に読込んで両者を比較し、両者が不一致の時に不一致
指令信号を出力する比較回路とを備え、検査を自動的に
行なうものである。
画像処理部より出力され画像メモリに書込まれる検査デ
ータと同じ検査データを記憶する検査用データ保持用レ
ジスタと、この検査間データ保持用レジスタに書込まれ
た検査曲データを読うｔｚ％レジスタの記憶データを同
時に読込んで両者を比較し、両者が不一致の時に不一致
指令信号を出力する比較回路とを備え、検査を自動的に
行なうものである。
以下、図面に示した実施例に基づき、本発明の構成をさ
らに詳細に説明する。
らに詳細に説明する。
第１図は本発明による画像処理装置の検査装置の１実施
例を示したブロック図で、図中、第２図と同一の符号を
以て示した部分はそれぞれ同一の部分を示している。
例を示したブロック図で、図中、第２図と同一の符号を
以て示した部分はそれぞれ同一の部分を示している。
本発明の画像処理装置の検査装置においては第１図に見
られる如（、画像処理部１から書き込み制御回路２を通
じて検査データを書き込まれる検査データ保持用レジス
タ６と、検査データ保持用レジスタ６の検査データを読
み込まれる検査用パラレルシリアル変換シフトレジスタ
４ｂとが設けられ、さらに前記検査用パラレルシリアル
変換シフトレジスタ４ｂのデータと前記画像メモリ３か
ら前記パラレルシリアル変換シフトレジスタ４ａに読み
込まれるデータとを比較する比較回路７が設けられてい
る。
られる如（、画像処理部１から書き込み制御回路２を通
じて検査データを書き込まれる検査データ保持用レジス
タ６と、検査データ保持用レジスタ６の検査データを読
み込まれる検査用パラレルシリアル変換シフトレジスタ
４ｂとが設けられ、さらに前記検査用パラレルシリアル
変換シフトレジスタ４ｂのデータと前記画像メモリ３か
ら前記パラレルシリアル変換シフトレジスタ４ａに読み
込まれるデータとを比較する比較回路７が設けられてい
る。
次に、第１図にボされた本発明の画像処理装置の検査装
置の１実施例による動作について説明する。
置の１実施例による動作について説明する。
先ず、画像処理部１より書き込み制御回路２を通じて検
査データ保持用レジスタ６に検査データを書き込む。次
に、画像処理部１より書き込み制御回路２を通じて画像
メモリ３に、前記検査データ保持用レジスタ６に書き込
んだのと同じ検査デ′−夕を繰り返し書き込む。検査デ
ータ保持用レジスタ６と画像メモリ３とに前記検査デー
タが書き込まれた後に、検査データ保持用レジスタ６の
検査データは検査用パラレルシリアル変換シフトレジス
タ４ｂに、画像メモリ３の検査データはパラレルシリア
ル変換シフトレジスタ４ａにそれぞれ読み込まれる。そ
して、それぞれのパラレルシリアル変換シフトレジスタ
４ａ、４ｂのデータは同時に読み出されて比較回路７へ
送られ、比較が行なわれる。かくして、画像メモリ３と
パラレルシリアル変換シフトレジスタ４ａを経由するデ
ータバスよりのデータと、これらを経由しない検査用デ
ータバスよりのデータとを同時に読んで比較回Ｂ７で比
較することにより、画像メモリ３およびパラレルシリア
ル変換シフトレジスタ４ａの検査が同時に行なわれる。
査データ保持用レジスタ６に検査データを書き込む。次
に、画像処理部１より書き込み制御回路２を通じて画像
メモリ３に、前記検査データ保持用レジスタ６に書き込
んだのと同じ検査デ′−夕を繰り返し書き込む。検査デ
ータ保持用レジスタ６と画像メモリ３とに前記検査デー
タが書き込まれた後に、検査データ保持用レジスタ６の
検査データは検査用パラレルシリアル変換シフトレジス
タ４ｂに、画像メモリ３の検査データはパラレルシリア
ル変換シフトレジスタ４ａにそれぞれ読み込まれる。そ
して、それぞれのパラレルシリアル変換シフトレジスタ
４ａ、４ｂのデータは同時に読み出されて比較回路７へ
送られ、比較が行なわれる。かくして、画像メモリ３と
パラレルシリアル変換シフトレジスタ４ａを経由するデ
ータバスよりのデータと、これらを経由しない検査用デ
ータバスよりのデータとを同時に読んで比較回Ｂ７で比
較することにより、画像メモリ３およびパラレルシリア
ル変換シフトレジスタ４ａの検査が同時に行なわれる。
比較回路７では両レジスタ４ａ、４ｂから同時に読込ん
だ両データが不一致のとき不一致指令信号Ｓを出力して
、警報又は表示を行なう。
だ両データが不一致のとき不一致指令信号Ｓを出力して
、警報又は表示を行なう。
以上説明したように本発明によれば、画像処理部より出
力され画像メモリに書込まれる検査データと同じ検査デ
ータを記憶する検査帯データ保持用レジスタと、この検
査用データ保持用レジスタに書込まれた検査用データを
読込む検査用バラレタの記憶データを同時に読込んで両
者を比較し、両者が不一致の時に不一致指令信号を出力
する比較回路とを備えたことにより、検査が自動的に行
なえ、正確な検査結果が得られるとともに、検査時間を
短縮できる。
力され画像メモリに書込まれる検査データと同じ検査デ
ータを記憶する検査帯データ保持用レジスタと、この検
査用データ保持用レジスタに書込まれた検査用データを
読込む検査用バラレタの記憶データを同時に読込んで両
者を比較し、両者が不一致の時に不一致指令信号を出力
する比較回路とを備えたことにより、検査が自動的に行
なえ、正確な検査結果が得られるとともに、検査時間を
短縮できる。
第１回は本発明による画像処理装置の検査装置の１実施
例のデータバスを示すブロック図、第２図は従来の画像
表示装置の１例のデータバスを示すブロック図である。 ■・・・画像処理部、２・・・書き込み制御回路、３・
・・画像メモリ、４，４ａ・・・パラレルシリアル変換
シフトレジスタ、４ｂ・・・検査用パラレルシリアル変
換シフトレジスタ、５・・・読み出し制御回路、６・・
・検査データ保持用゛レジスタ、７・・・比較回路。
例のデータバスを示すブロック図、第２図は従来の画像
表示装置の１例のデータバスを示すブロック図である。 ■・・・画像処理部、２・・・書き込み制御回路、３・
・・画像メモリ、４，４ａ・・・パラレルシリアル変換
シフトレジスタ、４ｂ・・・検査用パラレルシリアル変
換シフトレジスタ、５・・・読み出し制御回路、６・・
・検査データ保持用゛レジスタ、７・・・比較回路。
Claims (1)
- 画像処理部と、画像メモリと、この画像メモリの書込
みデータを記憶するパラレルシリアル変換シフトレジス
タとを有する画像処理装置の検査装置において、上記画
像処理部より出力され上記画像メモリに書込まれる検査
データと同じ検査データを記憶する検査データ保持用レ
ジスタと、この検査データ保持用レジスタに書込まれた
検査データを読込む検査用パラレルシリアル変換シフト
レジスタと、この検査用パラレルシリアル変換シフトレ
ジスタと上記パラレルシリアル変換レジスタの記憶デー
タを同時に読込んで両者を比較し、両者が不一致の時に
不一致指令信号を出力する比較回路とを備えたことを特
徴とする画像処理装置の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13690184A JPS6116368A (ja) | 1984-07-02 | 1984-07-02 | 画像処理装置の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13690184A JPS6116368A (ja) | 1984-07-02 | 1984-07-02 | 画像処理装置の検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6116368A true JPS6116368A (ja) | 1986-01-24 |
Family
ID=15186211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13690184A Pending JPS6116368A (ja) | 1984-07-02 | 1984-07-02 | 画像処理装置の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6116368A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5849312A (ja) * | 1981-06-19 | 1983-03-23 | ドクトル・カ−ル・ト−メ−ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツンク | ジピリダモ−ルの経口投与用製剤 |
| JP2013019830A (ja) * | 2011-07-13 | 2013-01-31 | Kawasaki Microelectronics Inc | 半導体集積回路および半導体集積回路のテスト方法 |
-
1984
- 1984-07-02 JP JP13690184A patent/JPS6116368A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5849312A (ja) * | 1981-06-19 | 1983-03-23 | ドクトル・カ−ル・ト−メ−ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツンク | ジピリダモ−ルの経口投与用製剤 |
| JPH0251402B2 (ja) * | 1981-06-19 | 1990-11-07 | Thomae Gmbh Dr K | |
| JP2013019830A (ja) * | 2011-07-13 | 2013-01-31 | Kawasaki Microelectronics Inc | 半導体集積回路および半導体集積回路のテスト方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960024879A (ko) | 디스플레이 장치 및 그 구동 회로 테스트 방법 및 시스템 | |
| JPS6116368A (ja) | 画像処理装置の検査装置 | |
| KR0176585B1 (ko) | 씨디-롬 드라이브용 디지탈 시그널 프로세서 칩 검사 장치 | |
| JPH0843494A (ja) | 電子回路 | |
| JP3228126B2 (ja) | 試験システム | |
| JP2908142B2 (ja) | マイコン自動検査装置 | |
| JPS62169342A (ja) | メモリｉｃテスト装置 | |
| JP2601849Y2 (ja) | Ｌｓｉテスタ | |
| JPS62211744A (ja) | プログラム評価装置 | |
| JP3267037B2 (ja) | Ｉｃ試験装置のデータ表示制御方法 | |
| JP2864603B2 (ja) | 半導体記憶装置の検査装置 | |
| JPS5856050A (ja) | 装置間デ−タ信号トレ−ス装置 | |
| JPS63265181A (ja) | フアンクシヨンテスタ | |
| JPS6031654A (ja) | コンピュ−タ周辺機器の検査方法 | |
| JPH0498698A (ja) | 半導体メモリ用オンチップテスト方式 | |
| JPH10275835A (ja) | ウエハ検査装置 | |
| JPS6319046A (ja) | レジスタ試験方式 | |
| JPH03120697A (ja) | 集積回路装置 | |
| JPH02271273A (ja) | Ｌｓｉ評価装置 | |
| JPH02201546A (ja) | 論理カード拡張機構 | |
| JPS6180070A (ja) | Ｉｃテスタ | |
| KR20000046707A (ko) | 메모리 결함 에뮬레이터 | |
| JPH03127151A (ja) | テスト装置 | |
| JPS61296441A (ja) | バスライン計測装置 | |
| JPH04184799A (ja) | 半導体記憶装置 |