JPS61296441A - バスライン計測装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発ＢＡはバスライン状態金監視するだめのバスライ
ン計測装置に関する。

〔従来の技術〕

第３図は従来のバスライン計測システム金示す説明図で
あシ、図において、１はＣＰＵ、２はＤＭＡコントロー
ラ、３はバスラインであシ、これらのＣＰＵＩおよびＤ
ＭＡコントローラ２はバスライン３を共有している。ま
た、４はバスライン３の各線路に接続されて、バスライ
ンの状態を測定するロジックアナライザ、５は同様の目
的で使われるシンクロスコープで６る。

次に動作について述べる。

かかるバスライン測定システムによれば、あるロジック
回路のハードウェアを設計した後、このハードウェアを
動作させて、プログ２ムなどの間違いを直すときには、
上記バスライン３に上記ロジックアナライザ４やシンク
ロスコープ５の測定ピンをいちいち継いで、バスライン
上のアドレス信号やデータ信号あるいはコントロール信
号の測定を行っている。

〔発明が解決しようとする問題点〕

従来のバスライン測定システムは以上のように構成され
ているので、上記各種のバスライン状態信号音検出する
のに、高価なロジックアナライザやシンクロスコープを
必要とするほか、同時にバスライン上の多くの信号を計
測できないという問題点があった。また、上記ロジック
回路のノイズ試験を行う場合に、七の試験部位に取ｐ付
けたビンやプローブから外来ノイズが混入したシして、
バスラインの状態を高精度に計測できないという問題点
があった。

この発明は上記のような問題点を解消するためになされ
たもので、バスラインの状ｇｏ測測定安価かつ容易に、
しかも高精度に実施することができるバスライン測定装
置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明にかかるバスライン計測装置は、ＣＰＵのアド
レス信号にもとづきアドレスデコーダからイネーブル信
号を出力し、このイネーブル信号の入力によってラッチ
回路またはゲート回路を通じて、バスラインのアドレス
信号、データ信号およびコントロール信号を各別に取り
込み、これら各信号に対応したデータを格納したメモリ
からこのデータを取り出して、コンソールに表示できる
ようにするとともに、上記ＣＰＵ　、アドレスデコーダ
、ラッチ回路またはゲート回路およびメモリをプリント
回路基板に一体に取り付け、このプリント回路基板を上
記バスラインに対してコネクタ接続できる構成としたも
のである。

〔作用〕

この発明におけるバスライン計測装置は、コンソールを
除く計測回路がプリント回路基板に一体化されているの
で、このプリント回路基板全バスラインに対してコネク
タ接続する簡単な操作のみで、バスラインにおけるアド
レス信号、データ信号、コントロール信号のすべての信
号を簡単かつ確実にしかも同時に取り出して監視および
測定できる。また、ビンやプローブによる接続箇所が存
しないので、外来ノイズのロジック回路への侵入を抑制
するように作用する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１３はこの発明のバスライン計測装置であ
り、これが次のような具体的構成を有する。１１はＣＰ
Ｕ、９はＣＰＵ１１から出力されたアドレスｉ号にもと
づきイネーブル信号を出力するアドレスデコーダ、６，
７．８は上記イネーブル信号にもとづいて、バスライン
上のアドレス信号、データ信号およびコントロール信号
を各別に取り出して一時的に格納するための、それぞれ
アドレスラッチ回路、データラッチ回路およびコントロ
ールラッチ回路である。１０はＲＡＭやＲＯＭなどのメ
モリで、上記各ラッチ回ｗＪ６〜８の出力に応じてコン
ソールＫＮ示すべきデータを記憶している。１２ａ上記
メモリ１０からの出力データを表示するコンソールであ
る。ｔた、このコンソール１２を除（ＣＰＵ１１．アド
レスデコーダ９．ラッチ回路６〜８およびメモリ１０か
らなるバスライン計測装置１３の各構成部は一枚のプリ
ント回路基板１４に取り付けられ、これがバスライン３
に対して層脱自在にコネクタ接続できるようになってい
る。

次に動作について説明する。

バスラインの状態金常時計測するには、バスライン計測
装置ｉ３のＣＰＵ１１は被計測側のＣＰＵ　１などニジ
速いサイクルで駆動する必要がある。それが不可能な場
合または高精度を求めない場合は、バスライン３の信号
をラッチする回数を減らせばよい。

そこで上記バスライン３の状態を計測するには、アドレ
スデコーダ９はＣＰＵ　１１が出力するアドレス信号に
もとづきイネーブル信号を出力し、この出力が入力され
た各ラッチ回路６，７．８のいずれかがアドレス信号ま
たはデータ信号あるいはコントロール信号を一時記憶す
るとともに、この記憶した信号を読み出してメモリ１０
に格納する。

そしてこの格納と読み出しとを繰シ返しながら、上記各
信号に対応するデータ全コンソール１２に出力し１これ
ｔ表示する。このようにしてバスライン３の状態ｔｏる
ことかできる。なお、この場合においては、上記コンソ
ール１２ｉ使って、上記動作を実施するためのプログラ
ムｉ　ＣＰＵ　１１によシ作シ、これをメモリ１０に予
め格納しておく。

第２図はその一例を示したもので、バスライン３のアド
レス信号ｔ！を測するためのプログラムのフローチャー
トである。これによれば、アドレス信号の読み出しとメ
モリ１０への格納を繰９返し、何らかの手段によって表
示すべきの指示が与えられたとき、メモリ１０の内容を
コンソール１２に表示するものである。なお、バスライ
ン３のデータ信号やコントロール信号の表示についても
同様にして行える。

なお、上記実施例では、バスラインからのアドレス信号
などの取り込みにラッチ回路６〜Ｔ′ｆｔ用いたのであ
るが、単にゲート回路を用いてもよい。

この場合には、ＣＰＵ１１が読み出しをするタイミング
と測定しようとするバスライン側のＣＰＵが信号を出力
するタイミングとを同期させる必要がある。

〔発明の効果〕

以上のように、この発明によれば、コンソールを除く計
測回路全プリント回路基板に一体に設け、これをバスラ
インに対し着脱自在にコネクタ接続できる↓うな徊成と
したことによって、バスラインにおけるアドレス信号、
データ信号およびコントロール信号のそれぞれ全簡単か
つ確実に計測および監視できるほか、ビンやプローブ全
弁して計測回路が継がれることがないので、外来ノイズ
のロジックへの侵入を有効に防止できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるバスライン計測装置
のブロック接続図、第２図はアドレス信号の計測動作を
示すフローチャート、第３図は従来のバスライン計測シ
ステムの概略図である。 ３はバスライン、６はアドレスラッチ回路、７はデータ
ラッチ回路、８はコントロールラッチ回路、９はアドレ
スデコーダ、１０はメモリ、１１はＣＰＵ、１２はコン
ソール。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. ＣＰＵから出力されたアドレス信号にもとづきイネーブ
   ル信号を出力するアドレスデコーダと、上記イネーブル
   信号によつてバスラインのアドレス信号、データ信号お
   よびコントロール信号をそれぞれ各別に取り込むラッチ
   回路またはゲート回路と、これらの各ラッチ回路または
   ゲート回路が出力する上記アドレス信号、データ信号お
   よびコントロール信号に対応するデータを格納するメモ
   リと、このメモリが格納する上記データを表示するコン
   ソールと、上記ＣＰＵ、アドレスデコーダ、ラッチ回路
   またはゲート回路およびメモリを一体に有し、かつ上記
   バスラインに対しコネクタ接続できるプリント回路基板
   とを備えたバスライン計測装置。