JP2005214791A - 半導体集積回路及びデバイス信号観測システム - Google Patents

Abstract

【課題】ＡＳＩＣが搭載された装置において、ＡＳＩＣの信号を容易に観測可能とし、デバッグの作業効率を向上させることである。
【解決手段】ＣＰＵ１３（中央演算装置）から出力される信号観測対象のＡＳＩＣ（半導体集積回路）を指定する信号を受信して、信号観測対象として指定された信号観測対象のピンの現状の信号レベル及び信号レベルが変化した際の信号レベルをＣＰＵ１３が取得可能に信号観測ピンレベルレジスタ４１３に記憶させ、信号観測対象のピンの信号レベルが変化した際に割込み信号発生部４４から出力される割込み信号をＣＰＵ１３が受信すると、ＣＰＵ１３は、信号観測ピンレベルレジスタ４１３に記憶された信号レベルを取得して表示部１２に表示させる。
【選択図】図４

Description

本発明は、半導体集積回路及びデバイス信号観測システムに関する。

近年、ＡＳＩＣ（Application Specific Integrated Circuit：特定用途向け半導体集積回路）は、回路の大規模化、複雑化にともない１チップあたりのピン数が増加しており、ＡＳＩＣを搭載する基板も部品点数の増加にともなって多層基板が主流となっている。また、ハードウェア記述言語やＦＰＧＡ（Field Programmable Gate Array）等の普及によりＡＳＩＣ設計者はもとより、ＡＳＩＣ設計者以外の技術者であっても手軽に設計することが可能になっている。

さて、ＡＳＩＣ基板を実際に機器に挿入し機器が異常動作を起こした場合、ＡＳＩＣの信号レベルの観測を行うことによってデバッグを行うことがある。このような場合、オシロスコープ等の測定機器のプローブをＡＳＩＣのピン等に接触させて信号レベルを測定することにより不良箇所の検出を行っている。また、オシロスコープ等の測定機器を使用せず、複数のＡＳＩＣが互いの基板間の配線異常検査を実行し、その結果を中央演算装置に送信する配線異常検出方法が提案されている（特許文献１、特許文献２参照）。
特開２００１−２５５７９０号公報 特開２００２−１１９２７号公報

しかしながら、オシロスコープ等の測定機器のプローブを接触させる箇所が、多層基板や基板の裏側に存在する等の理由によりプローブを接触させることが物理的に不可能な場合があり、オシロスコープ等の測定機器に搭載されているメモリ容量では測定した信号を取り切れない場合がある。また、特許文献１及び特許文献２の方法では、特定のＡＳＩＣ及びピンを指定して信号を観測することはできず、信号の変化を確認することはできない。

本発明の課題は、ＡＳＩＣが搭載された装置において、ＡＳＩＣの信号を容易に観測可能とし、デバッグの作業効率を向上させることである。

上記課題を解決するため、請求項１に記載の発明は、
中央演算装置から出力される信号観測対象の半導体集積回路を指定する信号を受信する信号観測ＯＮ／ＯＦＦレジスタと、
前記中央演算装置から出力される信号観測対象のピンを指定する信号を受信する信号観測ピン指定レジスタと、
前記指定された信号観測対象のピンの信号レベルを抽出する観測ピン判定部と、
前記抽出された信号観測対象のピンの信号レベルの変化を検出する変化検出部と、
前記抽出された信号観測対象のピンの信号レベルを前記中央演算装置が取得可能に記憶する信号観測ピンレベルレジスタと、
前記抽出された信号観測対象のピンの信号レベルが変化した際に前記中央演算装置に対し割込み信号を出力する割込み信号発生部と、を備えることを特徴としている。

更に、請求項２に記載の発明のように、請求項１に記載の発明において、
前記信号観測ピンレベルレジスタは、前記観測ピン判定部により抽出された現状の信号レベルと、前記変化検出部により信号レベルの変化が検出された際の信号レベルと、を前記中央演算装置が取得可能に記憶することを特徴としている。

更に、請求項３に記載の発明のように、請求項１又は２に記載の発明において、
前記半導体集積回路は、前記変化検出部により前記信号観測対象のピンの信号レベルの変化が検出されてから次の信号レベルの変化が検出されるまでの時間を計測する信号観測ピン動作間計測部と、前記計測された時間を前記中央演算装置が取得可能に記憶する動作間計測レジスタと、をさらに備えることを特徴としている。

更に、請求項４に記載の発明のように、請求項３に記載の発明において、
前記半導体集積回路は、前記信号観測ピン動作間計測部のカウンタ値がオーバーフローした際に、当該カウンタ値を前記中央演算装置が取得可能に記憶するするカウンタオーバーフローレジスタをさらに備え、
前記割込み信号発生部は、前記信号観測ピン動作間計測部のカウンタ値がオーバーフローした際に、前記中央演算装置に対し前記カウンタ値がオーバーフローした旨の割込み信号を出力することを特徴としている。

また、上記課題を解決するため、請求項５に記載の発明は、
機器の制御を行う中央演算装置と、前記中央演算装置により直接的又は間接的に制御可能な少なくとも１個以上の半導体集積回路と、前記機器の操作が可能な操作部と、前記機器の状態を表示する表示部と、を有するデバイス信号観測システムにおいて、
前記操作部は、前記機器に搭載された半導体集積回路のピンの信号レベルを観測するか否かを選択的に切替可能に構成された信号観測モード切替部と、前記信号観測対象の半導体集積回路及びピンを指定可能に構成されたスイッチ部と、を備え、
前記中央演算装置は、前記操作部から入力される信号観測対象の半導体集積回路及びピンを指定する信号を前記信号観測対象の半導体集積回路に対して出力する手段を備え、
前記半導体集積回路は、前記中央演算装置から出力される信号観測対象の前記半導体集積回路を指定する信号を受信する信号観測ＯＮ／ＯＦＦレジスタと、前記中央演算装置から出力される信号観測対象のピンを指定する信号を受信する信号観測ピン指定レジスタと、前記指定された信号観測対象のピンの信号レベルを抽出する観測ピン判定部と、前記抽出された信号観測対象のピンの信号レベルの変化を検出する変化検出部と、前記抽出された信号観測対象のピンの信号レベルを前記中央演算装置が取得可能に記憶する信号観測ピンレベルレジスタと、前記抽出された信号観測対象のピンの信号レベルが変化した際に前記中央演算装置に対し割込み信号を出力する割込み信号発生部と、を備え、
前記中央演算装置は、前記割込み信号を受信すると当該割込み信号を出力した半導体集積回路の信号観測ピンレベルレジスタに記憶された前記信号観測対象ピンの信号レベルを取得して、前記表示部に表示させることを特徴としている。

更に、請求項６に記載の発明のように、請求項５に記載の発明において、
前記信号観測ピンレベルレジスタは、前記観測ピン判定部により抽出された現状の信号レベルと、前記変化検出部により信号レベルの変化が検出された際の信号レベルと、を前記中央演算装置が取得可能に記憶し、
前記中央演算装置は、前記割込み信号を受信すると当該割込み信号を出力した半導体集積回路の信号観測ピンレベルレジスタに記憶された前記現状の信号レベル及び変化が検出された際の信号レベルを取得して、前記表示部に表示させることを特徴としている。

更に、請求項７に記載の発明のように、請求項５又は６に記載の発明において、
前記半導体集積回路は、前記変化検出部により前記信号観測対象のピンの信号レベルの変化が検出されてから次の信号レベルの変化が検出されるまでの時間を計測する信号観測ピン動作間計測部と、前記計測された時間を前記中央演算装置が取得可能に記憶する動作間計測レジスタと、をさらに備え、
前記中央演算装置は、前記割込み信号を受信すると当該割込み信号を出力した半導体集積回路の前記動作間計測レジスタに記憶された時間を取得して前記表示部に表示させることを特徴としている。

更に、請求項８に記載の発明のように、請求項７に記載の発明において、
前記半導体集積回路は、前記信号観測ピン動作間計測部のカウンタ値がオーバーフローした際に、当該カウンタ値を前記中央演算装置が取得可能に記憶するカウンタオーバーフローレジスタをさらに備え、
前記割込み信号発生部は、前記信号観測ピン動作間計測部のカウンタ値がオーバーフローした際に、前記中央演算装置に対し前記カウンタ値がオーバーフローした旨の割込み信号を出力し、
前記中央演算装置は、前記オーバーフローした旨の割込み信号を受信すると当該オーバーフローした旨の割込み信号を出力した半導体集積回路の前記カウンタオーバーフローレジスタに記憶されたカウンタ値を取得して前記表示部に表示させることを特徴としている。

更に、請求項９に記載の発明のように、請求項５〜８の何れか一項に記載の発明において、
前記デバイス信号観測システムは、転写紙上に画像を形成する画像形成手段をさらに有し、
前記中央演算装置は、前記表示部に表示した結果を前記画像形成手段により転写紙上に形成することを特徴としている。

請求項１の発明によれば、中央演算装置から信号観測対象として指定された半導体集積回路のピンの信号レベルを中央演算装置が取得可能に記録するようにしたことにより、オシロスコープ等の測定機器を用いることなく信号レベルの取得を行うことが可能であるため、物理的にプローブ等を接触させることが不可能な場合であっても信号レベルを取得することができる。また、オシロスコープ等の測定機器を用いる必要がないため測定機器のメモリ容量に依存せず、信号レベルの取得を容易に行うことができるので、デバッグの作業効率を向上させることができる。さらに、半導体集積回路に比較的簡単なテスト用回路を搭載するのみであるため、製品本体のコストアップや部品点数の増加を抑えることができる。

請求項２の発明によれば、信号観測対象のピンの現状の信号レベルと、信号レベルの変化が検出された際の信号レベルと、を中央演算装置が取得可能に記録するようにしたことにより、中央演算装置が割込み信号受信後、信号観測ピンレベルレジスタに対して信号レベルの取得を行う迄の間に信号観測対象であるピンの信号レベルが変化したような場合であっても信号レベルを取得することができる。

請求項３の発明によれば、信号観測対象であるピンの信号レベルの変化が検出されてから、次の信号レベルの変化迄の時間を計測し、当該時間を中央演算装置が取得可能に記憶するようにしたことにより、信号観測対象であるピンの信号レベルの変化から次の変化までの時間を取得することができる。

請求項４の発明によれば、前記信号観測ピン動作間計測部のカウンタ値がオーバーフローした際の値を中央演算装置が取得可能に記憶するようにしたことにより、当該カウンタ値を取得することによりオーバーフローしたことを知ることができる。そのため、例えば、半導体集積回路の異常等の理由により信号観測対象であるピンの信号レベルが変化しないような場合やフルカウント値以上で信号レベルが変化する場合であっても信号観測を行った時間を計測することができる。

請求項５の発明によれば、中央演算装置から信号観測対象として指定された半導体集積回路のピンの信号レベルを表示部に表示するようにしたことにより、オシロスコープ等の測定機器を用いることなく表示部を介して信号レベルの確認が可能であるため、物理的にプローブ等を接触させることが不可能な場合であっても信号レベルの確認をすることができる。また、オシロスコープ等の測定機器を用いる必要がないため測定機器のメモリ容量に依存せず、表示部を介して信号レベルの確認を容易に行うことができるので、デバッグの作業効率を向上させることができる。さらに、半導体集積回路に比較的簡単なテスト用回路を搭載するのみであるため、製品本体のコストアップや部品点数の増加を抑えることができる。

請求項６の発明によれば、信号観測対象のピンの現状の信号レベルと、信号レベルの変化が検出された際の信号レベルと、を表示部に表示するようにしたことにより、中央演算装置が割込み信号受信後、信号観測ピンレベルレジスタに対して信号レベルの取得を行う迄の間に信号観測対象であるピンの信号レベルが変化したような場合であっても表示部を介して信号レベルの確認をすることができる。

請求項７の発明によれば、信号観測対象であるピンの信号レベルの変化が検出されてから次の信号レベルの変化迄の時間を計測し、計測時間を表示部に表示するようにしたことにより、信号観測対象であるピンの信号レベルの変化から次の変化までの時間を表示部を介して確認することができる。

請求項８の発明によれば、前記信号観測ピン動作間計測部のカウンタ値がオーバーフローした際の値を表示部に表示するようにしたことにより、当該カウンタ値がオーバーフローしたことを表示部を介して確認することができる。そのため、例えば、半導体集積回路の異常等の理由により信号観測対象であるピンの信号レベルが変化しないような場合やフルカウント値以上で信号レベルが変化する場合であっても信号観測を行った時間を確認することができる。

請求項９の発明によれば、中央演算装置は、表示部に表示した結果を転写紙上に形成するようにしたことにより、信号観測の結果を転写紙を介して容易に確認することができる。

以下、図を参照して本発明を実施するための最良の形態について詳細に説明する。
図１に、本発明を実施するための最良の形態のデバイス信号観測システム１を示す。図１に示すように、デバイス信号観測システム１は、表示部１１と、操作部１２と、ＣＰＵ１３と、複数のＡＳＩＣ（１４ａ、１４ｂ、１４ｃ）と、を備えて構成されている。

操作部１１は、数字キーの他、各種機能に対応付けられた各種キーを備え、操作されたキーに対応する操作信号をＣＰＵ１３へ出力する。ユーザは、操作部１１を操作することによりデバイス信号観測システム１に対する各種操作指示を入力、操作指示データの送信等を行うことができる。

表示部１２は、ＬＣＤ（Liquid Crystal Display）等の表示画面を備え、ＣＰＵ１３から入力される制御信号に基づいて、操作部１２における入力内容や各種表示を行う。また、後述するように、各ＡＳＩＣ（１４ａ、１４ｂ、１４ｃ）において、操作部１１より指定されたピンの信号状態の表示を行う。

中央演算装置としてのＣＰＵ１３は、ＲＯＭ等（図示略）に記憶されているプログラム等の命令に従ってデバイス信号観測システム１を集中制御する。さらに、バスＳ１を介して各ＡＳＩＣ１４ａ、１４ｂ、１４ｃに対しアドレス信号、ライトイネーブル信号、リードイネーブル信号、チップセレクト信号等を出力するとともにリードデータ等が入力されて、各ＡＳＩＣを１４ａ、１４ｂ、１４ｃを直接的に制御を行う。また、各ＡＳＩＣ１４ａ、１４ｂ、１４ｃ間のバスＳ２、Ｓ３、Ｓ４、Ｓ５，Ｓ６，Ｓ７を介して各ＡＳＩＣ１４ａ、１４ｂ、１４ｃを間接的に制御を行う。

半導体集積回路としてのＡＳＩＣ１４ａ、１４ｂ、１４ｃは、図示しないＣＰＵインターフェース部を備えており、バスＳ１を介してＣＰＵ１３との各種信号の入出力を行う。また、ＡＳＩＣ１４ａ、１４ｂ、１４ｃは、ＣＰＵ１３から入力される各種信号を、バスＳ２、Ｓ３、Ｓ４、Ｓ５，Ｓ６，Ｓ７を介して相互に出力することが可能である。つまり、各ＡＳＩＣ１４ａ、１４ｂ、１４ｃは、ＣＰＵ１３から入力される各種情報を、他ＡＳＩＣに中継することが可能である。なお、ＡＳＩＣ１４ａ、１４ｂ、１４ｃは、同一の構成を有するＡＳＩＣ１４からなる。

図２に、操作部１１及び表示部１２の一例を示す。ここで、操作部１１は、スイッチ部としての数字キーと、信号観測モード切替部としての信号観測モードキーＴと、を有している。信号観測モードキーＴがユーザにより押下されると、当該押下信号に基づいてＣＰＵ１３は、デバイス信号観測システム１を通常動作モードから信号観測モードへと移行させ、表示部１２に信号観測画面を表示させる。

図３（ａ）は、表示部１２に表示された信号観測画面の一例を示している。ここで、ＡＳＩＣ１４ａ、１４ｂ、１４ｃには予め各ＡＳＩＣを識別するためのＩＣ番号と、各ＡＳＩＣに備えられたピンを識別するためのピン番号とが定められており、ユーザにより操作部１１の数字キーを介して、信号観測対象ＡＳＩＣのＩＣ番号と当該ＡＳＩＣのピン番号とが夫々ＩＣ Ｎｏ、Ｐｉｎ Ｎｏに入力される。

例えば、図１のＡＳＩＣ１４ａのＩＣ番号が１、ＡＳＩＣ１４ｂのＩＣ番号が２、ＡＳＩＣ１４ｃのＩＣ番号が３と予め定められており、各ＡＳＩＣに備えられたピンに対し、所定のピン番号が予め定められていたとすると、図３（ｂ）のように信号観測を行うＡＳＩＣの指定が操作部１１を介してユーザにより行われる。ここで、３１で示したのＩＣ番号及びピン番号の指定は、ＡＳＩＣ１４ａの１２番ピンの信号観測を行うことを示している。以下同様に、３２で示したＩＣ番号及びピン番号の指定は、ＡＳＩＣ１４ａの５６番ピン、３３で示したＩＣ番号及びピン番号の指定は、ＡＳＩＣ１４ｂの１２３番ピンの信号観測を行うことを示している。

ユーザにより信号観測を行うＡＳＩＣ番号及びピン番号が操作部１１を介して指定された後、ユーザにより操作部１１を介して入力される信号観測開始の旨の信号をＣＰＵ１３が受信すると、ＣＰＵ１３は、アドレスバスに所定アドレス、データバスに所定値、ライトイネーブル信号やチップセレクト信号等の制御信号が、信号観測対象として指定したＡＳＩＣに出力を行う。図３（ｂ）の例で示すと、ＣＰＵ１３は、ＡＳＩＣ１４ａのアドレス領域の所定アドレスに信号観測モードＯＮの指定と、ピン番号を示すデータ値１２をＡＳＩＣ１４ａにライトする。このような動作を、ＡＳＩＣ１４ａの５６番ピン、ＡＳＩＣ１４ｂの１２３番ピンを指定するためにＣＰＵ１３は繰り返す。

なお、図２では、操作部１１を表示部１２と独立して設けることとしているが、これに限定されず、操作部１１をタッチパネルとして表示部１２と一体的に構成するようにしてもよい。また、信号観測モードキーＴが押下されることで信号観測モードへ移行することとしたが、信号観測モードキーＴを特に設けず、予め定められたコードが、数字キーを介して入力されることで信号観測モードへ移行するようにしてもよい。

[実施例１]
次に、本実施例１におけるデバイス信号観測システム１のＡＳＩＣ１４を説明する。図４を参照して、本実施例１におけるＡＳＩＣ１４の構成をより詳細に説明する。図４に示すように、ＡＳＩＣ１４は、ＣＰＵ−Ｉ／Ｆ４１と、観測ピン判定部４２と、変化検出部４３と、割込み信号発生部４４と、内部ロジック４５と、を備えて構成されている。

ＣＰＵ１３（不図示）から、ライトイネーブル信号、リードイネーブル信号及びチップセレクト信号等の信号がＡＳＩＣ１４に入力されると、ＡＳＩＣ１４の内部ロジック４５が動作し、ＡＳＩＣ１４から各種信号（不図示）が周辺デバイス等に出力される。さらに、ＣＰＵ１３によってアドレスバスやデータバスに必要なデータが出力され、デバイス信号観測システムを構成する各回路の動作の制御が行われる。ここで、ライトイネーブル信号及びリードイネーブル信号は、ＡＳＩＣ１４をライトモード及びリードモードにするための信号であり、チップセレクト信号は、ＡＳＩＣ１４の動作を開始させる為の信号である。

ＣＰＵ−Ｉ／Ｆ４１は、信号観測ＯＮ／ＯＦＦレジスタ４１１と、信号観測ピン指定レジスタ４１２、信号観測ピンレベルレジスタ４１３と、を備えている。ＣＰＵ−Ｉ／Ｆ４１は、ＣＰＵ１３からのアドレスバス信号とチップセレクト信号をデコードし、ライトイネーブル信号がアクティブになった際にデータバス信号をレジスタ群に記憶させる機能を有する。ここで、信号観測ＯＮ／ＯＦＦレジスタ４１１及び信号観測ピン指定レジスタ４１２は、ＣＰＵ１３からの制御信号により制御される。なお、本実施例１では、信号観測ピンレベルレジスタ４１３をＣＰＵ−Ｉ／Ｆ４１内に備えることとしたが、これに限定されず、ＣＰＵ−Ｉ／Ｆ４１外に備えることとしてもよい。

ＣＰＵ１３により信号観測対象と指定されたＡＳＩＣ１４の信号観測ＯＮ／ＯＦＦレジスタ４１１は、ＣＰＵ１３により信号観測対象と指定されると、ＣＰＵから出力される制御信号により信号観測ＯＮ／ＯＦＦレジスタ値がＯＮに設定される。また、信号観測ピン指定レジスタ４１２は、ＣＰＵ１３から出力される制御信号により、信号観測対象のピン番号が信号観測ピン指定レジスタ値に設定される。

ＣＰＵ１３の制御により信号観測ＯＮ／ＯＦＦレジスタ値がＯＮに設定されると、内部バス信号Ｓ１１がアクティブとなる。また、信号観測ピン指定レジスタ値は、内部バス信号Ｓ１２により、観測ピン判定部４２に伝達される。

内部ロジック４５は、通常動作用の回路であって、Ａ、Ｂ、Ｃ、ＤはＡＳＩＣ１４の外部入力ピンを示しており、Ｅ、Ｆ、Ｇ、ＨはＡＳＩＣ１４の外部出力ピンを示している。ここで、外部入力ピンＡ、Ｂ、Ｃ、Ｄからの信号は、内部ロジックへのパスと観測ピン判定部４２へのパスとが存在しており、また、外部出力ピンＥ、Ｆ、Ｇ、Ｈの信号は、当該ＡＳＩＣ１４の外部へ出力するパスと観測ピン判定部４２へのパスとが存在している。このように信号の入出力を観測ピン判定部４２に出力させるようにすることで、各ピンの信号状態を観測ピン判定部４２を介して観測することが可能となる。なお、ピンＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈには予め各々のピンを識別するためのピン番号が設定されているものとし、ピンの数は本実施例１に限定されないものとする。

観測ピン判定部４２では、内部ロジック４５の外部入力ピンＡ、Ｂ、Ｃ、Ｄからの信号及び外部出力ピンＥ、Ｆ、Ｇ、Ｈへの信号が入力されており、内部バス信号Ｓ１１がアクティブ状態であれば、内部バス信号Ｓ１２に基づいて信号観測対象のピンがＡ〜Ｈのどの信号か判定されて、当該信号観測を行うピンの信号を抽出され内部バス信号Ｓ１３として変化検出部４３と信号観測ピンレベルレジスタ４１３に出力される。なお、観測ピン判定部４２は、セレクタ回路等で実現することが可能である。

変化検出部４３は、２段のフリップフロップ等によって構成されており、観測ピン判定部４２から入力された内部バス信号Ｓ１３のレベル変化の検出を行う。変化検出部４３は、内部バス信号Ｓ１３のレベル変化を検出すると、内部バス信号Ｓ１４を１クロック幅のアクティブ信号を出力させて割込み信号発生部４４に出力するとともに、信号レベルの変化を検出した際の信号レベルを内部バス信号Ｓ１５として、信号観測ピンレベルレジスタ４１３に出力する。

割込み信号発生部４４は、変化検出部４３から入力される内部バス信号Ｓ１４のトグルに基づいてＣＰＵ１３に割込み信号を出力する。ＣＰＵ１３は、当該割込み信号を受信すると、信号観測対象のピンの信号状態が変化したと判断し、信号観測ピンレベルレジスタ４１３のリードを行う。そして、リードにより得られたデータ内容を処理し、表示部１２に表示させる。

信号観測ピンレベルレジスタ４１３には、観測ピン判定部４２から入力された内部バス信号Ｓ１３及び変化検出部４３から入力された内部バス信号Ｓ１５の記憶がされる。つまり、信号観測ピンレベルレジスタ４１３には、信号観測対象であるピンの信号レベルの状態が2種類記憶されている。以下、信号観測ピンレベルレジスタ４１３の内部バス信号Ｓ１３の記憶を行う領域をレジスタ１３、内部バス信号Ｓ１５の記憶を行う領域をレジスタ１５という。

ここで、レジスタ１３に記憶される値は、信号観測を行うピンのリアルタイムの信号状態を示しており、一方、レジスタ１５に記憶される値は、変化検出部４３が信号レベルの変化を検出した際の信号状態を示している。ＣＰＵ１３は、割込み信号受信した後信号観測ピンレベルレジスタ４１３のリードを行うが、割込み信号受信からリード完了迄の間タイムラグが発生するため、信号観測対象のピンの信号状態をリアルタイムに処理することは不可能である。そのため、ＣＰＵ１３は、上記したレジスタ１５のみならずレジスタ１３をリードすることにより、信号観測対象であるＡＳＩＣ１４のピンの、リアルタイムの信号状態を取得することが可能となる。なお、ＣＰＵ１３からのリードアクセス終了後、信号観測ピンレベルレジスタ４１３に記憶されたレジスタ１３及びレジスタ１５の値は消去され、割り込みもクリアされる。

次に、図５を参照して、実施例１における信号観測処理について説明する。
まず、ユーザにより操作部１１を介して信号観測を行う旨の指示が入力されると、ＣＰＵ１３は、当該入力信号に基づいて通常動作モードから信号観測モードへ移行させ、表示部１２に図３（ａ）で示した信号観測画面を表示させる（ステップＭ１）。

次いで、ユーザにより操作部１１を介して信号観測を行うＡＳＩＣ番号及びピン番号が入力され、当該入力信号をＣＰＵ１３が受信すると（ステップＭ２）、信号観測対象と指定されたＡＳＩＣ１４に対し、信号観測対象のＡＳＩＣ番号及びピン番号を指定する制御信号が出力される（ステップＭ３）。

ＣＰＵ１３により信号観測対象と判断されたＡＳＩＣ１４では、ＣＰＵ１３から出力された制御信号を受信すると（ステップＭ４）、ＣＰＵ１３の制御により、信号観測ＯＮ／ＯＦＦレジスタ４１１がＯＮに設定され、信号観測ピン指定レジスタ４１２にピン番号が設定される（ステップＭ５）。さらに、内部バス信号Ｓ１１が観測ピン判定部４２に対してアクティブとなるとともに内部バス信号Ｓ１２が観測ピン判定部４２に出力される。

次いで、観測ピン判定部４２は、内部バス信号Ｓ１２に基づいて信号観測対象のピン番号の信号レベルを抽出して内部バス信号Ｓ１３として出力する（ステップM６）。この内部バス信号Ｓ１３は、変化検出部４３に出力されるとともに信号観測ピンレベルレジスタ４１３に出力され、観測対象であるピンのリアルタイムの信号状態として信号観測ピンレベルレジスタ４１３のレジスタ１３に記憶される。

変化検出部４３は、入力された内部バス信号Ｓ１３の信号レベルの変化を検出すると（ステップＭ７；Ｙｅｓ）、信号レベルの変化を検出した際の信号状態を内部バス信号Ｓ１５として信号観測ピンレベルレジスタ４１３に出力するとともに割込み信号発生部４４に対して内部バス信号Ｓ１４を出力する。ここで、信号観測ピンレベルレジスタ４１３は、当該内部バス信号Ｓ１５を観測対象であるピンに信号レベルの変化があった際の信号状態としてレジスタ１５に記憶を行う（ステップＭ８）。

一方、変化検出部４３から出力された内部バス信号Ｓ１４を割込み信号発生部４４が受信すると、ＣＰＵ１３に対し割込み信号の出力を行う（ステップＭ９）。

ＣＰＵ１３は、変化検出部４３から出力された割込み信号を受信すると（ステップＭ１０）、信号観測ピンレベルレジスタ４１３に対し、レジスタ１３及びレジスタ１５に記憶されたデータのリードを行い（ステップＭ１１）、当該リードアクセスにより得られたデータを表示部１２に表示させる（ステップＭ１２）。
信号観測対象であるピンの信号レベルの変化がある度に、ステップＭ７〜ステップＭ１１の処理が行われ、信号観測を停止する旨の信号がユーザにより入力されると本処理を停止する。

図６に、信号観測処理によって表示部１２に表示される信号レベル変化の一例を示す。
図６では、図３（ｂ）の説明で信号観測対象として指定されたＡＳＩＣ１４ａの１２番ピン、ＡＳＩＣ１４ａの５６番ピン、ＡＳＩＣ１４ｂの１２３番ピンの信号レベルの変化を示している。ここで、“↑”、“↓”は、信号観測対象であるピンの信号がトグルしたときの状態を示しており、“−”は、信号観測対象であるピンの信号がトグルしていない状態を示している。なお、“↑”は、信号状態がＬｏｗからＨｉｇｈへの変化を、“↓”は、信号状態がＨｉｇｈからＬｏｗに変化したことを示している。

また、“↑”、“↓”が連続で表示されているものは、ＣＰＵ１３が、信号観測ピンレベルレジスタ４１３をリードした際、信号観測ピンレベルレジスタ４１３に記憶されている内部バス信号Ｓ１５の記憶結果と、内部バス信号Ｓ１３の記憶結果とが異なったため、信号レベルの変化があった際の信号状態であるレジスタ１５の記憶結果を表示した後、リアルタイムの信号状態であるレジスタ１３の記憶結果を表示している。つまり、ＣＰＵ１３が割込み信号受信後、信号観測ピンレベルレジスタ４１３に対してリードアクセスを行う迄の間に信号観測対象であるピンの信号状態が変化した場合に相当しており、このような場合であっても、信号状態の変化を確認することが可能である。

以上のように、信号観測対象として指定したＡＳＩＣ１４のピンの信号レベルを表示部に表示するようにしたことにより、オシロスコープ等の測定機器を用いることなく信号レベルの確認が可能であるため、物理的にプローブ等を接触させることが不可能な場合であっても信号レベルの確認をすることができる。また、オシロスコープ等の測定機器を用いる必要がないため測定機器のメモリ容量に依存せず、表示部１２を介して信号レベルの確認を容易に行うことができるので、デバッグの作業効率を向上させることができる。さらに、ＡＳＩＣに比較的簡単なテスト用回路を搭載するのみであるため、製品本体のコストアップや部品点数の増加を抑えることができる。

また、信号観測対象のピンの現状の信号レベルと、信号レベルの変化が検出された際の信号レベルと、を表示部１２に表示するようにしたことにより、ＣＰＵが割込み信号受信後、信号観測ピンレベルレジスタ４１３に対してリードアクセスを行う迄の間に信号観測対象であるピンの信号レベルが変化したような場合であっても表示部１２を介して信号レベルの確認をすることができる。

なお、本実施例１では、信号観測対象となるＡＳＩＣ１４のピンの信号レベルを表示部１２に表示させることとしたが、表示される信号観測画面をスクロールするように表示させることで、長時間の測定結果を表示することが可能である。また、印刷装置等の画像形成手段をデバイス信号観測システムに備えることにより、表示部１２に表示される測定結果を画像形成手段を用いて記録紙等に形成させるようにしてもよい。

また、信号観測ピン指定レジスタ４１２、変化検出部４３をｎ個（ｎは自然数、以下同様）及び内部バス信号Ｓ１２、内部バス信号Ｓ１３をｎ本設けることにより、ｎ本のピン観測を行うことが可能となる。さらに、信号観測ピンレベルレジスタ４１３にレジスタ１３及びレジスタ１５をｎ個設け、ＣＰＵ１３が同時にリードすることが可能であれば、ＣＰＵ１３は同一ＡＳＩＣ内の観測信号ピンの状態を一回のリードアクセスでｎ本分のピンの信号状態を処理することが可能となる。

[実施例２]
次に、本実施例２におけるデバイス信号観測システム１のＡＳＩＣ１４を説明する。図７を参照して、本実施例２におけるＡＳＩＣ１４の構成をより詳細に説明する。図５に示すように、ＡＳＩＣ１４は、ＣＰＵ−Ｉ／Ｆ４１と、観測ピン判定部４２と、変化検出部４３と、割込み信号発生部４４と、内部ロジック４５と、モード切替部４６と、信号観測ピン動作間計測部４７と、を備えて構成されている。

ＡＳＩＣ１４の各部のうち実施例１の各部と同名称の各部は、概して実施例１の各部と同様の構成を有する。このため、デバイス信号観測システム１の各部と異なる部分を主として説明する。

モード切替部４６には、内部バス信号Ｓ１１が入力可能な経路が設けられている。モード切替部４６は、信号観測ＯＮ／ＯＦＦレジスタ４１１がＯＮに設定されて内部バス信号Ｓ１１がアクティブとなる信号を受信すると、内部バス信号Ｓ１６を信号観測ピン動作間計測部４７に対して出力する。

信号観測ピン動作間計測部４７は、時間計測を行うカウント機能を備えており、通常動作時には当該カウント機能は通常動作を行う為に動作しているが、モード切替部４６から、内部バス信号Ｓ１６を受信すると、当該カウント機能を信号観測対象となるピンのレベル変化の時間を計測する信号観測ピン動作間計測として動作し、信号観測モード中常にカウントを継続する。

信号観測ピン動作間計測部４７には、割込み信号発生部４４から出力される割込み信号が入力可能な経路が設けられており、当該割込み信号を受信すると、信号観測ピン動作間計測部４７は、その際のカウント値を動作間計測レジスタ４１４に内部バス信号Ｓ１７として出力した後、カウント値を初期値０に戻し再度カウントを行う。

また、信号観測ピン動作間計測部４７は、カウント値がオーバーフローした場合、カウント値を初期値０に戻し再度カウントを行うが、その際に、カウンタオーバーフローレジスタ４１５に対しオーバーフローしたフルカウント値を内部バス信号Ｓ１９として出力するとともに内部バス信号Ｓ１８を割込み信号発生部４４に出力する。当該内部バス信号Ｓ１８を受信した割込み信号発生部４４は、ＣＰＵ１３に対しカウンタがオーバーフローした旨の割込み信号を出力する。

動作間計測レジスタ４１４は、信号観測ピン動作間計測部４７から入力される内部バス信号Ｓ１７、つまり、割込み信号発生時のカウント値の記憶を行う。以下、動作間計測レジスタ４１４の内部バス信号Ｓ１７の記憶を行う領域をレジスタ１７という。

カウンタオーバーフローレジスタ４１５は、信号観測ピン動作間計測部４７から入力される内部バス信号Ｓ１９、つまり、カウンタオーバーフロー時のカウンタ値の記憶を行う。以下、カウンタオーバーフローレジスタ４１５の内部バス信号Ｓ１９の記憶を行う領域をレジスタ１９という。

ＣＰＵ１３は、割込み信号発生部４４から割込み信号を受信すると、信号観測ピンレベルレジスタ４１３に記憶されたレジスタ１３及びレジスタ１５をリードするとともに動作間計測レジスタ４１４に記憶されたレジスタ１７のリードを行い、リードによって得られた結果を表示部１２に表示させる。このような処理を行うことにより、信号観測対象であるピンの信号レベルの変化から次の信号レベルの変化までの間の時間を測定することができる。

また、ＣＰＵ１３は、割込み信号発生部４４からカウンタがオーバーフローした旨の割込み信号を受信すると、カウンタオーバーフローレジスタ４１５に記憶されたレジスタ１９のリードを行い、当該リードアクセスにより得られた結果を表示部１２に表示させる。

次に、図８を参照して、実施例２における信号観測処理について説明する。
まず、ユーザにより操作部１１を介して信号観測を行う旨の指示が入力されると、ＣＰＵ１３は、当該入力信号に基づいて通常動作モードから信号観測モードへ移行させ、表示部１２に図３（ａ）で示した信号観測画面を表示させる（ステップＭ２１）。

次いで、ユーザにより操作部１１を介して信号観測を行うＡＳＩＣ番号及びピン番号が入力され、当該入力信号をＣＰＵ１３が受信すると（ステップＭ２２）、信号観測対象であるＡＳＩＣ１４に対し、信号観測対象のＡＳＩＣ番号及びピン番号を指定する制御信号が出力される（ステップＭ２３）。

ＣＰＵ１３により信号観測対象と判断されたＡＳＩＣ１４では、ＣＰＵ１３から出力された制御信号を受信すると（ステップＭ２４）、ＣＰＵ１３の制御により、信号観測ＯＮ／ＯＦＦレジスタ４１１がＯＮに設定され、信号観測ピン指定レジスタ４１２にピン番号が設定される（ステップＭ２５）。さらに、内部バス信号Ｓ１１が観測ピン判定部４２及びモード切替部４６に対してアクティブとなるとともに内部バス信号Ｓ１２が観測ピン判定部４２に出力される。

次いで、観測ピン判定部４２は、内部バス信号Ｓ１２に基づいて信号観測対象のピン番号の信号レベルを内部バス信号Ｓ１３として出力する（ステップM２６）。この内部バス信号Ｓ１３は、変化検出部４３に出力されるとともに信号観測ピンレベルレジスタ４１３に出力され、観測対象であるピンのリアルタイムの信号状態として信号観測ピンレベルレジスタ４１３に記憶される。

また、モード切替部４６は、内部バス信号Ｓ１１を受信すると、信号観測ピン動作間計測部４７に対し内部バス信号Ｓ１６の出力を行う。信号観測ピン動作間計測部４７は、内部バス信号Ｓ１６を受信すると、信号観測対象となるピンのレベル変化の時間を計測するためのカウンタを開始する（ステップＭ２７）。

変化検出部４３は、入力される内部バス信号Ｓ１３の信号レベルの変化を検出すると（ステップＭ２８；Ｙｅｓ）、信号レベルの変化を検出した際の信号状態を内部バス信号Ｓ１５として信号観測ピンレベルレジスタ４１３に出力するとともに内部バス信号Ｓ１４を割込み信号発生部４４及び信号観測ピン動作間計測部４７に対して出力する。

信号観測ピンレベルレジスタ４１３は、入力された内部バス信号Ｓ１５の記憶を行い、動作間計測レジスタは、その際のカウンタ値を信号観測ピン動作間計測部４７から入力される内部バス信号Ｓ１７に基づいて記憶する（ステップＭ２９）。さらに、変化検出部４３から出力された内部バス信号Ｓ１４が割込み信号発生部４４に受信され、ＣＰＵ１３に対し割込み信号の出力が行われる（ステップＭ３０）。

一方、ステップＭ２８で信号観測対象となるピンの信号レベルの変化が検出されない場合（ステップＭ２８；Ｎｏ）、信号観測ピン動作間計測部４７のカウント値がオーバーフローか否かが判定される。ここで、カウント値がオーバーフローでない場合（ステップＭ３１；Ｎｏ）、再度ステップＭ２８に戻る。

カウント値がオーバーフローである場合（ステップＭ３１；Ｙｅｓ）、信号観測ピン動作間計測部４７から、カウンタオーバーフロー時のカウンタ値が内部バス信号Ｓ１９としてカウンタオーバーフローレジスタ４１５に出力され、レジスタ１９に記憶される（ステップＭ３２）。なお、ここで内部バス信号Ｓ１９が出力されるとカウンタ値は初期値０に戻される。

さらに、信号観測ピン動作間計測部４７から出力される内部バス信号Ｓ１８が割込み信号発生部４４に受信され、ＣＰＵ１３に対しオーバーフローを旨する割込み信号の出力が行われる（ステップＭ３０）。

ＣＰＵ１３は、割込み信号発生部４４から出力された割込み信号を受信すると（ステップＭ３３）、レジスタ１３、レジスタ１５及びレジスタ１７のリードを行う。なお、割込み信号発生部４４から出力された割込み信号がオーバーフローした旨の割込み信号であった場合は、ＣＰＵ１３はレジスタ１９のリードを行う（ステップＭ３４）。

次いで、ＣＰＵ１３により、ステップＭ３４で得られたデータが表示部１２に表示させる（ステップＭ３５）。
信号観測を停止する旨の信号がユーザにより入力されるまで、ステップＭ２７〜ステップＭ３５の処理が行われる。

図９に、信号観測処理によって表示部１２に表示される信号レベル変化の一例を示す。
図９では、図３（ｂ）の説明で信号観測対象として指定されたＡＳＩＣ１４ａの１２番ピン、ＡＳＩＣ１４ａの５６番ピン、ＡＳＩＣ１４ｂの１２３番ピンの信号レベルの変化を示している。ここで、“↑”、“↓”は、信号観測対象であるピンの信号がトグルしたときの状態を示している。なお、“↑”は、信号状態がＬｏｗからＨｉｇｈへの変化を、“↓”は、信号状態がＨｉｇｈからＬｏｗに変化したことを示している。

図９の点線９１内において数値で示される値は、信号観測対象であるピンの信号レベルが変化する迄の間のカウンタ値を示している。例えば、図９の一列目では、信号観測開始からＡＳＩＣ１４ｂの１２３番ピンの信号レベルが変化する迄の間が２０カウント経過したことを示しており、二列目では、ＡＳＩＣ１４ｂの１２３番ピンの信号レベルが変化した時からＡＳＩＣ１４ａの５６番ピンの信号レベルが変化する迄の間が３０カウント経過したことを示している。このように表示することにより、ユーザは、信号観測対象であるピンの信号レベルの変化から次の変化までの時間を確認することができる。

また、数値“２５５”で示された値は、フルカウンタ値を示しており、カウント値がオーバーフローしたことを意味している。障害等の理由により、信号観測対象であるピンの信号レベルが変化しない場合やフルカウント値以上で信号レベルが変化する場合、表示部１２にフルカウント値が連続表示されることになる。なお、ここで信号観測ピン動作間計測部４７のカウンタの上限値を２５５とした場合を示しているが、この値に限定はされず、カウンタの上限値は任意に設定することが可能であるとする。

また、“↑”、“↓”が連続で表示されているものは、ＣＰＵ１３が、信号観測ピンレベルレジスタ４１３をリードした際、信号観測ピンレベルレジスタ４１３に記憶されているレジスタ１５の値と、レジスタ１３の値とが異なったため、信号レベルの変化があった際の信号状態であるレジスタ１５の記憶結果を表示した後、リアルタイムの信号状態であるレジスタ１３の記憶結果を表示している。つまり、ＣＰＵ１３が割込み信号受信後、信号観測ピンレベルレジスタ４１３に対してリードアクセスを行う迄の間に信号観測対象であるピンの信号状態が変化した場合に相当している。このような場合、レジスタ１５の値からレジスタ１３の値への変化迄の時間を“−”で示している。

以上のように、信号観測対象として指定したＡＳＩＣ１４のピンの信号レベルを表示部に表示するようにしたことにより、オシロスコープ等の測定機器を用いることなく表示部１２を介して信号レベルの確認が可能であるため、物理的にプローブ等を接触させることが不可能な場合であっても信号レベルの確認をすることができる。また、オシロスコープ等の測定機器を用いる必要がないため測定機器のメモリ容量に依存せず、表示部１２を介して信号レベルの確認を容易に行うことができるので、デバッグの作業効率を向上させることができる。さらに、ＡＳＩＣに比較的簡単なテスト用回路を搭載するのみであるため、製品本体のコストアップや部品点数の増加を抑えることができる。

また、信号観測対象のピンの現状の信号レベルと、信号レベルの変化が検出された際の信号レベルと、を表示部１２に表示するようにしたことにより、ＣＰＵが割込み信号受信後、信号観測ピンレベルレジスタ４１３に対してリードアクセスを行う迄の間に信号観測対象であるピンの信号レベルが変化したような場合であっても表示部１２を介して信号レベルの確認をすることができる。

さらに、信号観測対象であるピンの信号レベルの変化が検出されてから次の信号レベルの変化迄の時間を計測し、計測時間を表示部に表示するようにしたことにより、信号観測対象であるピンの信号レベルの変化から次の変化までの時間を表示部を介して確認することができる。さらに、信号観測ピン動作間計測部のカウンタ値がオーバーフロー際の値を表示部に表示するようにしたことにより、当該カウンタ値がオーバーフローしたことを表示部を介して確認することができる。そのため、例えば、半導体集積回路の異常等の理由により信号観測対象であるピンの信号レベルが変化しないような場合やフルカウント値以上で信号レベルが変化する場合であっても信号観測を行った時間を確認することができる。

なお、本実施例２では、各ＡＳＩＣ１４に設けられた信号観測ピン動作間計測部４７のカウンタ機能を使用することで信号観測を行うピンの信号レベル変化間の時間を測定することとしたが、これに限らず、デバイス信号観測システム１の何れかに設けられたカウンタ機能を使用して信号観測を行うピンの信号レベル変化間の時間を測定することとしてもよい。例えば、複数のＡＳＩＣが備えられており、特定のＡＳＩＣの信号観測ピン動作間計測部４７を使用して、他のＡＳＩＣの信号観測を行うピンの信号レベル変化間の時間を測定するような場合には、時間の計測を行うＡＳＩＣに対し、他のＡＳＩＣから割込み信号を入力させるような手段が必要となる。

また、本実施例２では、信号観測対象となるＡＳＩＣ１４のピンの信号レベル、信号レベル変化間の時間、オーバーフロー時のカウンタ値を表示部１２に表示させることとしたが、表示される信号観測画面をスクロールするように表示させることで、長時間の測定結果を表示することが可能である。また、印刷装置等の画像形成手段をデバイス信号観測システムに備えることにより、表示部１２に表示される測定結果を画像形成手段を用いて記録紙等に形成させるようにしてもよい。

上記本実施の形態におけるデバイス信号観測システム１の細部構成および詳細動作に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。

デバイス信号観測システムの構成を示すブロック図である。 操作部及び表示部の一例を示す図である。 表示部に表示される信号観測画面の一例を示す図である。 実施例１におけるＡＳＩＣの構成を示すブロック図である。 実施例１における信号観測処理の流れを示す図である。 実施例１における表示部に表示される信号観測結果の信号観測画面の一例を示す図である。 実施例２におけるＡＳＩＣの構成を示すブロック図である。 実施例２における信号観測処理の流れを示す図である。 実施例２における表示部に表示される信号観測結果の信号観測画面の一例を示す図である。

符号の説明

１ デバイス信号観測システム
１１ 操作部
１２ 表示部
１３ ＣＰＵ
１４ ＡＳＩＣ
４１ ＣＰＵ−Ｉ／Ｆ
４１１ 信号観測ＯＮ／ＯＦＦレジスタ
４１２ 信号観測ピン指定レジスタ
４１３ 信号観測ピンレベルレジスタ
４１４ 動作間計測レジスタ
４１５ カウンタオーバーフローレジスタ
４２ 観測ピン判定部
４３ 変化検出部
４４ 割込み信号発生部
４５ 内部ロジック
４６ モード切替部
４７ 信号観測ピン動作間計測部

Claims (9)

1. 中央演算装置から出力される信号観測対象の半導体集積回路を指定する信号を受信する信号観測ＯＮ／ＯＦＦレジスタと、
   前記中央演算装置から出力される信号観測対象のピンを指定する信号を受信する信号観測ピン指定レジスタと、
   前記指定された信号観測対象のピンの信号レベルを抽出する観測ピン判定部と、
   前記抽出された信号観測対象のピンの信号レベルの変化を検出する変化検出部と、
   前記抽出された信号観測対象のピンの信号レベルを前記中央演算装置が取得可能に記憶する信号観測ピンレベルレジスタと、
   前記抽出された信号観測対象のピンの信号レベルが変化した際に前記中央演算装置に対し割込み信号を出力する割込み信号発生部と、を備えることを特徴とする半導体集積回路。
2. 前記信号観測ピンレベルレジスタは、前記観測ピン判定部により抽出された現状の信号レベルと、前記変化検出部により信号レベルの変化が検出された際の信号レベルと、を前記中央演算装置が取得可能に記憶することを特徴とする請求項１に記載の半導体集積回路。
3. 前記半導体集積回路は、前記変化検出部により前記信号観測対象のピンの信号レベルの変化が検出されてから次の信号レベルの変化が検出されるまでの時間を計測する信号観測ピン動作間計測部と、前記計測された時間を前記中央演算装置が取得可能に記憶する動作間計測レジスタと、をさらに備えることを特徴とする請求項１又は２に記載の半導体集積回路。
4. 前記半導体集積回路は、前記信号観測ピン動作間計測部のカウンタ値がオーバーフローした際に、当該カウンタ値を前記中央演算装置が取得可能に記憶するするカウンタオーバーフローレジスタをさらに備え、
   前記割込み信号発生部は、前記信号観測ピン動作間計測部のカウンタ値がオーバーフローした際に、前記中央演算装置に対し前記カウンタ値がオーバーフローした旨の割込み信号を出力することを特徴とする請求項３に記載の半導体集積回路。
5. 機器の制御を行う中央演算装置と、前記中央演算装置により直接的又は間接的に制御可能な少なくとも１個以上の半導体集積回路と、前記機器の操作が可能な操作部と、前記機器の状態を表示する表示部と、を有するデバイス信号観測システムにおいて、
   前記操作部は、前記機器に搭載された半導体集積回路のピンの信号レベルを観測するか否かを選択的に切替可能に構成された信号観測モード切替部と、前記信号観測対象の半導体集積回路及びピンを指定可能に構成されたスイッチ部と、を備え、
   前記中央演算装置は、前記操作部から入力される信号観測対象の半導体集積回路及びピンを指定する信号を前記信号観測対象の半導体集積回路に対して出力する手段を備え、
   前記半導体集積回路は、前記中央演算装置から出力される信号観測対象の前記半導体集積回路を指定する信号を受信する信号観測ＯＮ／ＯＦＦレジスタと、前記中央演算装置から出力される信号観測対象のピンを指定する信号を受信する信号観測ピン指定レジスタと、前記指定された信号観測対象のピンの信号レベルを抽出する観測ピン判定部と、前記抽出された信号観測対象のピンの信号レベルの変化を検出する変化検出部と、前記抽出された信号観測対象のピンの信号レベルを前記中央演算装置が取得可能に記憶する信号観測ピンレベルレジスタと、前記抽出された信号観測対象のピンの信号レベルが変化した際に前記中央演算装置に対し割込み信号を出力する割込み信号発生部と、を備え、
   前記中央演算装置は、前記割込み信号を受信すると当該割込み信号を出力した半導体集積回路の信号観測ピンレベルレジスタに記憶された前記信号観測対象ピンの信号レベルを取得して、前記表示部に表示させることを特徴とするデバイス信号観測システム。
6. 前記信号観測ピンレベルレジスタは、前記観測ピン判定部により抽出された現状の信号レベルと、前記変化検出部により信号レベルの変化が検出された際の信号レベルと、を前記中央演算装置が取得可能に記憶し、
   前記中央演算装置は、前記割込み信号を受信すると当該割込み信号を出力した半導体集積回路の信号観測ピンレベルレジスタに記憶された前記現状の信号レベル及び変化が検出された際の信号レベルを取得して、前記表示部に表示させることを特徴とする請求項５に記載のデバイス信号観測システム。
7. 前記半導体集積回路は、前記変化検出部により前記信号観測対象のピンの信号レベルの変化が検出されてから次の信号レベルの変化が検出されるまでの時間を計測する信号観測ピン動作間計測部と、前記計測された時間を前記中央演算装置が取得可能に記憶する動作間計測レジスタと、をさらに備え、
   前記中央演算装置は、前記割込み信号を受信すると当該割込み信号を出力した半導体集積回路の前記動作間計測レジスタに記憶された時間を取得して前記表示部に表示させることを特徴とする請求項５又は６に記載のデバイス信号観測システム。
8. 前記半導体集積回路は、前記信号観測ピン動作間計測部のカウンタ値がオーバーフローした際に、当該カウンタ値を前記中央演算装置が取得可能に記憶するカウンタオーバーフローレジスタをさらに備え、
   前記割込み信号発生部は、前記信号観測ピン動作間計測部のカウンタ値がオーバーフローした際に、前記中央演算装置に対し前記カウンタ値がオーバーフローした旨の割込み信号を出力し、
   前記中央演算装置は、前記オーバーフローした旨の割込み信号を受信すると当該オーバーフローした旨の割込み信号を出力した半導体集積回路の前記カウンタオーバーフローレジスタに記憶されたカウンタ値を取得して前記表示部に表示させることを特徴とする請求項７に記載のデバイス信号観測システム。
9. 前記デバイス信号観測システムは、転写紙上に画像を形成する画像形成手段をさらに有し、
   前記中央演算装置は、前記表示部に表示した結果を前記画像形成手段により転写紙上に形成することを特徴とする請求項５〜８の何れか一項に記載のデバイス信号観測システム。

Images