CN102236067A - 实现芯片功能故障快速调试定位的方法及其调试电路 - Google Patents

实现芯片功能故障快速调试定位的方法及其调试电路 Download PDF

Info

Publication number
CN102236067A
CN102236067A CN2010101550299A CN201010155029A CN102236067A CN 102236067 A CN102236067 A CN 102236067A CN 2010101550299 A CN2010101550299 A CN 2010101550299A CN 201010155029 A CN201010155029 A CN 201010155029A CN 102236067 A CN102236067 A CN 102236067A
Authority
CN
China
Prior art keywords
chip
signal
internal
debugging
observation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101550299A
Other languages
English (en)
Other versions
CN102236067B (zh
Inventor
舒海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN201010155029.9A priority Critical patent/CN102236067B/zh
Publication of CN102236067A publication Critical patent/CN102236067A/zh
Application granted granted Critical
Publication of CN102236067B publication Critical patent/CN102236067B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种实现芯片功能故障快速调试定位的方法,在芯片电路内嵌入一调试电路,当芯片出现功能故障时,通过该芯片的一个或多个管脚输入一段预定义好的信号使芯片进入调试模式;然后由芯片内部的CPU向一寄存器写入对待观察的芯片内部信号的选择数值,对待观察的芯片内部信号进行选择;选择好的芯片内部信号通过芯片的一个预定义好的管脚进行输出;通过观察芯片工作过程中某些内部信号的波形,并与设计时该信号的期望波形相比较,实现功能故障的调试与定位。本发明还公开了实现所述方法中的调试电路。在芯片出现功能故障后,本发明能够快速低成本的实现芯片故障的调试和定位。

Description

实现芯片功能故障快速调试定位的方法及其调试电路
技术领域
本发明涉及芯片设计领域,特别是涉及一种能够实现芯片功能故障快速调试定位的方法。本发明涉及该方法中的调试电路。
背景技术
半导体工艺水平的发展使得集成电路(IC)集成度的进一步提高成为可能。电子工业已经从大规模集成电路时代迈进了超大规模集成电路时代。随着深亚微米工艺技术的成熟,芯片设计业面临着严峻的问题:由于芯片功能和性能的需求发展,芯片规模越来越大,工作速度越来越高,开发周期越来越长,设计成本越来越高,设计质量越来越难于控制,芯片生产后出现的设计和生产问题概率越来越大,查找故障的时间和人力成本以及复杂度也越来越大。十年前在设计3层金属层时,如果芯片有问题,可以直接研究金属层来查看电路。现在对于9层金属层和0.13mm甚至更小的金属间距,问题就不是那么简单了。当芯片出现问题,为了找出错误原因,可能需要观察芯片内部某些关键信号;通常的方法是利用聚焦离子束(FIB)探入到芯片内部。该方法不仅成本高,时间长,而且在如此小的金属间距中很容易破坏芯片或引入其他问题。
发明内容
本发明要解决的技术问题是提供一种实现芯片功能故障快速调试定位的方法,当芯片出现功能故障后,能够快速低成本的实现芯片故障的调试和定位;为此,本发明还要提供一种实现所述方法中的调试电路。
为解决上述技术问题,本发明的实现芯片功能故障快速调试定位的方法是采用如下技术方案实现的:
在芯片电路内嵌入一调试电路,当芯片出现功能故障时,通过该芯片的一个或多个管脚输入一段预定义好的信号使芯片进入调试模式;然后由芯片内部的CPU向一寄存器写入对待观察的芯片内部信号的选择数值,对待观察的芯片内部信号进行选择;选择好的芯片内部信号通过芯片的一个预定义好的管脚进行输出;通过观察芯片工作过程中某些内部信号的波形,并与设计时该信号的期望波形相比较,实现功能故障的调试与定位。
本发明实现所述方法中的调试电路详见具体实施方式部分的描述。
采用本发明的方法,可以在芯片设计时在芯片内嵌入一小块面积不大的调试电路。当芯片生产完成后,如果出现功能故障需要调试时,可以在不破坏芯片和做聚焦离子束(FIB)工程的情况下,通过操作芯片的外部管脚就可以观察到芯片内部的某些关键信号,从而能够快速低成本的实现芯片故障的调试和定位。使得人们在芯片外部就能控制和观察芯片内部的信号,而在成本和时间预算上又不超出预定目标。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是本发明的一实施例各信号波形图;
图2是嵌入在芯片内部的调试电路一实施例结构图。
具体实施方式
在一实施例中所述实现芯片功能故障快速调试定位的方法是,在芯片设计时在其内部嵌入一块调试电路。当芯片出现功能故障时,通过该芯片的一个或多个管脚输入一段预定义好的信号使芯片进入调试模式;然后由芯片内部的CPU向一寄存器写入对待观察的芯片内部信号的选择数值,对待观察的芯片内部信号进行选择;选择好的芯片内部信号通过芯片的一个预定义好的管脚进行输出;通过观察芯片工作过程中某些内部信号的波形,并与设计时该信号的期望波形相比较,实现功能故障的调试与定位。
参见图1所示,例如,从芯片的IO0管脚输入低电平信号,从IO1管脚输入时钟信号,使芯片进入调试模式。然后由芯片内部的CPU向一寄存器写入对待观察的芯片内部信号的选择数值,产生待观察的芯片内部信号的选择信号,被选择的芯片内部信号从IO5管脚输出。
本发明的方法的优点在于如果芯片上电后不能正常工作,但是芯片中有CPU,而且CPU在上电后能正常工作,可以通过操作CPU产生待观察的芯片内部信号的选择信号;使用的芯片管脚数量少,而且不需要另外从外部输入复杂的数字0、1序列信号,控制灵活方便,成本低,效率高,安全可靠。
结合图2所示,在一实施例中,所述调试电路包括:
调试模式产生模块,用于产生调试模式信号,使芯片进入调试模式。调试模式信号根据从芯片的一个或多个管脚输入的一段预定义好的信号产生。
待观察的内部信号模块,用于产生多个待观察的芯片内部信号。从芯片的几千个内部信号中挑选出对功能调试起关键作用的信号。芯片复杂度越高,需选择的待观察的内部信号也越多,当然成本会增加;在本发明的实施例中只选择了64个关键待观察的内部信号。
6位寄存器,进入调试模式时,由芯片内部的CPU向该寄存器中写入期望的数值,在CPU的控制下,产生对待观察的内部信号进行选择的选择信号;
观察信号选择器,与待观察的内部信号模块和6位寄存器相连接,在选择信号的控制下选择相应的待观察的内部信号作为观察信号输出;
观察信号输出控制器,与调试模式产生模块和观察信号选择器相连接,在调试模式信号的控制下,选择输出观察信号或芯片的正常功能信号。
当芯片处于调试模式,芯片可以根据选择信号通过预先定义好的某一个管脚输出被选中的内部信号。如图1、2所示,通过芯片的管脚IO5输出观察信号(即待观察的内部信号)。
结合图1、2所示,在一实施例中,所述方法采用了芯片的三个管脚,分别为IO0、IO1、IO5,这三个管脚除了在出现功能故障时用于调试外,也可以用于芯片的正常输入输出功能,实现调试与正常使用时的管脚复用。
当芯片设计完成并生产完毕后,在测试中发现该芯片有功能故障时,可以通过操纵该芯片的上述三个管脚来观察芯片的某些内部信号,具体过程是,从管脚IO0输入低电平,管脚IO1输入时钟序列,通过内部程序让CPU写期望值到芯片内部一个被选择寄存器中,产生待观察的内部信号的选择信号,进行内部观察信号的选择。如写05,则被观察信号中的第5个信号经管脚IO5输出到芯片外。通过观察该输出信号的波形,就可以推断出芯片内部其他信号的工作状态,从而实现芯片故障的调试和定位。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (3)

1.一种实现芯片功能故障快速调试定位的方法,其特征在于:在芯片电路内嵌入一调试电路,当芯片出现功能故障时,通过该芯片的一个或多个管脚输入一段预定义好的信号使芯片进入调试模式;然后由芯片内部的CPU向一寄存器写入对待观察的芯片内部信号的选择数值,对待观察的芯片内部信号进行选择;选择好的芯片内部信号通过芯片的一个预定义好的管脚进行输出;通过观察芯片工作过程中某些内部信号的波形,并与设计时该信号的期望波形相比较,实现功能故障的调试与定位。
2.如权利要求1所述的方法,其特征在于:当芯片的某一管脚输入的高电平信号或低电平信号,并配合其它管脚输入的预定义好的信号使芯片进入调试模式。
3.实现权利要求1所述方法中的调试电路,其特征在于,包括:
调试模式产生模块,用于产生调试模式信号,使芯片进入调试模式;
待观察的内部信号模块,用于产生多个待观察的芯片内部信号;
6位寄存器,进入调试模式时,由芯片内部的CPU向该寄存器中写入期望的数值,在CPU的控制下,产生对待观察的内部信号进行选择的选择信号;
观察信号选择器,与待观察的内部信号模块和6位寄存器相连接,在选择信号的控制下选择相应的待观察的内部信号作为观察信号输出;
观察信号输出控制器,与调试模式产生模块和观察信号选择器相连接,在调试模式信号的控制下,选择输出观察信号或芯片的正常功能信号。
CN201010155029.9A 2010-04-22 2010-04-22 实现芯片功能故障快速调试定位的方法及其调试电路 Expired - Fee Related CN102236067B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010155029.9A CN102236067B (zh) 2010-04-22 2010-04-22 实现芯片功能故障快速调试定位的方法及其调试电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010155029.9A CN102236067B (zh) 2010-04-22 2010-04-22 实现芯片功能故障快速调试定位的方法及其调试电路

Publications (2)

Publication Number Publication Date
CN102236067A true CN102236067A (zh) 2011-11-09
CN102236067B CN102236067B (zh) 2015-07-01

Family

ID=44886910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010155029.9A Expired - Fee Related CN102236067B (zh) 2010-04-22 2010-04-22 实现芯片功能故障快速调试定位的方法及其调试电路

Country Status (1)

Country Link
CN (1) CN102236067B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416919A (en) * 1989-07-19 1995-05-16 Sharp Kabushiki Kaisha Semiconductor integrated circuit with functional blocks capable of being individually tested externally
US6101457A (en) * 1992-10-29 2000-08-08 Texas Instruments Incorporated Test access port
CN1598608A (zh) * 2003-09-19 2005-03-23 松下电器产业株式会社 调试电路
US20050066243A1 (en) * 2003-09-22 2005-03-24 Gordhan Barevadia Mechanism to enhance observability of integrated circuit failures during burn-in tests
JP2005214791A (ja) * 2004-01-29 2005-08-11 Konica Minolta Business Technologies Inc 半導体集積回路及びデバイス信号観測システム
CN1779653A (zh) * 2004-11-26 2006-05-31 上海芯华微电子有限公司 片上系统的片上调试器
CN1804651A (zh) * 2006-01-19 2006-07-19 中兴通讯股份有限公司 一种基于可编程逻辑器件的电路板故障自定位装置和方法
CN101004707A (zh) * 2007-01-18 2007-07-25 浙江大学 一种嵌入式软件调试装置及其调试实现方法
CN101154183A (zh) * 2006-09-29 2008-04-02 上海海尔集成电路有限公司 一种微控制器嵌入式在线仿真调试系统
WO2008120362A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited 不良箇所特定装置、不良箇所特定方法および集積回路
CN101369001A (zh) * 2008-10-17 2009-02-18 北京星网锐捷网络技术有限公司 用于调试可编程芯片的装置及现场可编程门阵列芯片
CN101458652A (zh) * 2007-12-14 2009-06-17 上海海尔集成电路有限公司 微控制器嵌入式在线仿真调试系统
CN101458725A (zh) * 2007-12-14 2009-06-17 上海海尔集成电路有限公司 微控制器芯片及其调试方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416919A (en) * 1989-07-19 1995-05-16 Sharp Kabushiki Kaisha Semiconductor integrated circuit with functional blocks capable of being individually tested externally
US6101457A (en) * 1992-10-29 2000-08-08 Texas Instruments Incorporated Test access port
CN1598608A (zh) * 2003-09-19 2005-03-23 松下电器产业株式会社 调试电路
US20050066243A1 (en) * 2003-09-22 2005-03-24 Gordhan Barevadia Mechanism to enhance observability of integrated circuit failures during burn-in tests
JP2005214791A (ja) * 2004-01-29 2005-08-11 Konica Minolta Business Technologies Inc 半導体集積回路及びデバイス信号観測システム
CN1779653A (zh) * 2004-11-26 2006-05-31 上海芯华微电子有限公司 片上系统的片上调试器
CN1804651A (zh) * 2006-01-19 2006-07-19 中兴通讯股份有限公司 一种基于可编程逻辑器件的电路板故障自定位装置和方法
CN101154183A (zh) * 2006-09-29 2008-04-02 上海海尔集成电路有限公司 一种微控制器嵌入式在线仿真调试系统
CN101004707A (zh) * 2007-01-18 2007-07-25 浙江大学 一种嵌入式软件调试装置及其调试实现方法
WO2008120362A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited 不良箇所特定装置、不良箇所特定方法および集積回路
CN101458652A (zh) * 2007-12-14 2009-06-17 上海海尔集成电路有限公司 微控制器嵌入式在线仿真调试系统
CN101458725A (zh) * 2007-12-14 2009-06-17 上海海尔集成电路有限公司 微控制器芯片及其调试方法
CN101369001A (zh) * 2008-10-17 2009-02-18 北京星网锐捷网络技术有限公司 用于调试可编程芯片的装置及现场可编程门阵列芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
冯波: "CHIPSCOPE的原理和应用设计", 《中国通信集成电路技术与应用研讨会论文集》 *

Also Published As

Publication number Publication date
CN102236067B (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN102236066A (zh) 实现芯片功能故障快速调试定位的方法及调试电路
CN101482843A (zh) 用于总线验证的片上电路
US8499209B2 (en) At-speed scan testing with controlled switching activity
CN105976870B (zh) 用于ecc保护存储器的mbist设备
CN101996687A (zh) 基于扫描测试的多个sram的内建自测试方法
CN101923897A (zh) 半导体集成电路和用于半导体集成电路的测试方法
US20100180168A1 (en) Scan chain fail diagnostics
CN105974299A (zh) 芯片测试控制电路及其方法
US20210286926A1 (en) Semiconductor integrated circuit, circuit designing apparatus, and circuit designing method
CN102236065B (zh) 芯片功能故障快速调试定位的方法及调试电路
US6789221B2 (en) Integrated circuit with self-test circuit
CN104535919A (zh) 一种正常工作模式下芯片调试方法及调试电路
Pomeranz Computation of seeds for LFSR-based diagnostic test generation
CN102236067A (zh) 实现芯片功能故障快速调试定位的方法及其调试电路
US11397841B2 (en) Semiconductor integrated circuit, circuit designing apparatus, and circuit designing method
US20130326281A1 (en) X-Tracer: A Reconfigurable X-Tolerance Trace Compressor for Silicon Debug
US20100146349A1 (en) Semiconductor integrated circuit including logic circuit having scan path and test circuit for conducting scan path test
JP5311351B2 (ja) 生成装置、生成方法及びプログラム
Lien et al. An efficient on-chip test generation scheme based on programmable and multiple twisted-ring counters
CN206292349U (zh) 一种用于晶圆的测试系统
US20090132883A1 (en) Test circuit
CN105738800B (zh) 基于单双跳变的低功耗确定性bist及种子压缩方法
CN206116394U (zh) 用于干扰电磁辐射的设备
Lai et al. Low-power BIST with a smoother and scan-chain reorder under optimal cluster size
JP2010165755A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150701

Termination date: 20200422

CF01 Termination of patent right due to non-payment of annual fee