CN1598608A - 调试电路 - Google Patents

调试电路 Download PDF

Info

Publication number
CN1598608A
CN1598608A CNA200410079702XA CN200410079702A CN1598608A CN 1598608 A CN1598608 A CN 1598608A CN A200410079702X A CNA200410079702X A CN A200410079702XA CN 200410079702 A CN200410079702 A CN 200410079702A CN 1598608 A CN1598608 A CN 1598608A
Authority
CN
China
Prior art keywords
mentioned
signal
circuit
lsi
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200410079702XA
Other languages
English (en)
Other versions
CN100568006C (zh
Inventor
上田泰志
岡崎诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1598608A publication Critical patent/CN1598608A/zh
Application granted granted Critical
Publication of CN100568006C publication Critical patent/CN100568006C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供一种调试电路，在变换块(140)中，把由选择块(120)输出的异常的原因解析中认为有效的多个内部信号，用从时间生成块(130)输出的信号进行栓锁，并变换为串行数据输出到输出块(150)，因此，可以用少量的外部管脚观测LSI内部的多个信号，可以迅速并且可靠地执行LSI的动作异常的解析。

Description

调试电路
技术领域
本发明涉及一种调试电路，特别是涉及在LSI(大规模集成电路)的逻辑电路动作异常时调试LSI逻辑电路的时间(timing)的电路。
背景技术
一般来说，LSI是把非常多的电路高密度地集成，所以不仅需要在设计试制阶段保证各电路正常工作，而且还需要保证电路相互间的动作。特别是由于在通往这些电路的信号线路上不可避免地伴随着传播延迟等，所以有时会发生由于信号的时间离散(偏离)而产生动作异常的情况。
当产生异常时，需要进行调试，研究其原因并予以解决。作为现有的LSI动作异常的调试技术，根据程序顺序和从连接在LSI外部端子上的逻辑分析器等的测定器中的波形中观测得到的有限的信息推定内部的状态，判断此状态理论上在设计数据中是否适宜。
另外，还提出了这样的电路，即，把LSI内部的时间信号预先输入多个选择电路，译码从LSI外部进行寄存器设定的寄存器的值输入多个选择电路，可以从外部端子直接观测所希望的信号(例如，参照专利文献1)。
专利文献1-特开2000-259441号公报(第1-4页，图1)
但是，在上述现有的技术中，在前者时，因为必须根据少量的信息推定/假定LSI的内部状态，所以存在在LSI动作异常的原因调查中需要花费许多时间这一问题。另外，对于后者，因为把LSI内部的信号照原样输出到外部，所以存在着为了解析原因而需要很多专用的外部管脚(pin)这一问题。而且，因为在内部时间信号中高速动作的信号很多，所以为了在LSI外部观测，还存在需要与此速度相应的测量器这一问题。另外，在内部时间信号单体中还存在着不能发生用于开始解析问题的触发(trigger)这一问题。
发明内容
本发明就是为了解决上述现有这一问题而提出的，其目的在于：提供一种调试电路，该调试电路包括选择电路以及可以从LSI外部改写的寄存器，能高效率地选择逻辑电路内部的并行信号，并将其变换为串行信号，据此可以以较少的外部管脚来观测LSI内部的多个状态。
另外，本发明的目的在于：提供一种通过对选择出的逻辑电路的内部信号进行运算处理并输出数据，据此可以在解析时生成在设计阶段没有设想的时间的触发信号的调试电路。
另外，本发明的目的在于：提供一种可以检测所选择出的逻辑电路的内部高速信号的检测点，通过使该信号反转，或者变更该信号的脉冲宽度，可以比较容易地取入高速变化的信号观测的调试电路。
而且，本发明的目的在于：提供一种把选择出的逻辑电路的内部信号与由寄存器设定的值比较，通过把该结果输出到LSI外部，可以以少量的外部管脚进行LSI内部的异常数据解析的调试电路。
为了解决上述现有这一问题，本发明1所述的调试电路其特征在于：在调试包含实现所希望的逻辑功能的逻辑电路的LSI的功能的调试电路中包括：从由上述逻辑电路输出的多个时间信号或者多个状态信号中，选择输出规定的信号的选择块；从由上述逻辑电路输出的多个基准信号中选择规定的基准信号的时间生成块；把由上述选择块选择的规定信号在从上述时间生成块输出的基准信号的时刻进行并行串行变换，输出变换后的串行信号的变换块；把从上述变换块输出的串行信号输出到外部的输出块。
据此，因为可以把并行信号变换为串行信号输出，所以可以以少量的外部管脚观测非常多的LSI内部状态，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
另外，本发明2所述的调试电路其特征在于：在本发明1所述的调试电路中，上述时间生成块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础进行从上述逻辑电路输出的多个基准信号的选择。
据此，即使LSI在动作中也可以自由地变更上述时间生成块的输出信号，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明3所述的调试电路其特征在于：在本发明1所述的调试电路中，上述变换块和输出上述串行信号的时间同步，输出选通信号。
据此，可以容易判断串行数据的有效范围，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明4所述的调试电路其特征在于：在本发明1所述的调试电路中，上述变换块在上述串行信号前或者后，或者前以及后附加规定的基准信号来进行输出。
据此，可以容易判断串行数据的有效范围，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明5所述的调试电路其特征在于：在本发明1所述的调试电路中，上述变换块包括从由上述选择块输出的信号中选择规定的信号的选择电路，仅把由上述选择电路选择的信号进行并行串行变换输出到上述输出块，把上述选择出的信号以外的信号照原样输出到上述输出块。
据此，例如，还可以分为调试详细的时间的信号和调试状态的信号输出。可以以少量的外部管脚观测LSI内部的多个状态，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明6所述的调试电路其特征在于：在本发明5所述的调试电路中，上述变换块还包括可以从LSI外部改写的寄存器，上述选择电路以上述寄存器的值为基础来进行从上述选择块输出的信号的选择。
据此，即使在LSI动作中也可以自由地变更上述变换块的输出信号，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明7所述的调试电路，其特征在于：在调试包含实现所希望的逻辑功能的逻辑电路的LSI的功能的调试电路中包括：从由上述逻辑电路输出的多个时间信号或者多个状态信号中选择规定的信号来进行输出的选择块；逻辑运算用上述选择块选择的规定信号，把其结果作为触发信号输出的触发信号生成块；把由上述选择块选择的规定信号以及上述触发信号输出到外部的输出块。
据此，可以生成在设计阶段未设想的时间的触发信号，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明8所述的调试电路其特征在于：在上述本发明7所述的调试电路中，上述选择块包括多个可以从LSI外部改写的寄存器，以上述多个寄存器的值为基础分别单独地选择输出到上述触发信号发生块的信号，和输出到上述输出块的信号输出。
据此，还可以把在触发信号生成中使用的信号，以及此外的信号输出到LSI外部，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明9所述的调试电路其特征在于：在上述本发明7所述的调试电路中，上述触发信号生成块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础，选择预先确定的逻辑运算模式内的一个进行逻辑运算。
据此，即使在LSI动作中也可以自由地变更上述触发信号生成块的逻辑运算，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明10所述的调试电路，其特征在于：在调试包含实现所希望的逻辑功能的逻辑电路的LSI的功能的调试电路中包括：从由上述逻辑电路输出的多个时间信号或者多个状态信号中选择规定的信号来进行输出的选择块；由上述选择块选择的每个规定的信号中检测变化点，在检测出的变化点上使上述规定的信号反转输出的变化点反转块；把由上述变化点反转块变换的规定信号输出到外部的输出块。
据此，可以比较容易地取入高速变化的信号，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明11所述的调试电路其特征在于：在本发明10所述的调试电路中，上述变化点反转块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础，在用上述选择块选择出的规定的每个信号中，改变作为变化点检测出的边缘的种类。
据此，可以自由地选择想进行解析的边缘，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明12所述的调试电路其特征在于：在本发明10所述的调试电路中，上述变化点反转块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础，执行或者不执行该变化点反转块的反转功能。
据此，可以对每个信号选择是否有必要解析变化点，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明13所述的调试电路，其特征在于：在调试包含实现所希望的逻辑功能的逻辑电路的LSI的功能的调试电路中包括：从由上述逻辑电路输出的多个时间信号或者多个状态信号中选择规定的信号来进行输出的选择块；在用上述选择块选择出的规定的每个信号中检测变化点，在检测出的变化点改变上述规定信号的脉冲宽度的脉冲宽度变更块；把在上述脉冲宽度变更块中变换的规定信号输出到外部的输出块。
据此，可以比较容易地取入高速变化的信号，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明14所述的调试电路其特征在于：在本发明13所述的调试电路中，上述脉冲宽度变更块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础，在用上述选择块选择的规定的每个信号中，变更作为检测点检测出的边缘的种类。
据此，可以自由地选择想解析的边缘，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明15所述的调试电路其特征在于：在本发明13所述的调试电路中，上述脉冲宽度变更块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础，变更上述每个规定信号的脉冲宽度的变化量。
据此，可以和在解析中使用的测量器的分析能力一致地进行信号处理，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明16所述的调试电路其特征在于：在本发明13所述的调试电路中，上述脉冲宽度变更块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础，执行或者不执行该脉冲宽度变更块的脉冲宽度变更功能的执行。
据此，可以对每种信号选择是否有必要解析变化点，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明17所述的调试电路，其特征在于：在调试包含实现所希望的逻辑功能的逻辑电路的LSI的功能的调试电路中包括：从由上述逻辑电路输出的多个时间信号或者多个状态信号中，选择规定的信号来进行输出的选择块；判别由上述选择块选择的规定信号电平，输出其结果的信号电平判别块；把由上述选择块选择的规定信号，以及上述电平判定结果输出到外部的输出块。
据此，可以检测如内部数据总线和地址总线那样的多个信号的异常状态，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明18所述的调试电路其特征在于：在本发明17所述的调试电路中，上述选择块包括多个可以从LSI外部改写的寄存器，以上述多个寄存器的值为基础，分别单独地选择输出到上述信号电平判别块的信号，和输出到外部的信号输出。
据此，还可以把在信号电平判别中使用的信号和另一信号的双方输出到LSI外部，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明19所述的调试电路其特征在于：在本发明17所述的调试电路中，上述信号电平判别块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础变更该信号电平判别块判别的电平的值。
据此，可以自由地变更上述信号电平判别块判别的电平值，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明20所述的调试电路，在本发明1、本发明7、本发明10、本发明13、本发明17中任意1项所述的调试电路中，上述选择块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础来进行从上述逻辑电路输出的多个时间信号，或者多个状态信号的选择。
据此，即使在LSI动作中也可以自由地变更上述选择块的输出信号，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明21所述的调试电路，在本发明1、本发明7、本发明10、本发明13、本发明17中任意1项所述的调试电路中，上述逻辑电路包括可以从LSI外部改写的寄存器；根据上述寄存器的值进行多个时间信号、多个状态信号，或者多个基准信号的选择的选择电路。
据此，即使在LSI动作中也可以自由地变更上述逻辑电路的输出信号，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
本发明22所述的调试电路，在本发明1、本发明7、本发明10、本发明13、本发明17中任意1项所述的调试电路中，上述输出块使用调试专用端子进行输出。
据此，即使是在安装有LSI的衬底上，也可以不费任何工夫地进行调试。
本发明23所述的调试电路，在本发明1、本发明7、本发明10、本发明13、本发明17中任意1项所述的调试电路中，上述输出块包括可以从LSI外部改写的寄存器，上述输出块通过对上述寄存器的值进行译码，来使用LSI现有的输出端子进行输出。
据此，可以削减调试专用的外部管脚，不需要在LSI内部组装复杂的电路，就可以比较简单可靠地进行调试。
如果采用本发明的调试电路，则在调试包含实现所希望的逻辑功能的逻辑电路的LSI的功能的调试电路中，因为包括：从由上述逻辑电路输出的多个时间信号或者多个状态信号中选择规定信号输出的选择块；从由上述逻辑电路输出的多个基准信号中选择规定的基准信号的时间生成块；把由上述选择块选择的规定信号，在从上述时间生成块输出的基准信号的时间进行并行串行变换，输出变换后的串行信号的块；把从上述变换块输出的串行信号输出到外部的输出块，所以可以得到高效率地选择逻辑电路的多个内部时间信号、状态信号或者基准信号，在提高调试时的效率的同时，通过并行变换，可以以少量的外部管脚观测非常多的逻辑电路的内部信号的效果。
另外，如果采用本发明的调试电路，因为包括用逻辑运算电路逻辑运算从选择块输出的多个信号，输出触发信号的触发信号生成块，所以可以得到在调试需要时简单地产生在设计阶段没有设想的时间触发信号的效果。
另外，如果采用本发明的调试电路，因为包括对在选择块中选择出的多个信号的各自用对应的的信号处理电路检测该信号的变化点，使信号反转的变换点反转块，所以可以比较容易地取入高速变化的信号，高速信号也可以观测，可以得到大幅度改善调试效率的效果。
另外，如果采用本发明的调试电路，因为包括对在选择块中选择出的多个信号的各自用对应的的信号处理电路检测该信号的变化点，拉长信号脉冲宽度的脉冲宽度变更块，所以可以比较容易地取入高速变化的信号，高速的信号也可以观测，可以得到大幅度改善调试效率的效果。
另外，如果采用本发明的调试电路，因为包括比较可以从LSI外部改写的寄存器保持的值和在选择块中选择出的多个信号的电平，把其结果输出到LSI外部的信号电平判别块，所以用非常少的输出端子，就可以检测LSI内部的数据总线和地址总线那样的多个信号的异常状态，即使在LSI动作中，因为可以根据上述寄存器的值变更，自由地变更比较基准值，所以可以得到进一步提高调试效率的效果。
即，如果采用本发明的调试电路，则在安装在成为目标的装置中的LSI中，从LSI外部确认从其内部电路输出的内部时间和内部状态，可以在装置评价时迅速地发现在LSI设计的试验时的逻辑模拟中的调试的遗漏。据此，可以削减用于LSI的评价的工时，可以缩短LSI开发中的开发时间。另外，能提供可以进行在LSI评价时未检测出的在实际的使用环境中发生的潜在的缺陷解析的调试电路。
附图说明
图1是表示本发明的实施方式1的调试电路构成的方框图。
图2是表示本发明的实施方式2的调试电路构成的方框图。
图3是表示本发明的实施方式3的调试电路构成的方框图。
图4是表示本发明的实施方式4的调试电路构成的方框图。
图5是表示本发明的实施方式5的调试电路构成的方框图。
具体实施方式
下面，参照附图来详细说明本发明的各实施方式。
(实施方式1)
以下，用图1说明本发明的实施方式1的调试电路。
图1是表示本发明的实施方式1的调试电路构成的方框图。
在图1中，包含本发明的调试电路的LSI100由以下部分组成：实现LSI的主功能的逻辑电路110；从由逻辑电路110输出的信号群中选择规定的信号的选择块120；从由逻辑电路110输出的基准信号中选择规定的基准信号的时间生成块130；把从选择块120输出的并行数据在从时间生成块130输出的时间变换为串行数据的变换块140；把从变换块140输出的信号输出到LSI外部的输出块150。
而且，逻辑电路110由以下部分组成：可以从LSI外部改写的寄存器111；从逻辑电路110内部的多个时间信号群或者多个状态信号群中选择规定的信号群的选择电路群112～117；从逻辑电路110内部的多个基准信号群中选择规定的信号群的选择电路118。另外，选择块120由以下部分组成：可以从LSI外部改写的寄存器121；从由逻辑电路110输出的输出信号群中选择规定的信号的选择电路群122～127。另外，时间生成块130由可以从LSI外部改写的寄存器131，和从由逻辑电路110输出的基准信号中选择规定的基准信号的选择电路132构成。另外，变换块140由以下部分构成：可以从LSI外部改写的寄存器141；从由选择块120输入的信号群中选择规定的信号的选择电路142；把从选择电路142输出的并行数据在从时间生成块130输出的时间变换为串行数据的并行变换电路143。
这样，本实施方式1的调试电路由以下部分构成：从被设置在LSI逻辑电路内的逻辑电路110内部的多个时间信号群、状态信号群、基准信号群中选择规定的信号群的选择电路群112～118以及寄存器111；具有选择电路群122～127以及寄存器121的选择块120；具有选择电路132以及寄存器131的时间生成块130；具有寄存器141、选择电路142以及并行变换电路的变换电路143的变换块140；输出块150。
以下，参照图1详细说明采用上述构成的本实施方式1的调试电路的动作。
逻辑电路110是实现LSI100的主功能的电路。当发生异常时，LSI设计者预先选择多个在LSI的设计时在逻辑电路不正常工作时包括的，认为在此异常的解析、原因调查中有效的逻辑电路110的内部时间信号或者状态信号，连接到选择块120的选择电路群122～127。另外，在预先选择多个用于读入在原因解析中认为有效的多个内部时间信号或者状态信号的基准信号中，连接在时间生成块130的选择电路132上。
通常的逻辑电路因为根据多个动作条件和多个时间信号或者多个状态信号确定动作，所以动作条件和时间信号或者状态信号的组合存在无数个。但是，LSI的逻辑电路设计者在有限的时间中，因为把在此可以得到的无数个动作条件的电路试验用某个动作的电路试验代表，所以如果存在LSI的逻辑电路设置者没有设想的动作条件，则有可能出现异常。这种倾向在ISI的电路规模越大时，因为此LSI的动作复杂，所以这种异常的出现越显著。
为了解决此问题，在本实施方式1中，在逻辑电路110的内部也设置选择电路群112～118，以及可以从LSI外部改写的寄存器111，可以用能从LSI外部改写的寄存器111的值选择各选择电路的输出信号群，可以高效率地选择更多的信号。例如，通过在每个逻辑电路110的功能块中设置选择电路，对逻辑电路110的每个设计者设置选择电路，据此可以在逻辑电路110中对每个功能块，或者每个设计者选择与选择块120连接的多个时间信号或者多个状态信号，以及与时间生成块130连接的多个基准信号，可以提高调试时的效率。
而且，在本实施方式1中，在把连接到选择块120上的多个时间信号或者多个状态信号连接到选择电路群122～127上时，把选择电路112的输出连接到选择电路122的输入上，把选择电路113～117的各自的输出连接到选择电路123～127的输入上，但无论以怎样的连接形态与选择块120的选择电路群122～127连接都可以实现调试电路。
以下，选择块120的选择电路群122～127能够通过可以从LSI外部改写的寄存器121的值对各选择电路具有的值进行译码，据此来选择各选择电路的输出信号，连接到变换块140上。
另外，连接到时间生成块130的选择电路118的多个基准信号输出被连接在选择电路132上。选择电路132通过可以从LSI外部改写的寄存器131的值对该值进行译码，据此来选择选择电路的输出信号，连接到变换块140上。
变换电路140在并行变换电路143中，在选择块120的选择电路群122～127的输出信号内，把用选择电路142选择出的信号，在时间生成块130的选择电路132的输出信号下栓锁，把栓锁的数据在特定的顺序下变换为串行数据输出到输出块150。而且，因为在调试时容易解析，所以在向输出块150送出数据时，也可以和送出数据同步地输出选通信号。另外，在向输出块150送出数据时，在送出时间前或者后，或者前后都可以付与预先确定的基准信号发送数据。据此可以容易判定发送数据的有效范围。
另外，在变换块140中，在选择块120的选择电路群122～127的输出信号内，用选择电路142选择高速变化的信号，和低速变化的信号，把低速变化的信号输入并行变换电路143进行并行串行变换，也可以把高速变化的信号照原样输出到输出块150。据此，可以分为调试详细的时间的信号和调试状态的信号，以少量的输出信号观测LSI内部的多个状态。进而通过用可以从LSI外部改写的寄存器141的值译码此值，还可以用选择电路142把选择块120的选择电路群122～127的输出信号输出到并行变换电路143的信号，和照原样输出到输出块150的信号。
输出块150把从变换块140输出的数据或者选通信号输出到LSI100的外部。而且，输出块150除了把外部输出管脚作为调试专用管脚外，还包括可以从LSI外部改写的寄存器(未图示)，用其值向LSI100现有的管脚多路输出，输出数据或者选通信号。
其后，使用逻辑分析器等的测定器观测从输出块150输出的数据或者选通信号进行调试。在有问题的即成为导致异常的原因的内部时间信号，或者状态信号判明之前，通过顺序改变写入到可以从LSI外部改写的寄存器111、121、131、141的值进行调试。据此，可以简单地实现LSI100的内部时间信号，或者状态信号的动作异常的调试。
这样在本实施方式1的调试电路中，因为包括：选择被配置在LSI逻辑电路内的逻辑电路的内部信号输出的选择电路群112～118，以及可以从LSI外部改写的寄存器111；具有选择输出来自选择电路群112～117的输出信号的选择电路群122～127，以及可以从LSI外部改写的寄存器121的选择块120；具有选择输出来自上述选择电路118的输出信号的选择电路132以及可以从LSI外部改写的寄存器131的时间生成电路130；具有可以选择输出来自上述选择电路群122～127的输出信号的选择电路142、变换来自上述选择电路142的输出信号的并行变换电路143，以及可以从LSI外部改写的寄存器141的变换块140；把上述变换块140的输出信号输出到LSI外部的输出块150，所以可以高效率地选择逻辑电路的多个内部时间信号、状态信号，或者基准信号，在提高调试时的效率的同时，通过并行变换，可以用少的外部管脚观测非常多的逻辑电路的内部信号。
另外，通过在输出信号上附加基准信号输出，或者同步地输出选通信号，可以容易判断发送数据的有效范围。
另外，在变换块140中，因为包括例如把低速变换的信号作为并行变换信号，把其他的信号作为照原样输出到LSI外部的信号选择的选择电路142，所以分为调试详细时间的信号，和调试状态的信号，可以用少的输出信号观测LSI内部的多个状态。
另外，因为在逻辑电路110、选择块120、时间生成块130，以及在变换块140中设置可以从LSI外部改写的寄存器111、121、131、141，所以通过译码该寄存器111、121、131、141保持的值，即使在LSI变动中也可以自由地变更该电路或者块的输出信号。
而且，通过用LSI专用输出管脚实现在本实施方式1的输出块150中的外部输出管脚，即使是安装有LSI的衬底也可以不费任何工夫地进行调试。另外，在输出块150上如果设置从LSI外部可以改写的寄存器，则通过译码该寄存器保持的值，还可以用LSI现有的输出端子输出。据此，即使未设置调试专用端子也可以进行调试，可以削减调试专用的外部管脚。
(实施方式2)
以下，用图2说明本发明的实施方式2的调试电路。
图2是表示本实施方式2的调试电路构成的方框图。
在图2中，包含本发明的调试电路的LSI100由实现LSI主功能的逻辑电路110、从由逻辑电路110输出的信号群中选择规定信号的选择块120、逻辑运算从选择块120输入的数据生成触发信号的触发信号生成块160；把从选择块120和触发信号生成块160输出的信号输出到LSI外部的输出块150组成。而且，在本实施方式2的调试电路中，对于触发信号生成块160以外的构成要素，因为可以和采用上述的实施方式1的调试电路的构成要素一样，所以在此附加同一符号省略说明。
触发信号生成块160由可以从LSI外部改写的寄存器161、逻辑运算从选择块120输入的数据的逻辑电路162构成。
以下，参照图2详细说明具有上述那样构成的本实施方式2的调试电路的动作。
逻辑电路110是实现LSI100主功能的电路。当发生异常时，LSI设计者预先选择多个在LSI的设计时在逻辑电路110不正常工作时包括的，认为在此异常的解析、原因调查中有效的逻辑电路110的内部时间信号或者状态信号，连接到选择块120的选择电路群122～127。
通常的逻辑电路因为根据多个动作条件和多个时间信号或者多个状态信号确定动作，所以动作条件和时间信号或者状态信号的组合可以存在无数个。但是，LSI的逻辑电路设计者在有限的时间中，因为把存在无数个动作条件的电路试验让某个动作电路试验代表进行逻辑电路的试验，所以如果有LSI逻辑电路设计者未设想的动作条件，则有可能出现异常。此倾向在LSI电路规模越大时，因为此LSI的动作复杂，所以这样的异常出现越显著。
为了解决此课题，在本实施方式2中，即使在逻辑电路110的内部也设置选择电路群112～117，以及可以从LSI外部改写的寄存器111，通过用寄存器111的值译码此值可以选择各选择电路的输出信号，可以高效率地选择更多的信号。例如，在逻辑电路110的每个功能块上设置选择电路，为逻辑电路110的每个设计者设置选择电路，据此可以在逻辑电路110中对每个功能块，或者每个设计者选择连接到选择块120上的多个时间信号或者多个状态信号，可以提高调试时的效率。
另外，在本实施方式2中，在把连接在选择块120上的多个时间信号或者多个状态信号连接到选择电路群122～127上时，把选择电路112的输出连接到选择电路122的输入上，把选择电路113～117的各个输出连接到选择电路123～127的输入上，但无论用怎样的连接形态与选择块120的选择电路群122～127连接都可以实现调试电路。选择电路群122～127通过用可以从LSI外部改写的寄存器121的值译码此值选择各选择电路的输出信号，连接到触发信号生成块160或者输出块150上。而且，为了容易进行调试在选择块120上设置多个可以从LSI外部改写的寄存器，选择块120的选择电路群122～127可以输出多个输出信号，通过译码上述多个寄存器保持的值，还可以把与输入到触发信号生成块160的多个信号不同的其它信号输出到输出块150。
在触发信号生成块160中，由选择块120输出的多个时间信号或者多个状态信号被输入逻辑运算电路162。逻辑运算电路162通过用可以从LSI外部改写的寄存器161的值译码此值，根据预先确定了已输入的多个时间信号或者多个状态信号的逻辑式进行逻辑运算。例如，被输入到逻辑运算电路162中的信号，如果假设可以在从0～7的范围中设定A、B、C、D、E、寄存器161的值，则预先在逻辑运算电路162中设计逻辑式，使得在寄存器161的值是0时为“A&B”，在寄存器161的值是1时为“A&B&C”，在寄存器161的值是2时为“A&B&C&D”，在寄存器161的值是3时为“A&B&C&D&E”，在寄存器161的值是4时为“AorB”，在寄存器161的值是5时为“AorBorC”，在寄存器161的值是6时为“AorBorCorD”，在寄存器161的值是7时为“AorBorCorDorE”，据此变更选择电路的寄存器111、121的值把所希望的信号输入到逻辑运算电路162，可以容易发生在调试中需要的触发信号。而且，被逻辑运算的触发信号被输入到输出块150，输出到LSI外部。
输出块150把从触发信号生成块160输出的触发信号，和从选择块120输出的多个时间信号或者多个状态信号输出到LSI100的外部。而且，输出块150除了把外部输出管脚作为调试专用管脚使用外，包括可以从LSI外部改写的寄存器(未图示)，还可以用此值向LSI100的现有的管脚多路输出，输出触发信号，或者多个时间信号，或者多个状态信号。
其后，通过使用逻辑分析器等的测定器观测从输出块150输出的触发信号，或者多个时间信号，或者多个状态信号进行调试。在有问题的、即成为导致异常的原因的内部时间信号或者状态信号判明之前，顺序改变可以从LSI外部改写的寄存器111、121、161的值进行调试。据此，可以简单地实现LSI100的内部时间信号或者状态信号的动作异常的调试。
这样在采用本实施方式2的调试电路中，因为包括用逻辑运算电路162逻辑运算从选择电路群122～127输出的多个信号，输出触发信号的触发信号生成块160，所以可以在调试需要时简单地发生在设计阶段预先没有设想的时间信号的触发信号。
另外，因为在触发信号生成块160上设置可以从LSI外部改写的寄存器161，所以通过译码该寄存器161保持的值，即使在LSI动作中也可以自由地选择预先设定的逻辑运算模式中的1个进行计算，生成调试需要的触发信号。
另外，通过在逻辑电路110以及选择块120中也设置可以从LSI外部改写的寄存器111、121，由于译码该寄存器111、121保持的值，因此即使在LSI动作中也可以自由地变更该电路或者块的输出信号。
而且，通过用LSI专用输出管脚实现本实施方式2的输出块150中的外部输出管脚，即使在安装有LSI的衬底上也可以不费工夫地进行调试。另外，在输出块150中如果设置可以从LSI外部改写的寄存器，则通过译码该寄存器保持的值，还可以使用LSI现有的输出端子输出。据此，即使不设置调试专用端子也可以调试，可以削减调试专用的外部管脚。
(实施方式3)
以下，用图3说明本发明的实施方式3的调试电路。
图3是表示本实施方式3的调试电路构成的方框图。
在图3中，包含本发明的调试电路的LSI100的组成包括：实现LSI的主功能的逻辑电路110；从由逻辑电路110输出的信号群中选择规定的信号的选择块120；检测从选择块120输出的多个时间信号或者多个状态信号的变化点进行信号处理的变化点反转块170；把从变化点反转块170输出的信号输出到LSI外部的输出块150。而且，在本实施方式3的调试电路中，对于变化点反转块170以外的构成要素，因为和上述的实施方式1的调试电路的构成要素相同，所以在此付与同一符号省略说明。
变化点反转块170的构成包括：可以从LSI外部改写的寄存器171；从由选择块120的选择电路群122～127输出的信号中检测变化点进行信号处理的信号处理电路172～177。
以下，参照图3详细说明具有上述那样构成的本实施方式3的调试电路的动作。
逻辑电路110是实现LSI100的主功能的电路。当产生异常时，LSI设计者预先选择多个在LSI的设计时在逻辑电路110不正常工作时包括的，认为在此异常的解析、原因调查中有效的逻辑电路110的内部时间信号或者状态信号，连接到选择块120的选择电路群122～127。
通常的逻辑电路因为根据多个动作条件和多个时间信号或者多个状态信号确定动作，所以动作条件和时间信号或者状态信号的组合可以得到无数个。但是，因为LSI的逻辑电路设计者在有限的时间中，使得到的无数个动作条件的电路试验以有代表性的某个动作的电路试验进行逻辑电路的试验，所以如果有LSI的逻辑电路设计者没有设想的动作条件，则有可能出现异常。这种倾向在LSI的电路规模越大时，因为此LIS的动作复杂，所以这样的异常出现越显著。
为了解决此问题，在本实施方式3中，即使在逻辑电路110的内部也设置选择电路群112～117，以及可以从LSI外部改写的寄存器111，通过用寄存器111的值译码此值可以选择各选择电路的输出信号群，可以高效率地选择更多的信号。例如，在逻辑电路110的每个功能块中设置选择电路，对逻辑电路110的每个设计者设置选择电路，据此在逻辑电路110中对每个功能块，或者每个设计者可以选择与选择块120连接的多个时间信号或者多个状态信号，可以提高调试时的效率。
另外，在本实施方式3中，在把连接在选择块120上的多个时间信号或者多个状态信号连接在选择电路群122～127上时，把选择电路112的输出连接到选择电路122的输入上，把选择电路113～117的各自的输出连接到选择电路123～127的输入上，无论用哪种连接形态连接在选择块120的选择电路群122～127上都可以实现调试电路。选择电路群122～127由于用可以从外部LSI改写的寄存器121的值译码此值，因此可以选择各选择电路的输出信号，连接到变化点反转块170上。
变化点反转块170把从选择块120的选择电路群122～127输出的信号输入到与信号处理电路群172～177对应的信号处理电路。输入了信号的信号处理电路群172～177用可以从LSI外部改写的寄存器171的值译码此值，据此在上升边，或者下降边上，或者在两边上检测出输出信号的变化点，反转输出到输出块150。这些设定用可以从LSI外部改写的寄存器171对每个信号处理电路设定，另外也可以分别使用/不使用功能。
输出块150把从变化点反转块170输出的信号输出到LSI100的外部。而且，输出块150除了把外部输出管脚作为调试专用管脚使用外，包括可以从LSI外部改写的寄存器(未图示)，还可以用此值在LSI100现有的管脚中多路输出信号。
其后，通过使用逻辑分析器等的测定器观测从输出块150输出的信号进行调试。在有问题的、即成为导致异常的原因的内部时间信号或者状态信号判明之前，顺序改变写入到可以从LSI外部改写的寄存器111、121、171的值。据此，可以简单地实现LSI100的内部时间信号或者状态信号的动作异常的调试。
这样，在本实施方式3的调试电路中，因为包括：对于在选择块120中选择出的多个信号，分别用对应的信号处理电路群172～177检测该信号的变化点，使信号反转的变换点反转块170，所以可以比较容易地取入高速变化的信号，即使是高速的信号也可以观测，可以大幅度改善调试效率。
另外，在变化点反转块170上设置可以从LSI外部改写的寄存器171，由于译码该寄存器171保持的值，因此即使在LSI动作中，作为对于上升边，下降边上，或者两边都想解析的边缘，可以自由地选择检测信号的变化点。或者，通过译码该寄存器171保持的值，执行或者不执行反转功能，还可以对每个信号选择有无必要解析变化点。
另外，通过在逻辑电路110以及选择块120中也设置可以从LSI外部改写的寄存器111、121，通过译码该寄存器111、121保持的值，即使在LSI动作中也可以自由地变更该电路或者块的输出信号。
而且，通过用LSI专用输出管脚实现本实施方式3的输出块150中的外部输出管脚，即使在安装有LSI的衬底上也可以不费工夫地进行调试。另外，在输出块150上，如果设置可以从LSI外部改写的寄存器，则通过译码该寄存器保持的值，还可以使用LSI现有的输出端子输出。据此，即使不设置调试专用端子也可以调试，可以削减调试专用的外部管脚。
(实施方式4)
以下，使用图4说明本发明的实施方式4的调试电路。
图4是表示本实施方式4的调试电路构成的方框图。
在图4中，包含本发明的调试电路的LSI100的组成包括：实现LSI主功能的逻辑电路110；从由逻辑电路110输出的信号群中选择规定的信号的选择块120；检测从选择块120输出的多个时间信号或者多个状态信号的变化点进行信号处理的脉冲宽度变更块180；把从脉冲宽度变更块180输出的信号输出到LSI外部的输出块150。而且，在本实施方式4的调试电路中，对于脉冲宽度变更块180以外的构成要素，因为和上述的实施方式1的调试电路的构成要素相同，所以在此附加同一符号省略说明。
脉冲宽度变更块180由可以从LSI外部改写的寄存器181、从由选择块120的选择电路群122～127输出的信号检测变化点进行信号处理的信号处理电路182～187构成。
以下，参照图4详细说明具有上述那样构成的本实施方式4的调试电路的动作。
逻辑电路110是实现LSI100的主功能的电路。当发生异常时，LSI设计者预先选择多个在LSI的设计时在逻辑电路不正常工作时包括的，认为在此异常的解析、原因调查中有效的逻辑电路110的内部时间信号或者状态信号，连接到选择块120的选择电路群122～127。
通常的逻辑电路因为根据多个动作条件和多个时间信号或者多个状态信号确定动作，所以动作条件和时间信号或者状态信号的组合可以得到无数个。但是，LSI逻辑电路设计者在有限的时间中，因为以某个动作的电路试验代表这无数个动作条件的电路试验，所以如果有LSI逻辑电路设计者没有设想的动作条件，则有可能出现异常。此倾向在LSI电路规模越大时，因为此LSI的动作复杂，所以这样的异常出现越显著。
为了解决此课题，在本实施方式4中，即使在逻辑电路110的内部也设置选择电路群112～117，以及可以从LSI外部改写的寄存器111，通过用译码器111的值译码此值可以选择各选择电路的输出信号群，可以高效率地选择更多的信号。例如，在逻辑电路110的每个功能块上设置选择电路，为逻辑电路110的每个设计者设置选择电路，据此可以在逻辑电路110中对每个功能块，或者对每个设计者选择连接到选择块120上的多个时刻信号或者多个状态信号，可以提高调试时的效率。
另外，在本实施方式4中，是在把连接在选择块120上的多个时间信号或者多个状态信号连接到选择电路群122～127上时，把选择电路112的输出连接到选择电路122的输入上，把选择电路113～117的各个输出连接到选择电路123～127的输入上，但无论用怎样的连接形态与选择块120的选择电路群122～127连接都可以实现调试电路。选择电路群122～127通过用可以从LSI外部改写的寄存器121的值译码此值选择各选择电路的输出信号，连接脉冲宽度变更块180。
脉冲宽度变更块180把从选择块120的选择电路群122～127输出的信号输入到与信号处理电路群182～187对应的信号处理电路。输入了信号的信号处理电路群182～187由于用可以从LSI外部改写的寄存器181的值译码此数据，检测在上升边，或者在下降边，或者在两边上信号的变化点，改变脉冲宽度输出到输出块150。这些设定用可以从LSI外部改写的寄存器181可以为每个信号处理电路设定，还可以分别使用或者不使用功能。
输出块150把从脉冲宽度变更块180输出的信号输出到LSI100的外部。而且，输出块150除了把外部输出管脚作为调试专用管脚使用外，包括可以从LSI外部改写的寄存器(未图示)，还可以用此值向LSI100现有的管脚输出多路输出信号。
其后，通过使用逻辑分析器等的测定器观测从输出块150输出的信号进行调试。在有问题的、即成为导致异常的原因的内部时间信号或者状态信号判明之前，顺序改变写入到可以从LSI外部改写的寄存器111、121、181的值。据此，可以简单地实现LSI100的内部时间信号或者状态信号的动作异常的调试。
这样在本实施方式4的调试电路中，因为包括：对于在选择块120中选择出的多个信号，分别用对应的信号处理电路群182～187检测该信号的变化点，拉长信号脉冲宽度的脉冲宽度变更块180，所以可以比较容易地取入高速变化的信号，即使是高速的信号也可以观测，可以大幅度改善调试效率。
另外，在脉冲宽度变更块180中设置可以从LSI外部改写的寄存器181，通过译码该寄存器181保持的值，即使在LSI动作中也可以把上升边，或者下降边，或者两边一起作为想解析的边自由地选择，可以检测信号的变化点。另外，通过译码该寄存器181保持的值，自由地选择脉冲宽度的变化量，可以进行和在解析中使用的测量器的分解能力一致的信号出路。而且，通过译码该寄存器保持的值，可以执行或者不执行脉冲宽度变更功能，对每种信号选择有无解析变化点的必要。
另外，由于在逻辑电路110以及选择块120中也设置可以从LSI外部改写的寄存器111、121，因此通过译码该寄存器111、121保持的值，即使在LSI动作中也可以自由地变更该电路或者块的输出信号。
而且，通过用LSI的专用输出管脚实现本实施方式4的输出块150中的外部输出管脚，因此即使是安装有LSI的衬底上也可以不费任何工夫进行调试。另外，如果在输出块150中设置可以从LSI外部改写的寄存器，则通过译码该寄存器保持的值，还可以使用LSI现有的输出端子输出。据此，即使不设置调试专用端子也可以调试，可以削减调试专用的外部管脚。
(实施方式5)
以下，使用图5说明本发明的实施方式5的调试电路。
图5是表示本实施方式5的调试电路构成的方框图。
在图5中，包含本发明的调试电路的LSI100的组成包括：实现LSI主功能的逻辑电路110；从由逻辑电路110输出的信号群中选择规定的信号的选择块120；比较判别从选择块120输入的信号的电平和以设定的值的信号电平判定块190；把从选择块120和信号电平判定块190输出的信号输出到LSI外部的输出块150。而且，在采用本实施方式5的调试电路中，对于信号电平判别块190以外的构成要素因为和上述的实施方式1的调试电路的构成要素相同，所以在此付与同一符号并省略说明。
信号电平判别块190的构成包括：可以从LSI外部改写的寄存器191；比较判别从选择块120输出的信号电平和在寄存器191中设定的值的电平判别电路192。
以下，参照图5详细说明具有上述那样构成的本实施方式5的调试电路的动作。
逻辑电路110是实现LSI100主功能的电路。当发生异常时，LSI设计者预先选择多个在LSI的设计时在逻辑电路不正常工作时包括的，认为在此异常的解析、原因调查中有效的逻辑电路110的内部时间信号或者状态信号，连接到选择块120的选择电路群122～127上。
通常的逻辑电路因为根据多个动作条件和多个时间信号或者多个状态信号确定动作，所以动作条件和时间信号或者状态信号的组合存在无数个。但是，LSI的逻辑电路设计者在有限的时间中，因为把在此可以得到的无数个动作条件的电路试验用某个动作的电路试验代表，所以如果存在LSI的逻辑电路设置者没有设想的动作条件，则有可能出现异常。这种倾向在ISI的电路规模越大时，因为此LSI的动作复杂，所以这种异常的出现也显著。
为了解决此问题，在本实施方式5中，在逻辑电路110的内部也设置选择电路群112～117，以及可以从LSI外部改写的寄存器111，通过用寄存器111的值译码此值可以选择各选择电路的输出信号群，可以高效率地选择更多的信号。例如，通过在每个逻辑电路110的功能块中设置选择电路，为逻辑电路110的每个设计者设置选择电路，据此可以在逻辑电路110中对每个功能块，或者每个设计者选择与选择块120连接的多个时间信号或者多个状态信号，可以提高调试时的效率。
而且，在本实施方式5中，在把连接到选择块120上的多个时间信号或者多个状态信号连接到选择电路群122～127上时，把选择电路112的输出连接到选择电路122的输入上，把选择电路113～117的各自的输出连接到选择电路123～127的输入上，但无论以怎样的连接形态与选择块120的选择电路群122～127连接都可以实现调试电路。选择电路群122～127通过用可以从LSI外部改写的寄存器121的值译码此值选择各选择电路的输出信号，连接到信号电平判别块190，或者输出块150上。而且，为了容易进行调试在选择块120上设置了多个可以从LSI外部改写的寄存器，选择块120的选择电路群122～127可以输出多个输出信号，通过译码上述多个寄存器保持的值，可以把和输入到信号电平判别块190中的多个信号不同的其它信号输出到输出块150。
在信号电平判别块190中，从选择块120输出的多个时间信号或者多个状态信号被输入电平判别电路192。电平判别电路192比较判别在可以从LSI外部改写的寄存器191中设定的值，和被输入的多个时间信号或者多个状态信号的电平，把电平判别结果信号输出到输出块150。而且，在此，当与来自选择电路122～127的输出分别对应的寄存器191的值，和来自选择电路122～127的输出值完全一致时，把“1”作为电平判别结果信号输出到输出块150，在除此以外的情况下把“0”作为电平判别结果信号输出到输出块150。
具体地说，例如当寄存器的值是“101101”(从LSB一侧与选择电路122、123、124、125、126、127对应)时，如果假设选择电路122的输出是“1”，选择电路123的输出是“1”，选择电路124的输出是“0”，选择电路125的输出是“1”，选择电路126的输出是“1”，选择电路127的输出是“0”，则因为寄存器191的值和来自选择电路122～127的输出值不一致，所以把“0”作为电平判别结果信号输出到输出块150。
据此，通过变更寄存器111、121的值把所希望的信号输入到信号电平判别电路192，把寄存器191的值变更为所希望的值，就可以容易产生在调试中所需要的信号。经电平判定的电平判定结果信号被输入输出块150，输出到LSI外部。
输出块150把从信号电平判定块190输出的电平判别结果信号，和从选择块120输出的多个时间信号或者多个状态信号输出到LSI100的外部。而且，输出块150除了把外部输出管脚作为调试专用管脚使用外，包括可以从LSI外部改写的寄存器(未图示)，还可以用此值多路输出到LSI100现有的管脚，输出电平判别结果信号，或者多个时间信号或者多个状态信号。
其后，通过使用逻辑分析器等的测定器观测从输出块150输出的电平判别结果信号，或者多个时间信号或者多个状态信号进行调试。在有问题的，即在成为异常原因的内部时间信号，或者状态信号判明之前，顺序改变写入到可以从LSI外部改写的寄存器111、121、191的值进行调试。据此，可以简单地实现LSI100的内部时间信号或者状态信号的动作异常的调试。
这样，在本实施方式5的调试电路中，因为包含比较可以从外部LSI改写的寄存器191保持的值，和在选择块120中选择出的多个信号的电平，把其结果输出到LSI外部的信号电平判别块190，所以用非常少的输出端子，就可以进行LSI内部的调试和如地址总线那样的多个信号异常状态的检测，即使在LSI动作中因为可以根据上述寄存器的值变更，自由地变更比较基准值，所以可以进一步提高调试效率。
另外，通过在逻辑电路110以及选择块120上也设置可以从LSI外部改写的寄存器111、121，因此通过译码该寄存器111、121保持着的值，即使在LSI动作中也可以自由地变更该电路或者块的输出信号。
而且，由于用LSI的专用管脚实现本实施方式5的输出块150中的外部输出管脚，因此即使在安装有LSI的衬底上也可以不费工夫地进行调试。另外，如果在输出块150上设置可以从LSI外部改写的寄存器，则由于译码该寄存器保持的值，因此还可以使用LSI现有的输出端子输出。据此，即使不设置调试专用端子也可以调试，可以削减调试专用的外部管脚。
本发明的调试电路在安装在成为目标的装置上的LSI中，从LSI外部确认从该内部电路输出的内部时间和内部状态，具有在装置评价时迅速发现LSI设计的试验时逻辑模拟中的调试遗漏的效果，可以削减LSI的评价用的工时，可以缩短LSI开发所需要的开发时间，另外，作为可以进行在LSI评价时未检测出的在实际的使用环境中发生的潜在的缺陷解析的调试电路有用，特别是作为解析LSI(大规模集成电路)的逻辑电路的动作异常时的LSI逻辑电路的时间的方法有用。

Claims (23)

1.一种调试电路，调试包含实现所希望逻辑功能的逻辑电路的LSI的功能，其特征在于：包括：
从由上述逻辑电路输出的多个时间信号或者多个状态信号中选择规定的信号来进行输出的选择块；
从由上述逻辑电路输出的多个基准信号中选择规定的基准信号的时间生成块；
把由上述选择块选择的规定信号用从上述时间生成块输出的基准信号的时间来进行并行串行变换，并输出变换后的串行信号的变换块；和
把从上述变换块输出的串行信号输出到外部的输出块。
2.如权利要求1所述的调试电路，其特征在于：
上述时间发生块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础来进行从上述逻辑电路输出的多个基准信号的选择。
3.如权利要求1所述的调试电路，其特征在于：
上述变换块与输出上述串行信号的时间同步地输出选通信号。
4.如权利要求1所述的调试电路，其特征在于：
上述变换块在上述串行信号之前或之后，或者之前和之后，附加规定的基准信号来进行输出。
5.如权利要求1所述的调试电路，其特征在于：
上述变换块包括从由上述选择块输出的信号中选择规定的信号的选择电路，
仅把由上述选择电路选择的信号进行并行串行变换后输出到上述输出块，并把上述选择的信号以外的信号照原样输出到上述输出块。
6.如权利要求5所述的调试电路，其特征在于：
上述变换块还包括可以从LSI外部改写的寄存器，
上述选择电路以上述寄存器的值为基础来进行从上述选择块输出的信号的选择。
7.一种调试电路，调试包含实现所希望逻辑功能的逻辑电路的LSI的功能，其特征在于：包括：
从由上述逻辑电路输出的多个时间信号或者多个状态信号中选择规定的信号来进行输出的选择块；
对由上述选择块选择的规定信号进行逻辑运算，并把该结果作为触发信号进行输出的触发信号生成块；
把由上述选择块选择的规定信号以及上述触发信号输出到外部的输出块。
8.如权利要求7所述的调试电路，其特征在于：
上述选择块包括多个可以从LSI外部改写的寄存器，并以上述多个寄存器的值为基础分别单独地选择向上述触发信号生成块输出的信号和向上述输出块输出的信号来进行输出。
9.如权利要求7所述的调试电路，其特征在于：
上述触发信号生成块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础，选择预先确定的逻辑运算模式内的一个来进行逻辑运算。
10.一种调试电路，调试包含实现所希望逻辑功能的逻辑电路的LSI的功能，其特征在于：包括：
从由上述逻辑电路输出的多个时间信号或者多个状态信号中选择规定的信号来进行输出的选择块；
对由上述选择块选择的每个规定信号检测变化点，在检测出的变化点上使上述规定信号反转输出的变化点反转块；和
把由上述变化点反转块变换的规定信号输出到外部的输出块。
11.如权利要求10所述的调试电路，其特征在于：
上述变化点反转块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础，对于由上述选择块选择的每个信号，变更作为变化点而检测的边缘的种类。
12.如权利要求10所述的调试电路，其特征在于：
上述变化点反转块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础，执行或者不执行该变化点反转块的反转功能。
13.一种调试电路，调试包含实现所希望逻辑功能的逻辑电路的LSI的功能，其特征在于：包括：
从由上述逻辑电路输出的多个时间信号或者多个状态信号中选择规定的信号来进行输出的选择块；
对由上述选择块选择的每个规定信号检测变化点，并在检测出的变化点上变更上述规定信号的脉冲宽度的脉冲宽度变更块；和
把由上述脉冲宽度变更块变换的规定信号输出到外部的输出块。
14.如权利要求13所述的调试电路，其特征在于：
上述脉冲宽度变更块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础，对由上述选择块选择的每个规定信号变更作为变化点而检测的边缘的种类。
15.如权利要求13所述的调试电路，其特征在于：
上述脉冲宽度变更块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础，变更上述每个规定信号的脉冲宽度的变化量。
16.如权利要求13所述的调试电路，其特征在于：
上述脉冲宽度变更块包括可以从LSI外部改写的寄存器，并以上述寄存器的值为基础，执行或者不执行该脉冲宽度变更块的脉冲宽度变更功能。
17.一种调试电路，调试包含实现所希望逻辑功能的逻辑电路的LSI的功能，其特征在于：包括：
从由上述逻辑电路输出的多个时间信号或者多个状态信号中选择规定的信号来进行输出的选择块；
判别用上述选择块选择出的规定信号的电平，并输出其结果的信号电平判别块；和
把由上述选择块选择的规定信号以及上述电平判别结果输出到外部的输出块。
18.如权利要求17所述的调试电路，其特征在于：
上述选择块包括多个可以从LSI外部改写的寄存器，并以上述多个寄存器的值为基础，分别独立地选择向上述信号电平判别块输出的信号和向外部输出的信号来进行输出。
19.如权利要求17所述的调试电路，其特征在于：
上述信号电平判别块包括多个可以从LSI外部改写的寄存器，以上述多个寄存器的值为基础，变更该信号电平判别块判别的电平值。
20.如权利要求1、7、10、13、17中任意1项所述的调试电路，其特征在于：
上述选择块包括可以从LSI外部改写的寄存器，并以该寄存器的值为基础，进行从上述逻辑电路输出的多个时间信号或者多个状态信号的选择。
21.如权利要求1、7、10、13、17中任意1项所述的调试电路，其特征在于：
上述逻辑电路包括：
可以从LSI外部改写的寄存器；和
根据上述寄存器的值来进行多个时间信号、多个状态信号或者多个基准信号的选择的选择电路。
22.如权利要求1、7、10、13、17中任意1项所述的调试电路，其特征在于：
上述输出块使用调试专用端子来进行输出。
23.如权利要求1、7、10、13、17中任意1项所述的调试电路，其特征在于：
上述输出块包括可以从LSI外部改写的寄存器，
上述输出块通过对上述寄存器的值进行译码，来使用LSI的现有的输出端子进行输出。
CNB200410079702XA 2003-09-19 2004-09-17 调试电路 Expired - Fee Related CN100568006C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003328803 2003-09-19
JP2003328803A JP4242741B2 (ja) 2003-09-19 2003-09-19 デバッグ用信号処理回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2009101401431A Division CN101604274A (zh) 2003-09-19 2004-09-17 调试电路

Publications (2)

Publication Number Publication Date
CN1598608A true CN1598608A (zh) 2005-03-23
CN100568006C CN100568006C (zh) 2009-12-09

Family

ID=34308831

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2009101401431A Pending CN101604274A (zh) 2003-09-19 2004-09-17 调试电路
CNB200410079702XA Expired - Fee Related CN100568006C (zh) 2003-09-19 2004-09-17 调试电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2009101401431A Pending CN101604274A (zh) 2003-09-19 2004-09-17 调试电路

Country Status (5)

Country Link
US (3) US20050066232A1 (zh)
JP (1) JP4242741B2 (zh)
KR (2) KR100657077B1 (zh)
CN (2) CN101604274A (zh)
TW (1) TWI252321B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236066A (zh) * 2010-04-22 2011-11-09 上海华虹集成电路有限责任公司 实现芯片功能故障快速调试定位的方法及调试电路
CN102236067A (zh) * 2010-04-22 2011-11-09 上海华虹集成电路有限责任公司 实现芯片功能故障快速调试定位的方法及其调试电路
CN102236065A (zh) * 2010-04-22 2011-11-09 上海华虹集成电路有限责任公司 芯片功能故障快速调试定位的方法及调试电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849208B1 (ko) * 2006-10-24 2008-07-31 삼성전자주식회사 링 오실레이터를 구비하는 테스트 회로 및 테스트 방법
JP5022741B2 (ja) * 2007-03-12 2012-09-12 株式会社リコー 半導体集積回路
JP2008170443A (ja) * 2008-01-18 2008-07-24 Matsushita Electric Ind Co Ltd デバッグ用信号処理回路
JP5146179B2 (ja) * 2008-07-31 2013-02-20 富士通株式会社 集積回路及びそのモニタ信号出力方法
GB2520724A (en) * 2013-11-29 2015-06-03 St Microelectronics Res & Dev Debug circuitry
US9804991B2 (en) 2015-03-03 2017-10-31 Qualcomm Incorporated High-frequency signal observations in electronic systems

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570944B2 (en) * 2001-06-25 2003-05-27 Rambus Inc. Apparatus for data recovery in a synchronous chip-to-chip system
JP2723232B2 (ja) * 1987-09-30 1998-03-09 黒田精工株式会社 並列のセンサ信号の直列伝送方式
US5247292A (en) * 1987-09-30 1993-09-21 Nakamura Kiki Engineering Co. Ltd. Sensor signal transmission system
JPH0773219B2 (ja) * 1988-06-16 1995-08-02 富士通株式会社 並直列変換装置
CN1171094C (zh) * 1989-01-27 2004-10-13 松下电器产业株式会社 集成电路内部信号监控设备
JPH04350737A (ja) * 1991-05-29 1992-12-04 Nec Corp マイクロコンピュータ
JP3267401B2 (ja) * 1993-08-05 2002-03-18 株式会社東芝 半導体集積回路
US5455540A (en) * 1994-10-26 1995-10-03 Cypress Semiconductor Corp. Modified bang-bang phase detector with ternary output
US5717695A (en) * 1995-12-04 1998-02-10 Silicon Graphics, Inc. Output pin for selectively outputting one of a plurality of signals internal to a semiconductor chip according to a programmable register for diagnostics
JPH09319727A (ja) * 1996-05-31 1997-12-12 Hitachi Ltd データプロセッサ及びデータ処理システム
US5771240A (en) * 1996-11-14 1998-06-23 Hewlett-Packard Company Test systems for obtaining a sample-on-the-fly event trace for an integrated circuit with an integrated debug trigger apparatus and an external pulse pin
US5751735A (en) * 1996-11-14 1998-05-12 Hewlett-Packard Company Integrated debug trigger method and apparatus for an integrated circuit
JPH11122232A (ja) * 1997-10-17 1999-04-30 Fujitsu Ltd 位相検出回路及び位相検出回路を用いたタイミング抽出回路
JP2898957B1 (ja) * 1998-03-12 1999-06-02 日本テキサス・インスツルメンツ株式会社 位相比較回路
US6158030A (en) * 1998-08-21 2000-12-05 Micron Technology, Inc. System and method for aligning output signals in massively parallel testers and other electronic devices
US6218869B1 (en) * 1998-11-25 2001-04-17 Philips Electronics North America Corp. Pulse detector with double resolution
JP2000259441A (ja) 1999-03-09 2000-09-22 Nec Eng Ltd デバッグ回路
US6137850A (en) * 1999-08-18 2000-10-24 Hughes Electronics Corporation Digital bit synchronizer for low transition densities
JP4310878B2 (ja) * 2000-02-10 2009-08-12 ソニー株式会社 バスエミュレーション装置
WO2002033504A2 (en) * 2000-10-02 2002-04-25 Altera Corporation Programmable logic integrated circuit devices including dedicated processor components
JP4712183B2 (ja) * 2000-11-30 2011-06-29 富士通セミコンダクター株式会社 同期型半導体装置、及び試験システム
JP3708493B2 (ja) * 2001-05-18 2005-10-19 株式会社ソニー・コンピュータエンタテインメント デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4437881B2 (ja) * 2001-06-22 2010-03-24 富士通マイクロエレクトロニクス株式会社 デバッグサポートユニットを有するマイクロコントローラ
DE10214304B4 (de) * 2002-03-28 2004-10-21 Infineon Technologies Ag Verfahren und Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander
US7092472B2 (en) * 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236066A (zh) * 2010-04-22 2011-11-09 上海华虹集成电路有限责任公司 实现芯片功能故障快速调试定位的方法及调试电路
CN102236067A (zh) * 2010-04-22 2011-11-09 上海华虹集成电路有限责任公司 实现芯片功能故障快速调试定位的方法及其调试电路
CN102236065A (zh) * 2010-04-22 2011-11-09 上海华虹集成电路有限责任公司 芯片功能故障快速调试定位的方法及调试电路
CN102236065B (zh) * 2010-04-22 2015-07-01 上海华虹集成电路有限责任公司 芯片功能故障快速调试定位的方法及调试电路
CN102236066B (zh) * 2010-04-22 2015-07-01 上海华虹集成电路有限责任公司 实现芯片功能故障快速调试定位的方法及调试电路
CN102236067B (zh) * 2010-04-22 2015-07-01 上海华虹集成电路有限责任公司 实现芯片功能故障快速调试定位的方法及其调试电路

Also Published As

Publication number Publication date
KR20060092182A (ko) 2006-08-22
TW200521457A (en) 2005-07-01
US20050066232A1 (en) 2005-03-24
CN100568006C (zh) 2009-12-09
US20080313499A1 (en) 2008-12-18
CN101604274A (zh) 2009-12-16
KR100950612B1 (ko) 2010-04-01
JP2005091310A (ja) 2005-04-07
KR100657077B1 (ko) 2006-12-12
JP4242741B2 (ja) 2009-03-25
US20080313517A1 (en) 2008-12-18
KR20050028830A (ko) 2005-03-23
TWI252321B (en) 2006-04-01

Similar Documents

Publication Publication Date Title
CN1269041C (zh) 半导体集成电路和存储器测试方法
CN1900870A (zh) 验证安全装置的方法和由相同方法验证的安全装置
CN1221032C (zh) 密钥安装系统和实现这一系统的lsi以及密钥安装方法
CN1598608A (zh) 调试电路
CN1278421C (zh) 半导体装置
CN1828618A (zh) 半导体设计装置
CN1123834C (zh) 避免浮动状态、进行双向数据传输的双向总线电路
CN1820206A (zh) 测试装置以及测试方法
CN1833175A (zh) 时序比较器、数据取样装置、以及测试装置
CN1729400A (zh) 半导体试验装置
CN1700357A (zh) 用于内置错误诊断的半导体存储器件
CN101047555A (zh) 一种设备质量检查方法
CN101043212A (zh) 半导体集成电路器件及其电路插入方法
CN1261898C (zh) 串扰检验方法
CN1169210C (zh) 电路的可试验性设计方法、电路设计装置及集成电路装置
CN1755378A (zh) 电子器件连通性分析方法和系统
CN1941167A (zh) 具有串行输入/输出接口的多端口存储器装置
CN1879109A (zh) 计算机实现的模拟并验证控制系统的模拟系统及方法
CN1969458A (zh) 可编程逻辑电路控制装置、可编程逻辑电路控制方法和程序
CN1380660A (zh) 控制电路和半导体存储器装置
CN1521512A (zh) 大规模集成电路检查装置及其方法
CN1607657A (zh) 半导体集成电路的设计数据的处理方法
CN1168002C (zh) 测试方案生成的方法及其系统
CN100336054C (zh) 布局数据的保存方法、布局数据变换装置以及图形验证装置
CN1448957A (zh) 测试存储设备的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209

Termination date: 20110917