CN1821968A - 存储器地址监控装置及其方法 - Google Patents

存储器地址监控装置及其方法 Download PDF

Info

Publication number
CN1821968A
CN1821968A CNA2006100011938A CN200610001193A CN1821968A CN 1821968 A CN1821968 A CN 1821968A CN A2006100011938 A CNA2006100011938 A CN A2006100011938A CN 200610001193 A CN200610001193 A CN 200610001193A CN 1821968 A CN1821968 A CN 1821968A
Authority
CN
China
Prior art keywords
address
handling procedure
identification code
judged result
produce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100011938A
Other languages
English (en)
Other versions
CN100382039C (zh
Inventor
叶丁坤
周淑娴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1821968A publication Critical patent/CN1821968A/zh
Application granted granted Critical
Publication of CN100382039C publication Critical patent/CN100382039C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储器地址监控装置包含一地址判断模块以及一识别码判断模块以监控一存储器，其中一第一处理程序具有一第一处理程序识别码并发出一要求地址以存取存储器，存储器的一起始地址与一结束地址之间储存有一第二处理程序的一资料，第二处理程序具有一第二处理程序识别码。在此装置中，地址判断模块接收要求地址并判断要求地址是否介于起始地址与结束地址之间以产生一地址判断结果，识别码判断模块接收地址判断结果、第一处理程序识别码与第二处理程序识别码，当地址判断结果为真时，比较第一处理程序识别码与第二处理程序识别码，以产生一识别码判断结果。

Description

存储器地址监控装置及其方法
技术领域
本发明是关于一种地址监控装置及其方法，特别是关于一种可监控处理电路存取存储器状况的存储器地址监控装置及其方法。
背景技术
随着半导体制程的进步，各类型芯片(如处理器、控制器或存储器等等)工作频率也越来越高，且芯片内能够整合众多电路，更可提高芯片的工作能力。在数字资料系统中，数据处理效率除了可藉由处理器或控制器等芯片的工作时脉而提升之外，亦可通过多任务作业模式(multi-task)而提升。
以数字影音播放器来说，其接收一影音源(如光驱、网络或有线/无线电视)的一数字影音资料。接着，数字影音播放器对数字影音进行可变长度译码(variable length decode，VLD)、反向扫描(inversescan)、反离散余弦转换(inverse discrete cosine transform，IDCT)或反离散小波转换(inverse discrete wavelet transform，IDWT)、反量化(inverse quantization)、或移动补偿(motion compensation)、电视编码(TV encode)等处理，方能够正确地播放完整的影音，这些处理程序可以以固件程序代码或硬件电路方式实现，并以多任务模式同时地进行。这些处理程序执行时，数字影音播放器会配置给各个处理程序独立的存储器区段，以供各个处理程序储存资料与使用。另外，这些处理程序可以以固件或硬件的方式实现于同一个处理电路，也可以以固件或硬件的方式分别实现于不同的独立处理电路。
如图1所示，公知的数字影音播放器1的存储器11中，区段111、112分别配置给处理程序121、122使用，且处理程序121、122的资料储存于区段111、112中。当处理程序121执行时，其将影音资料存入区段111，若此时处理程序121误将资料写入区段112的话，则可能导致处理程序122处理错误的资料，最终造成数字影音播放器播放出错误的画面。
为了避免上述情况，开发人员除了要开发处理程序121、122之外，亦须在测试时严谨地除错，并且能够监控存储器读取状态，方能够找出错误的程序以减少前述情况产生，而使数字影音播放器能够正确地播放影像。
因此，如何监控处理器存取存储器状况，以检验处理程序是否正确地存取存储器内的资料，并能够检查出存取错误的处理程序，以供开发人员除错，加速产品的开发，正是当前重要的课题之一。
发明内容
有鉴于上述课题，本发明提供一种可监控处理程序存取存储器的存储器地址监控装置，其中第一处理程序具有一第一处理程序识别码并发出一要求地址，以存取存储器，而存储器的一起始地址与一结束地址之间储存有一第二处理程序的一资料，且第二处理程序具有一第二处理程序识别码。此存储器地址监控装置包含一地址判断模块以及一识别码判断模块。地址判断模块接收要求地址并判断要求地址是否介于起始地址与结束地址之间，以产生一地址判断结果。识别码判断模块接收地址判断结果、第一处理程序识别码与第二处理程序识别码，当地址判断结果为真时，比较第一处理程序识别码与第二处理程序识别码，以产生一识别码判断结果。
因此，依本发明的一种存储器地址监控装置用于监控一存储器。其中一第一处理程序具有一第一处理程序识别码，并发出一要求地址以存取存储器。存储器的一起始地址与一结束地址之间储存有一第二处理程序的一资料，且第二处理程序具有一第二处理程序识别码。此存储器地址监控装置包含一第一屏蔽模块、一第二屏蔽模块、一地址判断模块以及一识别码判断模块。第一屏蔽模块接收要求地址与一第一屏蔽地址，并依据第一屏蔽地址屏蔽比对要求地址，以产生一第一判断结果。第二屏蔽模块接收要求地址与一第二屏蔽地址，并依据第二屏蔽地址屏蔽比对要求地址，以产生一第二判断结果。地址判断模块接收第一判断结果与第二判断结果，以产生一地址判断结果。识别码判断模块接收地址判断结果、第一处理程序识别码与第二处理程序识别码，并依据地址判断结果，判断要求地址是否落在起始地址与结束地址之间，以比较第一处理程序识别码与第二处理程序识别码，产生一识别码判断结果。
因此，依本发明的一种存储器地址监控方法用于监控一存储器。其中一第一处理程序具有一第一处理程序识别码，并发出一要求地址以存取存储器。存储器的一起始地址与一结束地址之间储存有一第二处理程序的一资料，且第二处理程序具有一第二处理程序识别码。此存储器地址监控方法包含以下步骤：判断要求地址是否介于起始地址与结束地址之间，以产生一地址判断结果；以及当地址判断结果为真时，比较第一处理程序识别码与第二处理程序识别码以产生一识别码判断结果。
承上所述，因依本发明的存储器地址监控装置与方法是判断要求地址是否介于一起始地址与一结束地址之间，并且比较第一处理程序识别码与第二处理程序识别码，故能够监控存储器被存取的状况，并检验处理程序是否正确地存取存储器内的资料，以检查出存取错误的处理程序提供开发人员除错，进而加速产品的开发速度。
附图说明
图1为显示公知数字影像播放器中存储器的一示意图；
图2为显示依本发明第一实施例的存储器地址监控装置的一区块图；
图3为显示依本发明第一实施例的存储器地址监控装置中，处理器存取存储器的一示意图；
图4为显示依本发明第一实施例的存储器地址监控装置的另一区块图；
图5为显示依本发明第一实施例的存储器地址监控装置的再一区块图；
图6为显示依本发明第一实施例的存储器地址监控装置中，地址判断模块与识别码判断模块为固件程序代码的示意图；
图7为显示依本发明第一实施例的存储器地址监控装置的一区块图；
图8为显示依本发明第一实施例的存储器地址监控装置中，处理器存取存储器的一示意图；以及
图9为显示依本发明第一实施例的存储器地址监控装置的一再区块图。
组件符号说明：
1：数字影音播放器             11：存储器
111、112：区段                121、122：处理程序
2：存储器地址监控装置         21：记录模块
211：第二处理程序识别码       212：起始地址
213：结束地址                 214：第一屏蔽地址
215：第二屏蔽地址             216：代码
22：地址判断模块              221：地址判断结果
222、223：比较器              224：AND门
225：第一地址比较结果         226：第二地址比较结果
23：识别码判断模块            231：识别码判断结果
232：比较器                   233：AND门
234：多任务器                 235：识别码比较结果
24：输出缓存器                25：指令判断模块
251：比较器                   252：写入判断结果
26：输入缓存器                27：处理器
3：存储器                     41：第一处理程序
411：第一处理程序识别码       412：要求地址
413：存取指令                 42：第二处理程序
420：资料                     421：第二处理程序识别码
422：要求地址                 41’：第一硬件电路
42’：第二硬件电路            5：存储器地址监控装置
51：记录模块                  52：第一屏蔽模块
521：第一判断结果             523：AND阵列
524：OR门                     53：第二屏蔽模块
531：第二判断结果             533：AND阵列
534：OR门                54：地址判断模块
541：地址判断结果        542：非门
543：AND门               55：识别码判断模块
551：识别码判断结果      56：输出缓存器
具体实施方式
以下将参照相关图式，说明依本发明较佳实施例的存储器地址监控装置。
如图2所示，本发明第一实施例的存储器地址监控装置2用以监控一第一处理程序41与一第二处理程序42存取一存储器3的情况，其中第一处理程序41具有一第一处理程序识别码411，而第二处理程序42具有一第二处理程序识别码421。
另外，请参照图3，第二处理程序42的资料420储存于存储器3中的一起始地址212与一结束地址213之间。
再请参照图2，本实施例的存储器地址监控装置2包含一记录模块21、一地址判断模块22、及一识别码判断模块23。
其中记录模块21记录第二处理程序42的第二处理程序识别码421、起始地址212与结束地址213。
另外，如图2所示，当第一处理程序41发出一要求地址412以存取存储器3时，本实施例的地址判断模块22接收要求地址412、起始地址212与结束地址213，并判断要求地址412是否介于起始地址212与结束地址213之间，以产生一地址判断结果221。
接着，如图2所示，识别码判断模块23接收地址判断结果221、第一处理程序识别码411与第二处理程序识别码211。接着，当地址判断结果221为真时，识别码判断模块23比较第一处理程序识别码411与第二处理程序识别码211，以产生一识别码判断结果231。在此，地址判断结果221与识别码判断结果231可被储存于一输出缓存器24。
另外，如图4所示，存储器地址监控装置2更包含一指令判断模块25，用以判断存储器3将被进行何种存取动作。
在本实施例中，记录模块21可为一缓存器，而地址判断模块22包含两个比较器222、223以及一AND(与)门224。另外，识别码判断模块23包含一比较器232、一AND门233以及一多任务器234。
另外，在本实施例中，存储器地址监控装置2用以监控各处理程序(如第一处理程序41与第二处理程序42)存取存储器3的处理情况，而使开发人员得以通过存储器地址监控装置2能够针对第一处理程序41与第二处理程序42除错。
在此，第一处理程序41与第二处理程序42可实现为第一硬件电路41’与第二硬件电路42’。在此，第一硬件电路41’与第二硬件电路42’可为执行可变长度译码、反向扫描、反离散余弦转换、反离散小波转换、反量化、移动补偿、或电视编码等的处理电路。
为使本实施例的特征更为明显，以下说明本实施例的具体实施方式。
请参照图4，当第一硬件电路41’发出第一处理程序识别码411、要求地址412与一存取指令413以存取存储器3时，地址判断模块22的比较器222比较要求地址412是否大于起始地址212，以产生一第一地址比较结果225。地址判断模块22的比较器223比较要求地址412是否小于结束地址213，以产生一第二地址比较结果226。
接着，地址判断模块22的AND门224对第一地址比较结果225与第二地址比较结果226做AND运算，以产生一地址判断结果221。其中当第一地址比较结果225与第二地址比较结果226皆为真时，则地址判断结果221亦为真，亦即存储器3中储存第二硬件电路42’的资料区段420将被存取。
再来，指令判断模块25的比较器251接收存取指令413，并比较存取指令413是否与写入指令的代码216相同，以输出一写入判断结果252，其中代码216可储存于记录模块21中。当要求地址412为资料的写入地址，且比较器251输出的写入判断结果252亦为真时，第一硬件电路41’可将资料写入于存储器3。
接着，识别码判断模块23的比较器232比较第一处理程序识别码411与第二处理程序识别码211是否相同，以产生一识别码比较结果235。AND门233对地址判断结果221、写入判断结果252与识别码比较结果235做AND运算来控制多任务器234，选择第一处理程序识别码411输出识别码判断结果231。其中当地址判断结果221为真且识别码比较结果235为假时，识别码判断结果231将依据第一处理程序识别码411而产生。
假设第二硬件电路42’发出要求地址422以将资料写入存储器3时，经由前述方式处理后，地址判断结果221、写入判断结果252与识别码比较结果235皆为真，因而识别码判断结果231将为0。
承上，开发人员可观察识别码判断结果231是否为0，来判断存储器3中配置给第二硬件电路42’的区段是否被其它硬件电路所写入。开发人员能够掌握存储器3的存取状态，并可找出第一硬件电路41’存取错误的发生时间点，以适当地修正第一硬件电路41’的程序代码或电路，而使第一硬件电路41’与第二硬件电路42’的除错与测试能够更容易地进行。
请参照图5，图5与图2不同之处是存储器地址监控装置2更可包含一输入缓存器26。
另外，图5中的记录模块21可为一缓存器，地址判断模块22与识别码判断模块23可以以固件程序代码实现，其程序代码片段如图6所示并且在处理器27执行(由地址判断模块22与识别码判断模块23所组成)。请参照图6，第一处理程序41与第二处理程序42分别以第一固件程序代码与第二固件程序代码实现。
另外，再请参照图5与图6，一处理电路43以多任务模式交替地执行第一固件程序代码与第二固件程序代码。当处理电路43执行第一固件程序代码并且输出要求地址412存取存储器3时，输入缓存器26接收并储存要求地址412与识别码411。接着处理器27执行地址判断模块22与识别码判断模块23，并储存地址判断结果211与识别码判断结果231于输出缓存器24。
承上，开发人员可观察输出缓存器24中地址判断结果221与识别码判断结果231以得知存储器3中配置给第二处理程序42的区段是否被第一固件程序代码41存取。
再请参照图7与图8，图7与图8为本实施例的另一实施方式。在此，存储器地址监控装置5包含记录模块51、一第一屏蔽模块52、一第二屏蔽模块53、地址判断模块54、识别码判断模块55以及一输出缓存器56。其中，存储器地址监控装置5用于监控第一处理程序41存取存储器3的情况。
本实施例中，记录模块51记录有第二处理程序42的第二处理程序识别码211、一第一屏蔽地址214与一第二屏蔽地址215。其中，第二处理程序42的资料420储存于存储器3中起始地址212与结束地址213(请参照图3)之间，且第一屏蔽地址214与第二屏蔽地址215分别依据起始地址212与结束地址213产生。
如图7所示，第一屏蔽模块52接收要求地址412与第一屏蔽地址214，并依据第一屏蔽地址214屏蔽比对要求地址412，以产生一第一判断结果521。另外，第二屏蔽模块53接收要求地址412与第二屏蔽地址215，并依据第二屏蔽地址215屏蔽比对要求地址412，以产生一第二判断结果531。
接着，地址判断模块54接收第一判断结果521与第二判断结果531以产生一地址判断结果541。然后，识别码判断模块55接收第一判断结果521、第二判断结果531、第一处理程序识别码411与第二处理程序识别码211，并依据第一判断结果521与第二判断结果531，判断要求地址412是否落在起始地址212与结束地址213之间，以比较第一处理程序识别码411与第二处理程序识别码211，而产生一识别码判断结果551。
再请参照图9，图9是显示另一实施方式的存储器地址监控装置的一区块图。
在此，第一屏蔽模块52包含一AND门阵列523以及一OR门524，而第二屏蔽模块53包含一AND阵列533以及一OR门534。另外，地址判断模块54包含一非门542以及一AND门543。
请参照图8，由于起始地址212较结束地址213低，故第一屏蔽地址214的屏蔽位数少于第二屏蔽地址215的屏蔽位数，而在第一屏蔽地址214与第二屏蔽地址215中，屏蔽位设为0且非屏蔽位设为1。
再请参照图7与图9，当第一处理程序41发出要求地址412以存取存储器3时，AND阵列523将第一屏蔽地址214与要求地址412的各位做一对一的AND运算，AND阵列523并将各位的运算结果输出至OR门524的输入端，而OR门524于其输出端输出第一判断结果521。另外，AND阵列533将第二屏蔽地址215与要求地址412的各位做一对一的AND运算，AND阵列533并将各位的运算结果输出至OR门534的输入端，而OR门534于其输出端输出第二判断结果531。接着，非门542将第二判断结果531取反后输入至AND门543的输入端，且第一判断结果521亦输入至AND门543的输入端以进行AND运算而输出地址判断结果541。
若要求地址412介于起始地址212与存储器3尾端之间，则第一判断结果521为1；反之，若要求地址412介于存储器3开始端与结束地址213之间，则第二判断结果531为0。也就是说，当要求地址412介于起始地址212与结束地址213之间时，则第一判断结果521为1且第二判断结果531为0，AND门543输出的地址判断结果541为1。
举例来说，若起始地址212与结束地址213分别为00010000与00011111，起始地址212中最左位1是在最高有效位(MSB)以右的第4位，则第一屏蔽地址214是自其最高有效位(MSB)起往右至第4位皆设为1，其余各位设为0，因而第一屏蔽地址214被设为11110000；结束地址213加1之后为00100000，加1后的结束地址213中最左位1是在最高有效位(MSB)以右的第3位，第二屏蔽地址215是自其最高有效位(MSB)起往右至第3位皆设为1，其余各位设为0，因而第二屏蔽地址215被设为11100000。
当要求地址412为00010011时，经由第一屏蔽模块52对第一屏蔽地址214与要求地址412的各位做一对一的AND运算后，第一判断结果521为1。然后第二屏蔽模块53对第二屏蔽地址215与要求地址412的各位做一对一的AND运算后，第二判断结果531为0，因而地址判断结果541为1，此时识别码判断模块55比较第一处理程序识别码411与第二处理程序识别码211，以产生识别码判断结果551。其中地址判断结果541与识别码判断结果551可储存于一输出缓存器56以便开发人员监控。
本发明第一实施例的两种实施方式最大的不同之处在于判断要求地址412落在起始地址212与结束地址213之间的方式不一样，第一实施方式将要求地址412以比较运算子(＞、＜)处理与判断，而第二实施方式将要求地址412以逻辑运算子(AND、OR)处理与判断。虽然二者方式不一样，但是识别码判断模块55与识别码判断模块23具有相同的功效、目的与结果，故此不再赘述。
另外，依据本发明第二实施例的存储器地址监控方法用于监控一存储器。其中一第一处理程序具有一第一处理程序识别码，并发出一要求地址以存取存储器，存储器的一起始地址与一结束地址之间储存有一第二处理程序的一资料，且第二处理程序具有一第二处理程序识别码。此存储器地址监控方法包含以下步骤：判断要求地址是否介于起始地址与结束地址之间，以产生一地址判断结果；以及当地址判断结果为真时，比较第一处理程序识别码与第二处理程序识别码，以产生一识别码判断结果。
由于存储器地址监控方法可实现在前述第一实施方式或第二实施方式的存储器地址监控装置，详细的实施步骤已于前述实施例中讨论说明，故此不再赘述。
不论是在第一实施例、第二实施例或前述各种实施方式，第一处理程序41与第二处理程序42可分别以固件程序代码或硬件电路实现，且其可实现在彼此独立的电路中，或以固件程序代码执行在同一个电路当中，因此，第一处理程序41与第二处理程序42的实施方式不应当局限于特定实施例当中。
另外，第一处理程序41与第二处理程序42可以是一数字处理器、控制器、影像编/译码器或是电视编码器等等，且第一处理程序41、第二处理程序42与存储器3可应用于一影像播放器中，当第一处理程序41错误地存取存储器3时，开发人员可以藉由存储器地址监控装置2监控存储器3的使用情况，并可追踪有问题的处理程序，而使影像播放器能够正常的播放影像。
综上所述，因依本发明的存储器地址监控装置与方法是判断要求地址是否介于一起始地址与一结束地址之间，并且比较第一处理程序识别码与第二处理程序识别码，故能够监控存储器被存取的状况，并检验处理程序是否正确地存取存储器内的资料，以检查出存取错误的处理程序提供开发人员除错，进而加速产品的开发速度。
以上所述仅为举例性，而非为限制性的。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含在所附的权利要求中。

Claims (10)

1、一种存储器地址监控装置，用于监控一存储器，其中一第一处理程序具有一第一处理程序识别码并发出一要求地址以存取该存储器，该存储器的一起始地址与一结束地址之间储存有一第二处理程序的一资料，该第二处理程序具有一第二处理程序识别码，该存储器地址监控装置包含：
一地址判断模块，其接收该要求地址并判断该要求地址是否介于该起始地址与该结束地址之间以产生一地址判断结果；以及
一识别码判断模块，其接收该地址判断结果、该第一处理程序识别码与该第二处理程序识别码，当该地址判断结果为真时比较该第一处理程序识别码与该第二处理程序识别码以产生一识别码判断结果。
2、如权利要求1所述的存储器地址监控装置，其中该地址判断模块判断该要求地址是否大于该起始地址并小于该结束地址，以产生该地址判断结果。
3、如权利要求1所述的存储器地址监控装置，更包含：
一记录模块，其记录该第二处理程序的该第二处理程序识别码、一起始地址与一结束地址。
4、一种存储器地址监控装置，用于监控一存储器，其中一第一处理程序具有一第一处理程序识别码并发出一要求地址以存取该存储器，该存储器的一起始地址与一结束地址之间储存有一第二处理程序的一资料，该第二处理程序具有一第二处理程序识别码，该存储器地址监控装置包含：
一第一屏蔽模块，其接收该要求地址与一第一屏蔽地址，并依据该第一屏蔽地址屏蔽比对该要求地址以产生一第一判断结果；
一第二屏蔽模块，其接收该要求地址与一第二屏蔽地址，并依据该第二屏蔽地址屏蔽比对该要求地址以产生一第二判断结果；
一地址判断模块，其接收该第一判断结果与该第二判断结果以产生一地址判断结果；以及
一识别码判断模块，其接收该地址判断结果、该第一处理程序识别码与该第二处理程序识别码，并依据该地址判断结果判断该要求地址是否落于该起始地址与该结束地址之间以比较该第一处理程序识别码与该第二处理程序识别码而产生一识别码判断结果。
5、如权利要求4项所述的存储器地址监控装置，其中该第一屏蔽地址的屏蔽位数少于与该第二遮罩地址的屏蔽位数，其中该第一屏蔽地址是依据该起始地址而产生，该第二屏蔽地址是依据该结束地址而产生。
6、如权利要求4所述的存储器地址监控装置，更包含：
一记录模块，其记录该第二处理程序的该第二处理程序识别码、一第一屏蔽地址与一第二屏蔽地址，其中该第一屏蔽地址与该第二屏蔽地址分别依据该起始地址与该结束地址产生。
7、如权利要求4所述的存储器地址监控装置，其中当该第一判断结果为真且该第二判断结果为假时，该要求地址落于该起始地址与该结束地址之间，且该识别码判断模块比较该第一处理程序识别码与该第二处理程序识别码，以产生该识别码判断结果。
8、一种存储器地址监控方法，用于监控一存储器，其中该存储器由一第一处理程序所存取，该第一处理程序具有一第一处理程序识别码并发出一要求地址以存取该存储器，该存储器的一起始地址与一结束地址之间储存有一第二处理程序的一资料，该第二处理程序具有一第二处理程序识别码，该存储器地址监控方法包含：
判断该要求地址是否介于该起始地址与该结束地址之间以产生一地址判断结果；以及
当该地址判断结果为真时，比较该第一处理程序识别码与该第二处理程序识别码以产生一识别码判断结果。
9、如权利要求8所述的存储器地址监控方法，其中该判断步骤包含：
依据该起始地址与该结束地址产生一第一屏蔽地址与一第二屏蔽地址；
依据该第一屏蔽地址与该第二屏蔽地址屏蔽比对该要求地址以分别产生一第一判断结果与一第二判断结果；以及
依据该第一判断结果与该第二判断结果判断该要求地址是否落于该起始地址与该结束地址之间以产生该地址判断结果。
10、如权利要求9所述的存储器地址监控方法，其中该第一屏蔽地址的屏蔽位数少于与该第二遮罩地址的屏蔽位数。
CNB2006100011938A 2005-01-13 2006-01-13 存储器地址监控装置及其方法 Active CN100382039C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64317605P 2005-01-13 2005-01-13
US60/643,176 2005-01-13

Publications (2)

Publication Number Publication Date
CN1821968A true CN1821968A (zh) 2006-08-23
CN100382039C CN100382039C (zh) 2008-04-16

Family

ID=36923350

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100011938A Active CN100382039C (zh) 2005-01-13 2006-01-13 存储器地址监控装置及其方法

Country Status (3)

Country Link
US (1) US7707365B2 (zh)
CN (1) CN100382039C (zh)
TW (1) TWI330783B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375946A (zh) * 2013-08-16 2015-02-25 华为技术有限公司 一种数据处理的方法及装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI397820B (zh) * 2007-03-25 2013-06-01 Mstar Semiconductor Inc 記憶體界面裝置與應用於其上之記憶體資料存取方法
US9755943B2 (en) * 2013-08-08 2017-09-05 Cisco Technology, Inc. Location based technique for detecting devices employing multiple addresses

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814982A (en) * 1984-12-24 1989-03-21 General Electric Company Reconfigurable, multiprocessor system with protected, multiple, memories
US4742447A (en) * 1986-01-16 1988-05-03 International Business Machines Corporation Method to control I/O accesses in a multi-tasking virtual memory virtual machine type data processing system
US5513337A (en) * 1994-05-25 1996-04-30 Intel Corporation System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type
NZ500202A (en) * 1997-03-21 2001-11-30 Canal Plus Sa Updating of flash memory pages in computer memory system
US6775750B2 (en) * 2001-06-29 2004-08-10 Texas Instruments Incorporated System protection map

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375946A (zh) * 2013-08-16 2015-02-25 华为技术有限公司 一种数据处理的方法及装置

Also Published As

Publication number Publication date
US7707365B2 (en) 2010-04-27
TWI330783B (en) 2010-09-21
US20060165124A1 (en) 2006-07-27
CN100382039C (zh) 2008-04-16
TW200627147A (en) 2006-08-01

Similar Documents

Publication Publication Date Title
CN1808160A (zh) 测试装置及测试方法
CN1719435A (zh) 执行离散余弦转换/反离散余弦转换的装置及其方法
CN1811741A (zh) 直接存储器存取控制方法、直接存储器存取控制器、信息处理系统及程序
CN1848069A (zh) 数据存储设备、重构控制设备、重构控制方法及存储介质
CN1920780A (zh) 访问临界区的方法和系统
CN1637724A (zh) 用于闪速存储器的数据管理装置和方法
CN1928576A (zh) 芯片测试系统和芯片测试方法
CN101067968A (zh) 一种自适应控制闪存接口读写速度的装置和方法
CN1821968A (zh) 存储器地址监控装置及其方法
CN1705366A (zh) 图像处理装置
CN1501250A (zh) 多处理器系统
CN1879343A (zh) 数据处理装置
CN101068320A (zh) 使用软件模块的结合产生dsp编码的装置和方法
CN101059779A (zh) 刻录系统及其方法
CN1737767A (zh) 芯片电子硬件上具有中止执行能力的除错支援单元及方法
CN1169304C (zh) 可变长度编码装置
CN1756142A (zh) 用于通过动态改变传输率来发送无线数据的方法和设备
CN1148746C (zh) 实现数字视频盘画面静止功能的装置和方法
CN2704880Y (zh) 触摸屏分配器
CN1551036A (zh) 部件识别方法和装置
CN1293460C (zh) 控制装置以及数据写入方法
CN1284085C (zh) 利用调试卡导出外围设备互连总线数据的装置及方法
CN1802569A (zh) 图案产生器以及测试装置
CN1945542A (zh) 一种嵌入式软件开发的方法及系统
CN1738400A (zh) 视频信号处理装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant