CN1624673A - 数据传输装置 - Google Patents
数据传输装置 Download PDFInfo
- Publication number
- CN1624673A CN1624673A CNA2004100980608A CN200410098060A CN1624673A CN 1624673 A CN1624673 A CN 1624673A CN A2004100980608 A CNA2004100980608 A CN A2004100980608A CN 200410098060 A CN200410098060 A CN 200410098060A CN 1624673 A CN1624673 A CN 1624673A
- Authority
- CN
- China
- Prior art keywords
- data
- transmission
- data transmission
- impact damper
- function treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/45—Management operations performed by the client for facilitating the reception of or the interaction with the content or administrating data related to the end-user or to the client device itself, e.g. learning user preferences for recommending movies, resolving scheduling conflicts
- H04N21/458—Scheduling content for creating a personalised stream, e.g. by combining a locally stored advertisement with an incoming stream; Updating operations, e.g. for OS modules ; time-related management operations
- H04N21/4583—Automatically resolving scheduling conflicts, e.g. when a recording by reservation has been programmed for two programs in the same time slot
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Databases & Information Systems (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Input (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明在图像处理装置和图像输入输出装置与被它们共有访问的共有的存储器之间具备缓冲器,控制成只对特定的访问使用缓冲器,同时控制向共有的存储器的数据传输。对来自图像处理装置的单个传输请求和来自图像输入输出装置的突发传输请求,在缓冲器中保持单个传输数据,并且控制选择器以便进行向存储器的突发传输。
Description
技术领域
本发明涉及数据传输装置,特别涉及能够用较少的硬件来处理在多个功能处理装置与被多个功能处理装置共有并访问(access)的共有资源之间的数据传输的数据传输装置。
背景技术
作为在进行数据处理之上、多个功能处理装置向共用的资源访问的系统,在各种各样的系统中使用着。
作为第1例,有共有帧存储器的图形系统。在该图形系统中,有下述情况:描绘处理装置将图像位图数据写入帧存储器的特定区域,并且视频控制器周期性地对帧存储器进行读出。在这种情况下,描绘处理装置进行用于表现所谓线或多边形的对象的图像生成处理。因此,向帧存储器的数据传输目的地成为帧存储器的特定区域。另外,视频控制器进行对象与背景的数据的处理。因此,作为向帧存储器的数据传输访问,成为进行显示画面的线单位或帧存储器全部的读出。因此,从描绘处理装置向帧存储器的数据访问单位多为1语或多语,从视频控制器向帧存储器的数据访问单位成为从数十语到数百语的数据传输。
作为第2例,有具备可从多个总线上的设备访问的总线桥(busbridge)上的存储器的总线桥系统。该存储器作为从某总线向不同的其他总线的数据缓冲器来使用。在各个总线上,连接有多个数据处理装置,以不同的单位生成处理数据。即,向存储器的访问频率和访问单位根据在各个总线系统的数据处理单位和各个总线的频率等而成为各种各样的组合。
作为第3例,在CPU的内部有下述的总线控制器:多个CPU核心或具备多个输入输出的CPU核心和内部DMA控制器连接于主端口,本地存储器和系统存储器、周边IO用的接口的输入输出连接于从端口。CPU核心在具备高速缓存的情况下,向总线控制器请求以高速缓存线大小单位的数据传输,当向周边IO的控制时,向总线控制器请求1语单位的传输请求。当进行统一的数据传输时,对DMA控制器设定多语传输,DMA控制器向总线控制器请求多语单位的传输请求。
在这些系统中,作为共同的课题,可以举出下述问题。即,多个功能处理装置在进行向共有资源的数据传输的情况下,当只受理来自数据传输目的地即共有资源具有访问权的功能处理装置的数据传输时,不进行来自不具有向共有资源的访问权的功能处理装置的数据传输,变得无法推进功能处理装置的数据处理。其结果是,系统的性能低下,有时不能满足要求性能,变得系统无法成立。
对此课题,作为多个功能处理装置和共有存储器有效地进行数据传输的现有技术的结构,有如图7所示的数据传输装置(例如,参照特开平11-250228号(第3~4页,图1))。在该数据传输装置中,多个功能处理装置的1个是图像处理装置,被共有并访问的共有资源是存储器。
在图7中,符号1表示数据传输装置。符号2表示作为功能处理装置的图像处理装置。符号3表示作为功能处理装置的图像输入输出装置。符号4表示作为共有资源的共有存储器。符号5表示视频信号产生装置。符号6表示监视器。
在数据传输装置1中,接口100进行与图像处理装置2之间的传输数据控制。接口101进行与图像输入输出装置3之间的传输数据控制。缓冲器102暂时保持图像处理装置2与共有存储器4之间的传输数据。缓冲器103暂时保持图像输入输出装置3与共有存储器4之间的传输数据。选择器104选择缓冲器102的输出或缓冲器103的输出并连接于共有存储器4。判定器105在图像处理装置2请求缓冲器102与共有存储器4之间的数据传输或图像输入输出部3请求缓冲器103与共有存储器4之间的数据传输的情况下,根据优先级选择进行哪个数据传输。控制部106按照判定器105所选择的传输请求,控制缓冲器102或缓冲器103与共有存储器4之间的数据传输。
在共有存储器4中,区域401用于图像处理,区域402用于图像输入输出。而且,图像处理装置2与共有存储器4之间的数据传输,被分割成图像处理装置2与缓冲器102之间的数据传输和缓冲器102与共有存储器4之间的数据传输。此外,图像输入输出装置3与共有存储器4之间的数据传输被分割为图像输入输出装置3与缓冲器103之间的数据传输和缓冲器103与共有存储器4之间的数据传输。
图像处理装置2预先进行从共有资源4向缓冲器102的传输请求,对缓冲器102的数据进行处理。图像输入输出装置3预先进行从共有存储器4向缓冲器103的传输请求,对缓冲器103的数据进行处理。
这样,在图7的数据传输装置中,每个功能处理装置、即图像处理装置2和图像输入输出装置3分别具备缓冲器102、103。因此,多个功能处理装置在伴随向共有存储器4的数据传输的功能处理中,能够以缓冲器的容量为上限来进行并行执行。
但是,在图7所示的现有技术中,却有下述说明的课题。
第1,由于对每个功能处理装置都具备缓冲器的结构,所以硬件的规模过大。此外,在成为以从特定的功能处理装置向缓冲器的传输单位为主或低于缓冲器的容量的语数、或访问频率变低了的情况下,特定的缓冲器的使用效率会变低。
第2,由于在多个功能处理装置与被从多个功能处理装置访问的共有存储器之间的数据传输中,必须经由缓冲器来进行数据传输,所以当进行访问时就产生了额外消耗,而不能进行高速的访问。
发明内容
本发明的目的是克服上述现有技术的问题,提供能最优化缓冲器的硬件规模并可提高缓冲器使用效率的数据传输装置。
本发明的其他目的是提供能对多个功能处理装置和被共同访问的共有资源进行高速访问的数据传输装置。
为了达成上述目的,本发明在具备多个功能处理装置的数据处理系统中,利用在向共有资源的数据传输中混合存在单个(single)传输和突发(burst)传输。
第1发明的数据传输装置,输入从多个功能处理装置输出的传输数据,输出向被多个功能处理装置共同访问的共有资源的传输数据,为了向被多个功能处理装置共同访问的共有资源进行数据传输,具备从多个功能处理装置能共同访问地选择连接的缓冲器。此外,具备经由缓冲器进行向共同资源的数据传输的经路、以及不经由缓冲器进行向共同资源的数据传输的经路。
即,该数据传输装置具备:缓冲器;第1数据选择单元,选择从多个功能处理装置输出的数据,输出给缓冲器;第2数据选择单元,对从多个功能处理装置输出的数据和从缓冲器输出的数据进行选择输出;以及数据传输控制单元,进行第2数据选择单元的数据输出,并且进行向共有资源的数据传输。
这时,最好是当第2数据选择单元选择输出来自多个功能处理装置中的某一个功能处理装置的数据时,第1数据选择单元向缓冲器选择输出来自多个功能处理装置中的与第2数据选择单元选择输出数据的功能处理装置不同的其他功能处理装置的数据。
在从多个功能处理装置向共有资源的传输中,当多个功能处理装置所请求的数据传输方式不同时,利用传输方式控制改变传输路径。在本发明中,判别数据传输请求是对一次数据传输伴随最小单位语数(1语)的数据的传输、还是对一次数据传输伴随多语的数据的传输,在缓冲器中仅保持对一次数据传输伴随最小单位语数的数据的传输的数据,对一次数据传输伴随多语数据的传输的数据传输给共有资源。最小单位语数根据系统而不同。
即,在该数据传输装置中,第1数据选择单元在例如从功能处理装置进行在1个数据传输循环中仅伴随最小单位语数的数据的数据传输时,向缓冲器选择输出功能处理装置的数据。此外,例如当进行来自多个功能处理装置的1个的仅伴随在1个数据传输循环中的最小单位语数的数据的数据传输、以及来自多个功能处理装置的另1个的伴随在1个数据传输循环中的多语的数据的数据传输时,第1数据选择单元使仅伴随最小单位语数的数据的数据传输的数据优先选择输出给缓冲器。
作为例子,在当传输数据总线宽度为最小单位语数时成为1语的情况中、或将传输大小与传输数据一并输出的情况中,包含最小传输大小的块数据为1语的情况。另外,一般对一次数据传输伴随1语数据的传输也称作单个传输,伴随多语的数据的传输也称作突发传输。
根据本发明,缓冲器的需要数是来自多个功能处理装置的数据传输请求中的、伴随对一次数据传输的最小单位语数的数据的传输的请求数。因此,对于数据传输请求向共有资源的传输,比起对多个功能处理装置的每一个都具备缓冲器的情况相比,能够减少缓冲器容量。
第2发明的数据传输装置判别来自功能处理装置的数据传输请求是向共有资源的数据传输、还是来自共有资源的数据传输,当在从功能处理装置向共有资源的第1数据传输中、从不同的功能处理装置请求来自共有资源的第2数据传输时,将第1数据传输的传输目的地切换给缓冲器,进行第2数据传输。在这种情况下,在缓冲器中,不仅是单个传输数据,而且还暂时保持突发传输数据。
即,在该数据传输装置中,数据传输控制单元控制从第2数据选择单元向共有资源的数据传输,并控制从共有资源向多个功能处理装置的数据传输。而且,当多个功能处理装置分别请求来自共有资源的数据的传输并请求向共有资源的数据的传输时,第1数据选择单元向缓冲器选择输出从请求向共有资源的数据传输的多个功能处理装置传输的数据,数据传输控制单元优先进行来自共有资源的数据的传输。
根据本发明,即使在进行从功能处理装置向共有资源的数据传输的情况下,也能够受理来自不同功能处理装置的来自共有资源的数据传输请求。
此外,第3发明的数据传输装置通过开始来自功能处理装置的特定的访问,将缓冲器的所有保持数据传输给共有资源,在访问结束时,控制成没有缓冲器的保持数据。此外,也进行来自功能处理装置的特定的访问和从其他功能处理装置向共有资源的访问。
即,该数据传输装置具备可从多个功能处理装置进行访问的第1寄存器,在功能处理装置开始向第1寄存器的访问时,数据传输控制单元检测向第1寄存器的访问开始,控制成优先进行缓冲器所保持的数据向共有资源的传输,控制成通过缓冲器所保持的数据的传输的结束来结束向第1寄存器的访问。
根据本发明,当多个功能处理装置参照数据处理结果时,对于从特定的功能处理装置向共有资源的写入,保证了在缓冲器中不残留写入数据,并且无需进行用于确认是否向共有资源传输了数据的向共有资源的访问。共有资源可从其他功能处理装置进行访问。由此,就能够有效利用向共有资源的传输带宽。
这里,最好是,具备中断信号生成单元,当向第1寄存器的访问结束时,激活向与进行寄存器访问的功能处理装置不同的其他功能处理装置的中断信号。
此外,在第4发明的数据传输装置中,缓冲器在保持数据的情况下,也与数据成对地保持访问信息。作为访问信息,具有来自功能处理装置的传输请求目的地地址、用于特定进行了传输请求的功能处理装置的判别信息。数据传输装置在从功能处理装置有数据传输请求时,比较从缓冲器向共有资源存在未传输数据的情况下的、数据传输请求中的访问信息和缓冲器所保持的访问信息,控制数据传输顺序。
作为第1控制方法,访问信息是传输目的地地址,当数据传输请求中的传输目的地地址和缓冲器所保持的传输目的地地址一致时,就优先将缓冲器所保持的数据传输给共有资源。
作为第2控制方法,访问信息是传输目的地地址,设有设定为比较地址信息的一部分的寄存器,当地址区域一致时,就优先将缓冲器所保持的数据传输给共有资源。
作为第3控制方法,访问信息是用于特定进行了传输请求的功能处理装置的判别信息,当进行数据传输请求的功能处理装置和缓冲器所保持的数据的传输起始地的功能处理装置一致时,就优先将缓冲器所保持的数据传输给共有资源。
即,在该数据传输装置中,缓冲器将传输目的地地址与传输数据成对保持1个及以上个,具备比较器,比较缓冲器所保持的传输目的地地址的1个与功能处理装置所请求的传输目的地地址,输出一致信息,数据传输控制单元还输入一致信息,功能处理装置请求来自共有资源的数据传输或向共有资源的数据传输,当一致信息为激活时,优先进行从缓冲器向共有资源的数据传输直至一致信息变为非激活为止。
在上述中,也可以是下述结构:具备第2寄存器,设定传输目的地地址的一部分的选择,比较器比较地址的一部分和功能处理装置所请求的传输目的地地址。
此外,作为其他例,缓冲器与传输数据成对地保持输出了传输数据的所述功能处理装置的第1判别信息,具备比较器,比较缓冲器所保持的第1判别信息与进行传输请求的功能处理装置的第2判别信息,输出一致信息。而且,数据传输控制单元还输入一致信息,功能处理装置请求来自共有资源的数据传输或向共有资源的数据传输,当一致信息为激活时,数据传输控制单元优先进行从缓冲器向共有资源的数据传输直至一致信息变为非激活为止。
第5发明的数据传输装置具备用于将向共有资源的地址分割给每个规定大小区域的地址解码单元,生成对应于地址区域的输出控制信号。
即,在该数据传输装置中,设有多个共有资源,多个共有资源分别分配给不同的地址区域。而且,具有地址解码单元,解码第2数据选择单元所输出的传输目的地地址。数据传输控制单元控制向多个共有资源中的由地址解码单元指定的共有资源的数据传输。
根据本发明,就可以连接多个不同的共有资源。能够在每个地址区域连接不同数据传输方式的设备。
如上所述,根据本发明,在多个功能处理装置和被多个功能处理装置共有并访问的共有资源之间具备缓冲器,控制成只对特定的访问使用缓冲器。由此,对于数据传输请求是向共有资源的传输,比起对多个功能处理装置的每一个都具备缓冲器的情况相比,就能够减少缓冲器容量。即,通过不为功能处理装置专用而具备缓冲器,就能减少数据传输装置的硬件数量。
此外,对于在功能处理装置的数据传输请求中传输单位和传输频率不均匀的系统,即使共有使用缓冲器也能够维持向共有资源的数据传输效率,可以提高数据传输装置的缓冲器整体的使用效率。进而,向共有资源的访问中的数据连续性保证也可以对多个功能处理装置共用缓冲器。此外,通过用向共有资源的地址来切换向共有资源的输出控制,就可以实现多个功能处理装置向多个共有资源的连接。
附图说明
图1是表示本发明实施例1中的数据传输装置的结构的方框图。
图2是表示本发明实施例3中的数据传输装置的结构的方框图。
图3是表示本发明实施例4中的数据传输装置的结构的方框图。
图4是表示本发明实施例5中的数据传输装置的结构的方框图。
图5是表示本发明数据传输装置中的选择器107的内部结构的方框图。
图6是表示本发明数据传输装置中的缓冲器108和比较部104的内部结构的方框图。
图7是表示现有技术中的数据传输装置的结构的方框图。
图8是表示现有技术中的数据传输装置的突发写传输中的单个写传输处理的动作时序的时序图。
图9是表示本发明实施例1的数据传输装置的突发写传输中的单个写传输处理的动作时序的时序图。
图10是表示现有技术中的数据传输装置的突发写传输中的读取传输处理的动作时序的时序图。
图11是表示本发明实施例2的数据传输装置的突发写传输中的读取传输处理的动作时序的时序图。
图12是表示现有技术中的数据传输装置的传输数据的共有处理的动作时序的时序图。
图13是表示本发明实施例3的数据传输装置中的传输数据的共有处理的动作时序的时序图。
图14是表示本发明实施例4的数据传输装置的同一地址访问时的动作时序的时序图。
图15是表示本发明实施例4的来自数据传输装置的同一传输起始地的访问时的动作时序的时序图。
具体实施方式
下面,一边参照附图一边说明本发明的实施例。
(实施例1)
下面,利用附图来说明本发明的实施例1。
图1是表示本发明实施例1的数据传输装置的结构的方框图。
在图1中,符号2~6是与现有技术同样的功能块。在数据传输装置1中,接口100进行与图像处理装置2之间的传输数据控制。接口101进行与图像输入输出装置3之间的传输数据控制。选择器107使来自图像处理装置2的传输数据和来自接口100的传输控制信号成为第1输入,使来自图像输入输出装置3的传输数据和来自接口101的传输控制信号成为第2输入,通过控制部106的控制信号向缓冲器108和选择器109选择输出上述传输数据。
缓冲器108暂时保持从选择器107输出的传输数据。选择器109使缓冲器108的输出成为第1输入,使选择器107的输出成为第2输入,通过控制部106的控制信号选择输出缓冲器108的输出和选择器107的输出。判定器105判优来自接口100的传输开始请求信号和来自接口101的传输开始请求信号,输出给控制部106。控制部106按照判定器105所选择的传输请求控制选择器107、缓冲器108、选择器109,并且生成向共有存储器4的访问控制信号。
在共有存储器4中,区域401用于图像处理,区域402用于图像输入输出。
图5是表示选择器(交叉开关)107的内部结构的方框图。
在图5中,符号1101表示图像输入输出装置3所输出的地址线,符号1102表示相同的数据线。符号1103表示图像处理装置2所输出的地址线,符号1104表示相同的数据线。符号1106表示输出给选择器109的地址线,符号1107表示相同的数据线。符号1108表示输出给缓冲器108的地址线,符号1109表示相同的数据线。符号1110、1111、1112、1113表示2输入1输出的选择器。
选择器1110、1111将控制部106所输出的控制信号1105作为输入进行选择动作,选择器1112、1113将用反相器1114反转了控制部106所输出的控制信号1105的信号作为输入进行选择动作。因此,当选择器1110、1111选择了地址线1101、数据线1102作为输入时,选择器1112、1113选择输出地址线1103、数据线1104。
相反地,当选择器1110、1111选择了地址线1103、数据线1104作为输入时,选择器1112、1113选择输出地址线1101、数据线1102。
因此,当图像处理装置2的输出被连接到缓冲器108时,图像输入输出装置3的输出成为连接于选择器109。相反地,当图像处理装置2的输出被连接到缓冲器109时,图像输入输出装置3的输出成为连接于缓冲器108。
利用图8和图9对本发明实施例1中的数据传输时序进行说明。图8和图9表示在通过图像输入输出装置3进行突发写时,通过图像处理装置2进行单个写传输的情况。图8表示现有技术的数据传输装置的数据传输时序,图9表示本发明实施例1的数据传输装置的数据传输时序。
在图8中,图像输入输出装置3以突发传输开始向共有存储器4的传输。在突发传输中途图像处理装置2开始向共有存储器4的单个传输。来自图像输入输出装置3的数据D10~D14被写入缓冲器103。来自图像处理装置2的数据D00被写入缓冲器102。接着,用缓冲器102和缓冲器103保持的数据不被传输给共有存储器4,直至进行来自图像处理装置2和图像输入输出装置3的传输请求为止。
通过来自图像输入输出装置3的传输请求输出,接口101将传输请求信号输出给判定器105,控制部106进行从缓冲器103向共有存储器4的数据传输(缓冲器103的读出和共有存储器4的写入)。此外,通过来自图像处理装置2的传输请求输出,接口100将传输请求信号输出给判定器105,控制部106进行从缓冲器102向共有存储器4的数据传输(缓冲器102的读出和共有存储器4的写入)。当从图像处理装置2输出的传输请求信号和从图像输入输出装置3输出的传输请求信号的时序重叠时,判定器105以决定的优先次序选择传输请求信号,输出给控制部105。
在图9中,当图像输入输出装置3输出传输请求信号时,接口101检测来自图像输入输出装置3的传输请求信号是否是突发传输。而且,接口101对判定器105传递来自图像输入输出装置3的传输且为突发传输请求。判定器105将其直接传递给控制部106。由于传输来自图像输入输出装置3,且是突发传输,所以控制部106控制相对于选择器107将图像输入输出装置3的输出连接于选择器109。这时,控制部106控制相对于选择器109选择选择器107的输出。进而,生成共有存储器4的控制信号。由此,进行突发传输动作。突发传输从D10依次进行。
在来自图像输入输出装置3的突发传输中,开始来自图像处理装置2的单个传输。接口100检测来自图像处理装置2的传输请求是否是单个传输。而且,接口100相对于判定器105传递来自图像处理装置2的传输且是单个传输请求。判定器105不进行单个传输和突发传输的判优,将从图像处理装置2输出单个传输请求的含义传递给控制部106。控制部106控制选择器107,将图像处理装置2的输出连接到缓冲器108。进而,控制部106控制缓冲器108,在缓冲器108中暂时保持单个传输数据D00。而且,当来自图像输入输出装置3的突发传输结束时,控制部106控制选择器109,生成向共有存储器4的控制信号。由此,将缓冲器108的保持数据传输给共有存储器4。
如以上说明,在单个传输和突发传输混合存在的访问的情况下,将单个传输数据保持在缓冲器108中,并且,构成为能够并行处理单个传输和突发传输。因此,与像现有技术的结构那样具备图像处理装置专用的缓冲器和图像输入输出装置专用的缓冲器的情况相比,不但削减了硬件的规模,而且能够维持图像处理装置2和图像输入输出装置3与数据传输装置1之间的数据传输中的访问的执行时间(latency)性能。进而,当着眼于图像处理装置2或图像输入输出装置3与共有存储器4之间的传输中的执行时间时,就可知比起现有技术的数据传输装置还是本发明的第1实施例的数据传输装置的性能更高。
(实施例2)
利用图10和图11对本发明实施例2的数据传输装置中的数据传输时序进行说明。图10和图11表示在通过图像输入输出装置3进行突发传输时,通过图像处理装置2进行读取传输的情况。图10表示现有技术的数据传输装置中的数据传输时序,图11表示本发明实施例2的数据传输装置中的数据传输时序。数据传输装置的结构与实施例1相同。
在现有技术的数据传输装置中,在图10中,图像输入输出装置3以突发传输开始向共有存储器4的传输。在突发传输中途,图像处理装置2输出向共有存储器4的读请求。来自图像输入输出装置3的数据D10~D14被写入缓冲器103。在通过控制部106将来自共有存储器4的数据D00写入缓冲器102后,传输给图像处理装置2。通过图像输入输出装置3用缓冲器103保持的数据不被传输给共有存储器4,直至进行来自图像输入输出装置3的传输请求为止。接口101根据来自图像输入输出装置3的传输请求输出将传输请求信号输出给判定器105,控制部106进行从缓冲器103向共有存储器4的数据传输(缓冲器103的读出和共有存储器4的写入)。
另外,在本发明的数据传输装置中,在图11中,当图像输入输出装置3输出传输请求时,接口101检测来自图像输入输出装置3的传输请求是否是突发传输。而且,接口101对判定器105传递来自图像输入输出装置3的传输且为突发传输请求。判定器105将其直接传递给控制部106。由于传输来自图像输入输出装置3,且是突发传输,所以控制部106控制相对于选择器107将图像输入输出装置3的输出连接于选择器109。此外,控制部106控制相对于选择器109选择选择器107的输出。进而,生成共有存储器4的控制信号。由此,进行突发传输。突发传输从D10依次进行。
在突发传输中,开始来自图像处理装置2的传输。接口100检测来自图像处理装置2的传输请求是否是读取传输。而且,接口100相对于判定器105传递来自图像处理装置2的传输且是读取传输请求。判定器105在有读取传输请求的情况下,将从图像处理装置2输出读取传输请求的含义传递给控制部106。控制部106控制选择器107,将图像输入输出装置3的输出连接到缓冲器108。进而,控制缓冲器108,通过突发传输数据D11在缓冲器108中依次进行暂时保持。这时,进行从共有存储器4向图像处理装置2的读取传输。而且,当从共有存储器4向图像处理装置2的读取传输结束时,控制部106控制选择器109,生成向共有存储器4的控制信号。由此,将缓冲器108的保持数据(D11、D12)传输给共有存储器4。在突发传输数据D13之后,与输入读取传输请求之前相同,通过选择器107、109向共有存储器4进行传输。
如以上说明,构成为:在向共有存储器4的突发传输和来自共有存储器4的读取传输混合存在的访问的情况下,将突发传输数据暂时保持在缓冲器108中,并且,能够并行处理突发传输和读取传输。因此,与像现有技术的结构那样具备图像处理装置专用的缓冲器和图像输入输出装置专用的缓冲器的情况相比,能够维持图像处理装置和图像输入输出装置与数据传输装置之间的数据传输中的突发写访问的执行时间性能。
(实施例3)
图2是表示本发明实施例3的数据传输装置的结构的方框图。
在图2中,符号110表示地址解码器,符号111表示缓冲器传输请求寄存器,符号112表示缓冲器传输结束通知中断信号。对于其他结构要素具有与图1相同的功能。
从图像处理装置2来看,数据传输装置1被进行地址映像为向共有存储器4的地址和向缓冲器传输请求寄存器111的地址。而且,通过地址解码器110对来自图像处理装置2的访问地址进行解码,进行向缓冲器传输请求寄存器111的访问。当开始访问缓冲器传输请求寄存器111时,控制部106开始缓冲器108的保持数据向共有存储器4的数据传输,控制接口使缓冲器传输请求寄存器访问不结束,直至传输结束为止。由此,接口100将加权信号输出给图像处理装置2。由于来自缓冲器传输请求寄存器111的输出不需要是向寄存器的写入数据,所以也有时不用特地设置作为实体的寄存器,而使接口100与控制部106进行通信并进行向图像处理装置2的加权信号生成。缓冲器传输结束通知中断信号112在缓冲器传输结束时,被从控制部106输出给图像输入输出装置3。
利用图12和图13对本发明实施例3中的数据传输时序进行说明。图12和图13表示图像输入输出装置3从共有存储器4读取被从图像处理装置2向共有存储器4传输的数据的情况。图12表示现有技术的数据传输装置的数据传输时序,图13表示本发明实施例3的数据传输装置的数据传输时序。
在图12中,图像处理装置2在对缓冲器102进行了向共有存储器4的传输后,输出从缓冲器102向共有存储器4的写请求。但是,即使进行了写请求,有时也不能保证向共有存储器4的传输完毕。例如,有时会续接来自图像输入输出装置3的突发传输。因此,图像处理装置2读取以前写入的数据,通过读取数据和以前写入的数据的比较,来进行确认向共有存储器4的写入是否结束等。图像处理装置2在确认了向共有存储器4的数据传输完毕后,向图像输入输出部3通知在共有存储器4中有数据的含义,图像输入输出装置3进行向共有存储器4的读请求。
在图13中,图像处理装置2在进行了向共有存储器4的数据传输后,开始向缓冲器传输请求寄存器地址的访问。根据向缓冲器传输请求寄存器111的访问开始,当在缓冲器108中有保持数据时,控制部106开始向共有存储器4的数据传输,在数据传输结束时,向接口100进行通知。由此,接口100结束与图像处理装置2的缓冲器传输请求寄存器访问。
接着,控制部106激活缓冲器传输结束通知中断信号112,向图像输入输出部3通知在共有存储器中有数据的含义。由此,图像输入输出装置3进行向共有存储器4的读请求。
如以上说明,在图像处理装置2和图像输入输出装置3共有数据并进行处理的情况下,为了向共有存储器4传输在缓冲器108中保持的数据,通过控制成在从图像处理装置2向缓冲器传输请求寄存器111的访问期间结束数据传输,就不需要像现有技术的结构那样进行用于保证存储器数据的读取访问。因此,就不需要用于保证存储器数据的来自共有存储器4的数据的读出,可以使存储器连接线的带宽有效。
另外,不一定非要具有作为物理实体的缓冲器传输请求寄存器111。即,也可以是下述结构:地址解码器110检测特定的地址,地址解码器110向接口100通知检测了特地的地址,接口100与控制部106进行直接通信。
(实施例4)
图3是表示本发明实施例4的数据传输装置的结构的方框图。
在图3中,符号114表示在从图像处理装置2或图像输入输出装置3进行了传输请求的情况下,比较传输请求中的传输目的地地址和缓冲器108所保持的数据的传输目的地地址的比较部。符号113表示设定比较的地址的宽度的寄存器。通过该寄存器113进行比较地址的全部或者比较一部分,进行一致检测。
图6是表示缓冲器108和比较部114的内部结构的方框图。在图6中,缓冲器108被连接成FIFO(先入先出),包括内部缓冲器1202、1203。而且,传输数据在缓冲器108中依次与传输目的地地址成对地被保持。比较部114包括将内部缓冲器1202、1203的地址域作为输入的比较器1302、1303。
当从图像处理装置2或图像输入输出装置3进行了传输请求时,比较器1302、1303进行内部缓冲器1202、1203的地址域的值(传输目的地地址)与选择输出的选择器107的地址输出线1106的值(传输目的地地址)的比较,用逻辑电路1304生成所有比较结果的逻辑和,作为控制信号1305通知控制部106。控制部106根据比较结果,在传输目的地地址不一致的情况下,选择输出选择器107的输出数据,当一致时,控制选择器109以便选择输出缓冲器108的输出数据。此外,控制部106通过控制信号1201,在向缓冲器108输出了数据后,使数据从内部缓冲器1202向内部缓冲器1203移动。另外,有时在取代地址而保持对传输数据的传输请求起始地进行特定的功能处理装置的判别信息的情况下也进行同样的控制。此外,作为缓冲器108的结构,也包含下述情况:将多个内部缓冲器作为1个块,在内部具备多个块,根据传输请求目的地指定块。
图14是表示进行地址比较的情况的传输时序的图。如图14所示,根据来自图像处理装置2的数据传输,当在缓冲器108中保持有具有A0、A1的传输目的地地址的传输数据时,在通过图像输入输出装置3进行了伴随A0的传输目的地地址的传输请求的情况下,进行以下动作。通过比较部114进行地址比较。由于地址一致,所以在共有存储器4中,优先传输缓冲器108所保持的传输目的地地址A0的数据。其后,在缓冲器108中保持来自图像输入输出装置3的传输数据(具有传输目的地地址A0)。接着,当进行了伴随A1的传输目的地地址的传输请求时,进行地址比较。这里,由于地址一致,所以在共有存储器中,优先传输缓冲器108所保持的传输目的地地址A1的数据。其后,在缓冲器108中保持来自图像输入输出装置3的传输数据(具有传输目的地地址A1)。
另外,在该传输时序中,展示了将下述作为前提的动作:控制部106控制选择器107的输出,使传输请求的传输数据的传输目的地地址输出给地址线1106,当比较结果一致时,为了向缓冲器108的写入进行将地址切换给地址线1108的控制。但是,当比较结果不一致时,也可以是不进行向缓冲器108的写入,而在来自缓冲器108的传输目的地地址A0的数据向共有存储器104的传输之后,进行现在传输请求的传输目的地A0的数据向共有存储器104的传输。
如以上说明,在缓冲器108将传输目的地地址与传输数据一并保持,比较缓冲器108所保持的传输目的地地址和进行现在传输请求的数据的传输目的地地址,根据该比较结果进行传输控制。由此,就能够对缓冲器的保持数据向共有存储器4的传输和进行现在请求的数据向共有存储器4的传输保证时间的连续性。
图15是表示进行传输请求起始地的比较的情况的传输时序的图。如图15所示,根据来自图像处理装置2的数据传输,当在缓冲器108中保持有D00、D01的传输数据时,在通过图像输入输出装置3进行了D10、D11的数据的传输请求的情况下,进行以下动作。通过比较部114进行传输请求起始地比较。这里,由于D00、D01的传输数据的传输起始地和D10、D11的传输数据的传输请求起始地不同,所以传输数据D10和D11被传输给缓冲器108。而且,当在进行了传输数据D10和D11向缓冲器108的数据传输的同时通过图像处理装置2进行了传输数据D02的传输请求时,通过比较部114进行传输请求起始地比较。这里,缓冲器108所保持的传输数据D00和D01的传输起始地和传输数据D02的传输起始地一致。因此,向共有存储器4优先进行保持在缓冲器108中的D00和D01的数据传输。当在图像处理装置2和图像输入输出装置3的传输请求中图像处理装置2的优先级高时,在传输数据D00和D01向共有存储器4的数据传输后,进行传输数据D02向共有存储器4的数据传输。
如以上说明,在缓冲器108保持判别传输请求起始地的信息和传输数据,比较缓冲器108所保持的传输请求起始地的判别信息和进行现在传输请求的数据的传输请求起始地,根据该比较结果进行传输控制。由此,就能够对缓冲器108的保持数据向共有存储器104的传输和进行现在传输请求的数据向共有存储器104的传输保证使传输请求起始地相同的情况的时间的连续性,可以提高特定的传输请求起始地向共有存储器104的传输性能。
(实施例5)
图4是表示本发明实施例5的数据传输装置的结构的方框图。
在图4中,符号7表示CPU,符号8表示DMA控制器,符号9表示系统总线,符号10表示闪速ROM,符号11表示SDRAM,115表示地址解码器。
数据传输装置1是将CPU7、DMA控制器8作为主动部件,将闪速ROM10和SDRAM11作为从动部件的总线控制器。数据传输装置1将从动部件分割为多个区域。
地址解码器115将由选择器109选择的传输目的地的地址解码,将区域判别结果输出给控制部106。当向与闪速ROM10匹配的区域进行访问时,控制部106输出ROM控制信号,当向与SDRAM11匹配的区域进行访问时,控制部106输出SDRAM控制信号。
CPU7伴随高速缓存动作以多语单位,向闪速ROM10进行访问,向SDRAM11以1语单位进行访问。
DMA控制器8以DMA控制器8的传输用缓冲器大小为单位进行向SDRAM11的访问。
另外,这里虽然表示了在控制部106生成从动设备的控制信号的例子,但是在另外具备由控制部106控制的ROM控制信号生成部或SDRAM控制信号生成部的情况中也是同样。
综上所述,通过成为在传输数据的输出部追加地址解码器115,对每个地址区域切换传输方式,就能够在更广的系统中适用数据传输装置1。
本发明的数据传输装置能够在最优化缓冲器的硬件规模的同时提高缓冲器使用效率,适用于对高速访问多个功能处理装置和被共同访问的共有资源所需的多个功能处理装置与共有资源之间的数据传输等的用途。
Claims (11)
1.一种数据传输装置,输入从多个功能处理装置输出的传输数据,对从所述多个功能处理装置共同访问的共有资源,输出所述传输数据,其特征在于,具备:
缓冲器;
第1数据选择单元,选择从所述多个功能处理装置输出的数据,输出给所述缓冲器;
第2数据选择单元,对从所述多个功能处理装置输出的数据和从所述缓冲器输出的数据进行选择输出;以及
数据传输控制单元,进行所述第2数据选择单元的数据输出,并进行向所述共有资源的数据传输。
2.根据权利要求1所述的数据传输装置,其特征在于,
当所述第2数据选择单元选择输出来自所述多个功能处理装置中的某一个功能处理装置的数据时,所述第1数据选择单元向所述缓冲器选择输出来自所述多个功能处理装置中的与所述第2数据选择单元选择输出数据的功能处理装置不同的其他功能处理装置的数据。
3.根据权利要求1或2所述的数据传输装置,其特征在于,
所述第1数据选择单元在从所述功能处理装置进行在1个数据传输循环中仅伴随最小单位语数的数据的数据传输时,向所述缓冲器选择输出所述功能处理装置的数据。
4.根据权利要求1或2所述的数据传输装置,其特征在于,
当进行来自所述多个功能处理装置的1个的仅伴随在1个数据传输循环中的最小单位语数的数据的数据传输、以及来自所述多个功能处理装置的另1个的伴随在1个数据传输循环中的多语的数据的数据传输时,所述第1数据选择单元使仅伴随最小单位语数的数据的数据传输的数据优先选择输出给所述缓冲器。
5.根据权利要求1或2所述的数据传输装置,其特征在于,
所述数据传输控制单元控制从所述第2数据选择单元向所述共有资源的数据传输,并控制从所述共有资源向所述多个功能处理装置的数据传输,
当所述多个功能处理装置分别请求来自所述共有资源的数据的传输并请求向所述共有资源的数据的传输时,所述第1数据选择单元向所述缓冲器选择输出从请求向所述共有资源的数据传输的所述多个功能处理装置传输来的数据,所述数据传输控制单元优先进行来自所述共有资源的数据的传输。
6.根据权利要求1或2所述的数据传输装置,其特征在于,
具备可从所述多个功能处理装置进行访问的第1寄存器,
在所述功能处理装置开始向所述第1寄存器的访问时,所述数据传输控制单元检测向所述第1寄存器的访问开始,控制成优先进行所述缓冲器所保持的数据向所述共有资源的传输,并控制成通过所述缓冲器所保持的数据的传输的结束来结束向所述第1寄存器的访问。
7.根据权利要求6所述的数据传输装置,其特征在于,
具备中断信号生成单元,
当向所述第1寄存器的访问结束时,激活对与进行了寄存器访问的功能处理装置不同的其他功能处理装置的中断信号。
8.根据权利要求1或2所述的数据传输装置,其特征在于,
所述缓冲器将传输目的地地址与传输数据成对地保持1个及以上个,
具备比较器,比较所述缓冲器所保持的所述传输目的地地址的1个与所述功能处理装置所请求的传输目的地地址,输出一致信息,
所述数据传输控制单元还输入所述一致信息,所述功能处理装置请求来自所述共有资源的数据传输或向所述共有资源的数据传输,当所述一致信息为激活时,优先进行从所述缓冲器向所述共有资源的数据传输直至所述一致信息变为非激活为止。
9.根据权利要求8所述的数据传输装置,其特征在于,
具备第2寄存器,设定所述传输目的地地址的一部分的选择,
所述比较器比较所述地址的一部分和所述功能处理装置所请求的传输目的地地址。
10.根据权利要求1或2所述的数据传输装置,其特征在于,
所述缓冲器与传输数据成对地保持输出了所述传输数据的所述功能处理装置的第1判别信息,
具备比较器,比较所述缓冲器所保持的所述第1判别信息与进行传输请求的所述功能处理装置的第2判别信息,输出一致信息。
所述数据传输控制单元还输入所述一致信息,所述功能处理装置请求来自所述共有资源的数据传输或向所述共有资源的数据传输,当所述一致信息为激活时,优先进行从所述缓冲器向所述共有资源的数据传输直至所述一致信息变为非激活为止。
11.根据权利要求1或2所述的数据传输装置,其特征在于,
设有多个所述共有资源,多个共有资源分别被分配给不同的地址区域,具有地址解码单元,解码所述第2数据选择单元所输出的传输目的地地址,所述数据传输控制单元控制向所述多个共有资源中的由所述地址解码单元指定的共有资源的数据传输。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP402708/03 | 2003-12-02 | ||
JP2003402708A JP2005165592A (ja) | 2003-12-02 | 2003-12-02 | データ転送装置 |
JP402708/2003 | 2003-12-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1624673A true CN1624673A (zh) | 2005-06-08 |
CN100365598C CN100365598C (zh) | 2008-01-30 |
Family
ID=34674842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100980608A Expired - Fee Related CN100365598C (zh) | 2003-12-02 | 2004-12-02 | 数据传输装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20050135402A1 (zh) |
JP (1) | JP2005165592A (zh) |
CN (1) | CN100365598C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101047380B (zh) * | 2006-03-27 | 2010-09-29 | 富士通半导体股份有限公司 | 共用输入/输出端子控制电路 |
CN102754089A (zh) * | 2010-02-09 | 2012-10-24 | 三菱电机株式会社 | 传送控制装置、存储器控制装置、以及具有上述传送控制装置的plc |
CN104011694A (zh) * | 2011-12-21 | 2014-08-27 | 英特尔公司 | 用于存储器层次知晓的生产者-消费者指令的装置和方法 |
US9990287B2 (en) | 2011-12-21 | 2018-06-05 | Intel Corporation | Apparatus and method for memory-hierarchy aware producer-consumer instruction |
CN114691565A (zh) * | 2020-12-29 | 2022-07-01 | 新唐科技股份有限公司 | 直接内存访问装置与使用其的电子设备 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100779636B1 (ko) | 2005-08-17 | 2007-11-26 | 윈본드 일렉트로닉스 코포레이션 | 버퍼 메모리 시스템 및 방법 |
KR100801317B1 (ko) | 2006-08-16 | 2008-02-05 | 엠텍비젼 주식회사 | 3차원 그래픽 처리를 위한 가변 버퍼 시스템 및 그 방법 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3850881T2 (de) * | 1988-10-28 | 1995-03-09 | Ibm | Verfahren und Vorrichtung zur Nachrichtenübertragung zwischen Quellen- und Zielanwender durch einen anteilig genutzten Speicher. |
US5257359A (en) * | 1989-02-08 | 1993-10-26 | Hitachi Microsystems, Inc. | Instruction cache buffer with program-flow control |
EP0537401A1 (en) * | 1991-10-16 | 1993-04-21 | International Business Machines Corporation | Method for exchanging messages between a shared memory and communication adapters using an efficient logical protocol |
US5530838A (en) * | 1993-06-10 | 1996-06-25 | Ricoh Company, Ltd. | Method and apparatus for controlling access to memory which is common to plural, priority-ordered central processing units and which is indirectly accessible via a transfer control unit |
JPH08147236A (ja) * | 1994-11-18 | 1996-06-07 | Nec Corp | 転送制御装置 |
US5818464A (en) * | 1995-08-17 | 1998-10-06 | Intel Corporation | Method and apparatus for arbitrating access requests to a shared computer system memory by a graphics controller and memory controller |
US5815167A (en) * | 1996-06-27 | 1998-09-29 | Intel Corporation | Method and apparatus for providing concurrent access by a plurality of agents to a shared memory |
JPH10254843A (ja) * | 1997-03-06 | 1998-09-25 | Hitachi Ltd | クロスバスイッチ、該クロスバスイッチを備えた並列計算機及びブロードキャスト通信方法 |
JP3573614B2 (ja) * | 1998-03-05 | 2004-10-06 | 株式会社日立製作所 | 画像処理装置及び画像処理システム |
US6185221B1 (en) * | 1998-11-09 | 2001-02-06 | Cabletron Systems, Inc. | Method and apparatus for fair and efficient scheduling of variable-size data packets in an input-buffered multipoint switch |
AU2108501A (en) * | 1999-12-14 | 2001-06-25 | General Instrument Corporation | Mpeg re-multiplexer having multiple inputs and multiple outputs |
CA2329287A1 (en) * | 2000-01-21 | 2001-07-21 | Symagery Microsystems Inc. | Host interface for imaging arrays |
-
2003
- 2003-12-02 JP JP2003402708A patent/JP2005165592A/ja not_active Withdrawn
-
2004
- 2004-11-29 US US10/998,136 patent/US20050135402A1/en not_active Abandoned
- 2004-12-02 CN CNB2004100980608A patent/CN100365598C/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101047380B (zh) * | 2006-03-27 | 2010-09-29 | 富士通半导体股份有限公司 | 共用输入/输出端子控制电路 |
CN102754089A (zh) * | 2010-02-09 | 2012-10-24 | 三菱电机株式会社 | 传送控制装置、存储器控制装置、以及具有上述传送控制装置的plc |
CN102754089B (zh) * | 2010-02-09 | 2016-01-20 | 三菱电机株式会社 | 传送控制装置、存储器控制装置、以及具有上述传送控制装置的plc |
CN104011694A (zh) * | 2011-12-21 | 2014-08-27 | 英特尔公司 | 用于存储器层次知晓的生产者-消费者指令的装置和方法 |
US9990287B2 (en) | 2011-12-21 | 2018-06-05 | Intel Corporation | Apparatus and method for memory-hierarchy aware producer-consumer instruction |
CN114691565A (zh) * | 2020-12-29 | 2022-07-01 | 新唐科技股份有限公司 | 直接内存访问装置与使用其的电子设备 |
CN114691565B (zh) * | 2020-12-29 | 2023-07-04 | 新唐科技股份有限公司 | 直接内存访问装置与使用其的电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN100365598C (zh) | 2008-01-30 |
JP2005165592A (ja) | 2005-06-23 |
US20050135402A1 (en) | 2005-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1053281C (zh) | 系统总线外围总线间最佳数据传送用多总线系统总线桥 | |
CN1029047C (zh) | 具有把组块脉冲式操作转换为流水线操作装置的数据处理系统 | |
CN1009589B (zh) | 在动态确定总线大小并具有80386处理器与32385高速缓冲存储器控制器的微型计算机系统中对流水线操作的控制 | |
CN1713164A (zh) | 可自主处理多事务传输要求的dma控制器及数据传输方法 | |
CN1251100C (zh) | 存储器系统及其控制方法 | |
CN1337628A (zh) | 总线系统 | |
CN1661583A (zh) | 协议转换和仲裁电路、系统及转换和仲裁信号的方法 | |
CN1862515A (zh) | 数据传送装置、数据传送方法和程序 | |
CN1037982A (zh) | 在有仲裁的80386/82385微机系统运行中80386对系统总线的抢用 | |
CN1118478A (zh) | 在信息处理系统的不同总线结构之间提供准确和完整的通信的方法和设备 | |
CN1094526A (zh) | 用于在多条总线之间传送信息的系统和方法 | |
CN1318171A (zh) | 具有串行连接外围组件互连接口的系统总线 | |
CN1570907A (zh) | 多处理器系统 | |
CN1892630A (zh) | Dma数据传送装置、半导体集成电路装置及数据传送方法 | |
CN1437718A (zh) | 高速存储系统 | |
CN1292360C (zh) | 一种实现自动读写内部集成电路设备的装置和方法 | |
CN1828574A (zh) | 使用串行连接总线的计算机系统及多cpu互连方法 | |
CN100341009C (zh) | 在管线微处理器使用卷标以执行结合写入的装置及方法 | |
CN1877552A (zh) | 通信装置、转换方法和转换程序 | |
US20120047299A1 (en) | Data transfer device, method of transferring data, and image forming apparatus | |
US7409471B2 (en) | Data transfer control device for data transfer over a bus, electronic equipment and method for data transfer over a bus | |
CN1624673A (zh) | 数据传输装置 | |
CN1040104A (zh) | 用于双母线微机系统的延迟高速存贮器写操作启动电路 | |
CN1287259C (zh) | 在通信设备中操作多个i2c从器件的装置及其方法 | |
CN1127022C (zh) | 具有地址变换的数据处理方法及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080130 Termination date: 20100104 |