CN1251100C - 存储器系统及其控制方法 - Google Patents

存储器系统及其控制方法 Download PDF

Info

Publication number
CN1251100C
CN1251100C CN200310118777.XA CN200310118777A CN1251100C CN 1251100 C CN1251100 C CN 1251100C CN 200310118777 A CN200310118777 A CN 200310118777A CN 1251100 C CN1251100 C CN 1251100C
Authority
CN
China
Prior art keywords
memory module
bus
memory
accumulator system
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200310118777.XA
Other languages
English (en)
Other versions
CN1504908A (zh
Inventor
广濑行敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1504908A publication Critical patent/CN1504908A/zh
Application granted granted Critical
Publication of CN1251100C publication Critical patent/CN1251100C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Bus Control (AREA)
  • Memory System (AREA)

Abstract

根据本发明的存储器系统在每个预定时段将存储模块中的数据拷贝到硬盘设备，在更换任意存储模块的过程中，将总线从单向总线转换到双向总线，并当请求对被更换的存储模块进行存取时，对与存储模块的地址空间相对应的硬盘设备的一区域进行存取。此外，存储器系统将与被更换的存储模块的地址空间相对应数据从硬盘设备拷贝到存储器，并且当请求对存储模块进行存取时，对与地址空间相对应的存储器的一存储区进行存取。另外，存储器系统使由于移走了被更换的存储模块而断开的总线连接短路。

Description

存储器系统及其控制方法
技术领域
本发明涉及一种在信息处理设备中所使用的存储器系统，尤其是涉及其内的总线是通过以一次行程写入的形式串行连接多个存储模块而构成的这样一个存储器系统。
背景技术
近年来，在诸如个人计算机或服务器计算机这样的信息处理设备领域中，由于CPU的处理速度增加了并且程序的大小增加了，因此对较高速的存取以及大存储容量的存储器系统的需求增加了。
作为具有大存储容量的存储器系统，存在如图1所示的普通公知的一结构，该结构具有多个存储模块，这些存储模块上装配有诸如RAM和ROM这样的多个半导体存储器(例如参见公开号为No.2-278353的日本专利申请)。
如图1所示的存储器系统具有多个(图中有四个)存储模块102(1021至1024)以及用于控制CPU101对存储模块102进行存取的操作的存储控制器103。各个存储模块102及存储控制器103通过一总线而彼此相连。总线是通常用于在存储控制器与存储模块之间对数据和地址信号进行双向传送的一线路。存储模块102通过诸如连接器这样的短柱(分支装置)而彼此并行的与总线相连。因此，例如，即使如图1所示移走了有故障的存储模块(图1中的存储模块1022)，还能保持其他存储模块1021、1023、及1024间的连接。
顺便说一下，在近年来的信息处理设备中，如上所述的CPU处理速度的增加的结果是，利用一总线来传送数据和地址信号的传输速度也增加了。当利用该总线来传输高速信号时，在短柱中或总线末端上出现了反射等等，并且在每个存储器中所接收到的信号波形失真了。因此，不能接收到正确的信息。
为了解决该问题，提出了如图2所示的存储器系统结构，在该存储器系统中多个存储模块通过各个存储模块所具有的缓冲器单元而串行连接成一环形(例如参见Ivan Tving所著的1994年8月28日出版的“Multiprocessor interconnection using SCI”，DTH ID-E579，第93-94页，其因特网址是：http：//www.SCIzzL.com/HowToGetSCIdox.html)。
图2给出了被称为RAMLINK存储器系统的一结构，该结构去除了短柱或总线末端以抑制出现反射等等，并通过以一次行程写入的形式使存储控制器113与多个(图中有四个)存储模块112相连(1121至1124)。通常，在RAMLINK存储器系统中，采用一单向总线，该单向总线中的信号传输方向只固定在一个方向上以便增加总线的利用率。因此，在存储控制器113与存储模块112之间双向的发送并接收信号的情况下，不得不仅提供具有相反传输方向的两个单向总线。值得注意的是，尽管如图2给出了移走存储模块1122这样一种状况，但是在实际的存储器系统中，直到出现了故障才移走一存储模块。
例如，在与诸如因特网这样的网络相连的一服务器计算机中，因为即使是断开设备电源很短的时间也是不允许的，因此需要可更换模块同时又可保持设备电源供给的热交换(热插入)功能。
在上述的RAMLINK存储器系统中，因为通过以一次行程写入的形式来连接多个存储模块而维持该总线结构，因此如图2所示如果即使只移走了一个存储模块，该总线将断开。换句话说，在某一存储模块中出现了故障等等的情况下，因为设备电源被断开以更换存储模块，因此不能实现热交换功能。
为了克服该问题，例如，如图3所示，可采用这样的一结构，即在该结构中如图2所示的RAMLINK存储器系统具有两个系统，一个系统用作通常使用的主系统，另一个系统用作将主系统中的数据拷贝到其上的备用镜像系统。由于具有这样一结构，因此即使在主系统中出现了故障，通过对用于存取镜像系统的存储控制器的操作进行转换以使其内出现故障的存储模块的热交换成为可能。
然而，在图3的结构中，因为要求镜像系统具有与主系统相同的存储容量，因此存储模块的数量增加了以使存储器系统很昂贵，并且其装配区域增加了以使存储器系统很大。
发明内容
因此本发明的一个目的就是提出了一种存储器系统以及其控制方法。该存储器系统实现了热交换功能，同时抑制了存储器系统的装配区域及其成本的增加。
根据本发明的一个方面，提供了一种存储器系统，包括：多个存储模块，每个存储模块具有用于保存数据的存储区和用于在存储区和总线之间发送并接收数据并具有缓冲电路的缓冲器单元；一硬盘设备，将存储在所述多个存储模块中的数据拷贝到该硬盘设备上；一控制设备，通过所述总线与所述多个缓冲器单元串行连接成一环形，在更换任意存储模块而使得总线连接断开的过程中，该控制设备通过每个缓冲电路将所述总线从可单向的发送并接收信号的单向总线转换到可双向的发送并接收信号的双向总线、检测被更换的所述存储模块的地址空间、并当请求对被更换的所述存储模块进行存取时对与所检测到的地址空间相对应的所述硬盘设备中的一存储区进行存取；以及一CPU，该CPU控制所述控制设备对所述多个存储模块的存取操作。
根据本发明的一个方面，提供了一种存储器系统，包括：多个存储模块，每个存储模块具有用于保存数据的存储区和用于在存储区和总线之间发送并接收数据并具有缓冲电路的缓冲器单元；一硬盘设备，将存储在所述多个存储模块中的数据拷贝到该硬盘设备上；一存储器，将存储在任意存储模块中的数据临时拷贝在该存储器中；一控制设备，通过所述总线与所述多个缓冲器单元串行连接成一环形，并与所述存储器相连，在更换任意存储模块而使得总线连接断开的过程中，该控制设备通过每个缓冲电路将所述总线从可单向的发送并接收信号的单向总线转换到可双向的发送并接收信号的双向总线、检测被更换的所述存储模块的地址空间、将来自所述硬盘设备的与所检测到的地址空间相对应的数据拷贝到所述存储器中、并当请求对被更换的所述存储模块进行存取时对与所检测到的地址空间相对应的所述存储器中的一存储区进行存取；以及一CPU，该CPU控制所述控制设备对所述多个存储模块的存取操作。
根据本发明的一个方面，提供了一种存储器系统，包括：多个存储模块，每个存储模块具有用于保存数据的存储区和用于在存储区和总线之间发送并接收数据的缓冲器单元；一硬盘设备，将存储在所述多个存储模块中的数据拷贝到该硬盘设备上；一存储器，将存储在任意存储模块中的数据临时拷贝在该存储器中；一短路设备，在更换任意的存储模块的过程中，该短路设备恢复由于移走被更换的所述存储模块而断开的总线连接；一控制设备，通过所述总线与所述多个缓冲器单元串行连接成可单向的发送并接收信号的单向总线，在更换任意存储模块的过程中，该控制设备检测被更换的所述存储模块的地址空间、将来自所述硬盘设备的与所检测到的地址空间相对应的数据拷贝到所述存储器中、并当请求对被更换的所述存储模块进行存取时对与所检测到的地址空间相对应的所述存储器中的一存储区进行存取；以及一CPU，该CPU控制所述控制设备对所述多个存储模块的存取操作。
根据本发明的一个方面，提供了一种用于存储器系统的控制方法，该存储器系统具有多个存储模块，每个存储模块具有用于保存数据的存储区和用于在存储区和总线之间发送并接收数据的缓冲器单元，其中所有所述缓冲器单元与一控制设备通过所述总线串行连接成一环形，该控制设备用于控制对存储模块进行存取的操作，所述方法包括步骤：在每个预定时段将存储在所述多个存储模块中的数据拷贝到一硬盘设备上；在更换任意存储模块的过程中，将所述总线从可单向的发送并接收信号的单向总线转换到可双向的发送并接收信号的双向总线；检测被更换的所述存储模块的地址空间；并且当请求对被更换的所述存储模块进行存取时对与所检测到的地址空间相对应的所述硬盘设备中的一存储区进行存取。
根据本发明的一个方面，提供了一种用于存储器系统的控制方法，该存储器系统具有多个存储模块，每个存储模块具有用于保存数据的存储区和用于在存储区和总线之间发送并接收数据的缓冲器单元，其中所有所述缓冲器单元与一控制设备通过所述总线串行连接成一环形，该控制设备用于控制对存储模块进行存取的操作，所述方法包括步骤：在每个预定时段将存储在所述多个存储模块中的数据拷贝到一硬盘设备上；在更换任意存储模块的过程中，将所述总线从可单向的发送并接收信号的单向总线转换到可双向的发送并接收信号的双向总线；检测被更换的所述存储模块的地址空间；将来自所述硬盘设备的与所检测到的地址空间相对应的数据拷贝到一存储器中；并且当请求对被更换的所述存储模块进行存取时对与所检测到的地址空间相对应的所述存储器中的一存储区进行存取。
根据本发明的一个方面，提供了一种用于存储器系统的控制方法，该存储器系统具有多个存储模块，每个存储模块具有用于保存数据的存储区和用于在存储区和总线之间发送并接收数据的缓冲器单元，其中所有所述缓冲器单元通过所述总线串行连接成可单向的发送并接收信号的单向总线，所述方法包括步骤：在每个预定时段将存储在所述多个存储模块中的数据拷贝到一硬盘设备上；在更换任意的存储模块的过程中，使由于移走被更换的所述存储模块而断开的总线连接短路；检测被更换的所述存储模块的地址空间；将来自所述硬盘设备的与所检测到的地址空间相对应的数据拷贝到一存储器中；并且当请求对被更换的所述存储模块进行存取时对与所检测到的地址空间相对应的所述存储器中的一存储区进行存取。
为了获得上述目的，在本发明中，存储器系统在每个预定时段将存储在存储模块中的数据拷贝到一硬盘设备中、当更换了任意的存储模块时将总线从单向总线转换到双向总线、并当请求对存储模块进行存取时存取与所检测到的地址空间相对应的硬盘设备中的一存储区域。因此无需增加存储模块的数量即可实现热交换功能。
另外，在更换任意的存储模块的过程中，存储器系统检测存储模块的地址空间、将该地址空间内的相应数据从硬盘设备拷贝到一存储器内、并且当请求对所更换的存储模块进行存取时，能够以比存取硬盘设备更高的速度来存取与所检测到的地址空间相对应的存储器的一存储区域以由此存取该存储器。因此，可减小对与所更换的存储模块相对应的存储区域进行存取的时间。
此外，在更换任意存储模块的过程中，存储器系统通过移走存储模块而使所断开的总线短路、并检测所更换的存储模块的地址空间、将与所检测到的地址空间相对应的数据从硬盘设备拷贝到一存储器中、并当请求对所更换的存储模块进行存取时，存取与所该地址空间相对应的存储器的一存储区域。因此，因为即使在更换存储模块时也可利用单向总线来操作存储器系统，因此防止了总线利用率的降低。
因此，可获得这样一个可实现热交换功能同时又可抑制装配区域及成本增加的存储器系统以及装配有该系统的一信息处理设备。
参考随后的附图，从随后的说明中可显而易见的得出本发明的上述及其他目的、特征、及优点。该附图说明了本发明示例。
附图说明
图1给出了第一个传统示例的存储器系统的结构方框图；
图2给出了第二个传统示例的存储器系统的结构方框图；
图3给出了第三个传统示例的存储器系统的结构方框图；
图4给出了本发明第一实施例的存储器系统的结构方框图；
图5给出了图4所示的存储器系统中的缓冲器单元的结构方框图；
图6A给出了图4所示的第一存储控制器的结构方框图；
图6B给出了图4所示的第二存储控制器的结构方框图；
图7给出了在图4所示的存储器系统中的存储模块中出现了故障的情况下总线操作的方框图；
图8给出了本发明第一实施例的存储器系统的操作流程图；
图9给出了本发明第二实施例的存储器系统的结构方框图；
图10给出了本发明第三实施例的存储器系统的结构方框图；
图11给出了本发明第四实施例的存储器系统的结构方框图；
图12给出了本发明第五实施例的存储器系统的结构方框图；
图13A给出了图12所示的存储模块中的缓冲器单元的结构电路图；
图13B给出了图12所示的存储模块中的缓冲器单元的结构电路图；
图14给出了图12所示的第一存储控制器的结构电路图；
图15给出了本发明第五实施例的存储器系统的操作流程图；
图16给出了本发明第六实施例的存储器系统的结构方框图；
图17给出了图16所示的第一存储控制器的结构方框图；
图18给出了本发明第六实施例的存储器系统的操作流程图；
图19给出了本发明第七实施例的存储器系统的结构方框图；
图20给出了本发明第八实施例的存储器系统的结构方框图；
图21给出了图20所示的连接器的结构的主要部件放大图；
图22给出了本发明第八实施例的存储器系统的操作流程图。
具体实施方式
(第一实施例)
如图4所示，第一实施例的存储器系统包括多个(图中有四个)存储模块2(21至24)、用于控制CPU1对存储模块2的存取操作的第一存储控制器3、将所有存储模块2中的数据拷贝(镜像)到其上的硬盘设备4、以及用于控制CPU1对硬盘设备4的存取操作的第二存储控制器5，并且该存储器系统具有这样的结构，即多个存储模块2和第一存储控制器3串行连接成环形。存储模块2包括多个其上存储有数据的半导体存储器200、以及用于在总线与半导体存储器之间发送并接收信号的缓冲器单元300。尽管图4给出了包括有4个存储模块21至24的存储器系统，但是存储模块的数量并不局限于四个，并且可提供任意数量的存储模块。此外，不需要提供独立的缓冲器单元300，但是缓冲器单元300可位于半导体存储器200中。
如图5所示，缓冲器单元300具有三组其输入端与其输出端彼此相连的两缓冲器电路，并且将该缓冲器单元300构造成可双向的将一信号分别发送到该缓冲器单元300所属存储模块中的半导体存储器200上及相邻存储模块2上或第一存储控制器3上，并可接收来自其的一信号。
如图6A所示，第一存储控制器3具有两组其输入端与其输出端彼此相连的两缓冲器电路，并将该第一存储控制器3构造成可双向的将一信号发送到该相邻的存储模块2上并可接收来自其的一信号。此外，如图6B所示，第二存储控制器5具有驱动电路51和接收电路52，并且将第二存储控制器5构造成可将一信号发送到硬盘设备4上并可接收来自其的一信号。
在该实施例中，当如图4所示的正常操作时，连接多个存储模块2和第一存储控制器3的总线被用作一单向总线，并且当如图7所示的任意存储模块(图7中的存储模块22)的热交换时，该总线被用作一双向总线。通过根据CPU1通过第一控制器3将其发送到每个存储模块2的缓冲器单元300上的一控制信号，来对每个缓冲器单元300的缓冲电路31和32的操作进行转换，而实现了这些总线系统的转换操作。
此外，在请求CPU1对由于故障而更换的存储模块2(以下称为有故障的存储模块)进行存取的情况下，CPU1通过第二存储控制器5来存取硬盘设备4而不是有故障的存储模块。因为所有存储模块2中的数据已镜像到硬盘设备4中，因此有故障的存储模块的热交换成为可能。
接下来，参考图8对该实施例的存储系统进行详细的描述。
值得注意的是，在下述的存储器系统的操作中，对这样一个示例进行了详细的描述，即在该示例中存储模块2、第一存储控制器3、及第二存储控制器5是由信息处理设备中的CPU1控制的。然而，也可由第一存储控制器3和第二存储控制器5对存储器系统的操作进行控制。在这种情况下，第一存储控制器3及第二存储控制器5是由一DSP等等构成的，该DSP根据来自CPU1的一命令来执行下述处理。
如图8所示，当正常操作时，CPU1在每个预定时段将存储在存储器系统的每个存储模块2中的数据拷贝(镜像)到硬盘设备4上(步骤A1)。随后，CPU1观察在存储模块2中是否出现了故障(步骤A2)，并且如果未出现故障，则返回步骤A1的处理以继续进行将数据镜像到硬盘设备4的处理。
在任意的存储模块2中出现了故障的情况下，CPU1开始执行热交换处理以使得有可能移走有故障的存储模块(步骤A3)。例如，在通过信息处理设备中的输入设备(键盘、鼠标等等)而提供了一预定命令的情况下，或在通过网络等等而发送了一预定命令的情况下，开始执行热交换处理。
在执行热交换处理中，首先，CPU1检测有故障的存储模块的地址空间(存储区域)(步骤A4)，并在请求对有故障的存储模块进行存取的情况下，将其控制转换到通过第二存储控制器5的存储控制，以便可对硬盘设备4中的镜像数据进行存取(步骤A5)。此外，CPU1通过第一存储控制器3将一控制信号发送到每个存储模块2上(步骤A6)，该控制信号用于将总线操作从单向操作转换到双向操作。此后，如图7所示，第一存储控制器3和各个存储模块2利用其绕过有故障存储模块的一总线路径来执行数据的传输和接收。
当移走了有故障的存储模块时，为响应对存储模块进行存取的请求，CPU1通过第二存储控制器5来存取硬盘设备4而不是存取有故障的存储模块。另外，在请求对任一个其他存储模块进行存取的情况下，CPU1像往常一样利用可到达存储模块的一总线路径来执行数据的传输和接收(步骤A7)。
接下来，为了插入从故障中恢复的存储模块(或一新的存储模块)，CPU1确定是否请求开始执行热交换插入处理以能够插入一存储模块(步骤A8)。例如，在通过信息处理设备中的输入设备(键盘、鼠标等等)而提供了一预定命令的情况下，或在通过网络等等而发送了一预定命令的情况下，开始执行热交换插入处理。在未请求热交换插入处理的情况下，CPU1返回步骤A7的处理以继续执行上述热交换时的处理。
在请求开始执行热交换插入处理的情况下，CPU1首先将被转换成以可存取硬盘设备4的控制转换成用于存取原始存储模块2的控制(步骤A9)。此外，CPU1将一控制信号发送至第一存储控制器3(步骤A10)，该控制信号用于将总线操作从双向总线转换到单向总线。此后，当插入了从故障中恢复的存储模块(或新的存储模块)时，CPU1将与有故障的存储模块相对应的硬盘设备4中的数据拷贝到所插入的存储模块2中(步骤A11)并转换到正常操作。
根据该实施例的结构，即使在其内的存储控制器和多个存储模块串行连接成一环形的存储器系统中，无需增加存储模块的数量即可实现热交换功能。
(第二实施例)
如图9所示，第二实施例的存储器系统包括用于对有故障存储模块中的数据进行拷贝的镜像存储模块6以及如图4所示的第一实施例的存储器系统。
在该实施例中的存储器系统中，当检测到有故障的存储模块的地址空间时，将与所检测到的地址空间相对应的硬盘设备中的镜像数据拷贝到镜像存储模块6。此后，在请求对有故障模块进行存取的情况下，通过第一存储控制器来存取镜像存储模块6。另外，在插入新的存储模块时，将镜像存储模块6中的数据分别拷贝到硬盘设备及所插入的存储模块中。因为其他部件和操作与第一实施例的存储器系统相同，因此省去了对该部件及操作的描述。
根据该实施例的存储器系统，可实现热交换功能。此外，因为当请求对有故障的存储模块进行存取时，能够以比存取硬盘设备更高的速度来存取镜像存储模块6，因此与第一实施例相比可进一步减小对与有故障的存储模块相对应的一存储区域进行存取的时间。
(第三实施例)
如图10所示，第三实施例的存储器系统包括用于对有故障的存储模块中的数据进行拷贝的图形存储器7以及如图4所示的第一实施例的存储器系统。作为图形存储器7，可足以使用预先装配在信息处理设备中的一个图形存储器7。将有故障存储模块中的数据拷贝到图形存储器7的空闲存储区。
在该实施例的存储器系统中，当检测到有故障存储模块的地址空间时，将与所检测到的地址空间相对应的磁盘设备中的镜像数据拷贝到图形存储器7。此后，在请求对有故障的存储模块进行存取的情况下，通过第一存储控制器来存取图形存储器7。另外，当插入了新的存储模块时，将与有故障模块相对应的图形存储器7中的数据分别拷贝到硬盘设备及所插入的存储模块中。因为其他部件和操作与第一实施例的存储器系统相同，因此省去了对该部件及操作的描述。
在该实施例中，与第二实施例一样，可实现热交换功能。此外，因为当请求对有故障的存储模块进行存取时，能够以比存取硬盘设备更高的速度来存取图形存储器7，因此与第一实施例相比可进一步减小对与有故障的存储模块相对应的一存储区域进行存取的时间。
(第四实施例)
如图11所示，在第四实施例的存储器系统中，将有故障的存储模块中的数据拷贝到半导体存储器的空闲存储区8中，其中该半导体存储器位于其内未出现故障的其他存储模块中。
在该实施例的存储器系统中，当检测到有故障的存储模块的地址空间时，将与所检测到的地址空间相对应的磁盘设备中的镜像数据分散的拷贝到其内未出现故障的存储模块的空闲存储区8中。此后，在请求对有故障的存储模块进行存取的情况下，通过第一存储控制器来存取其内未出现故障的存储模块的空闲存储区8。另外，当插入了新的存储模块时，将与有故障模块相对应的空闲存储区中的数据分别拷贝到硬盘设备及所插入的存储模块中。因为其他部件和操作与第一实施例的存储器系统相同，因此省去了对该部件及操作的描述。
在该实施例中，与第二实施例一样，可实现热交换功能。此外，当请求对有故障的存储模块进行存取时，能够以比存取硬盘设备更高的速度来存取存储模块的空闲存储区8，因此与第一实施例相比可进一步减小对与有故障存储模块相对应的一存储区域进行存取的时间。
(第五实施例)
在第一至第四实施例中，因为在热交换时由双向总线来操作存储器系统，因此总线的利用率下降了。另外，因为其上的存储模块被移走的那部分成为了总线末端，因此很可能在热交换时不得不降低信号的传输速度。
将第五实施例的存储器系统构造成可实现热交换功能并且即使在热交换时也可由单向总线操作。
如图12所示，第五实施例的存储器系统包括多个(图中有三个)存储模块12(121、123、124)、用于控制CPU11对存储模块121进行存取的操作的第一存储控制器13、将所有存储模块12中的数据拷贝(镜像)到其上的硬盘设备14、以及用于控制CPU12对硬盘设备14进行存取的操作的第二存储控制器15，并且在该存储器系统中多个存储模块12和第一存储控制器13串行连接成环形。
存储模块12包括多个其上存储有数据的半导体存储器210以及用于在总线与半导体存储器210之间发送并接收信号的缓冲器单元310。此外，在该实施例的存储器系统中，提供了其插入在存储器系统中的伪模块16以代替有故障的存储模块(未示出的存储模块122)。图12给出了这样一个结构，即在该结构中存储器系统具有四个存储模块12并且插入了一伪模块16以代替未示出的存储模块122。然而，存储模块12的数量并不局限于四个，并且可提供任意数量的存储模块12。另外，不需要提供独立的缓冲器单元310，但是缓冲器单元310可位于半导体存储器210中。
如图12所示，伪模块16具有一个可使相邻两个存储模块12(或存储模块12和第一存储控制器13)彼此相连的短路线。将有故障存储模块122中的数据从镜像硬盘设备14分开拷贝到例如其内未出现故障的其他存储模块121、123、和124的空闲存储区中。值得注意的是按照与第二实施例或第三实施例相同的方式，可将有故障存储模块中的数据从硬盘设备拷贝到镜像存储模块或图形存储器中。
如图13A和13B所示，该实施例的缓冲器单元310具有三个缓冲器电路，并将其构造成可单向的将一信号分别发送到该缓冲器单元310所属存储模块中的半导体存储器210上、及相邻存储模块2上或第一存储控制器3上，并可接收来自其的一信号。图13A给出了在存储模块121、123和124的方向上对来自第一存储控制器13的信号进行传送的情况下的每个存储器单元310的结构。图13B给出了在第一存储控制器13的方向上对来自121、123和124的信号进行传送的情况下的每个缓冲单元310的结构。
存储器系统仅具有在图13A所示的缓冲器单元310中相连的一单向总线及在图13B所示的缓冲器单元310中相连的一单向总线中的一个，或者具有这两个单向总线。在具有该实施例的伪模块16的结构中，总线的利用率下降了。然而，该结构还可适用于这样一种情况，即与第一至第四实施例一样由双向总线来操作该存储器系统。通过这种结构也可实现热交换功能。
如图14所示，该实施例的第一存储控制器13包括用于将数据发送到相邻存储模块12上的驱动电路131以及用于接收来自相邻存储模块12的数据的接收电路132。与第一实施例一样，第二存储控制器15具有一驱动电路以及其输入端与其输出端彼此相连的一接收电路，并且将该第二存储控制器构造成可双向的将一信号发送到硬盘设备14并接收来自其的一信号(图6A和6B)。
接下来，参考附图15对该实施例的存储器系统的操作进行详细的说明。
值得注意的是，在下述的存储器系统的操作中，对这样一个示例进行了详细的描述，即在该示例中存储模块12、第一存储控制器13、及第二存储控制器15是由信息处理设备中的CPU11控制的。然而，也可由第一存储控制器13和第二存储控制器15对存储器系统的操作进行控制。在这种情况下，第一存储控制器13及第二存储控制器15是由一DSP等等构成的，该DSP根据来自CPU11的一预定命令来执行下述处理。
如图15所示，当正常操作时，CPU11在每个预定时段将存储在存储器系统的每个存储模块12中的数据拷贝(镜像)到硬盘设备14上(步骤B1)。随后，CPU1观察在存储模块12中是否出现了故障(步骤B2)，并且如果未出现故障，则返回步骤B1的处理以继续进行将数据镜像到硬盘设备14的处理。
在任意的存储模块12中出现了故障的情况下，CPU11开始执行热交换处理以使得有可能移走有故障的存储模块(步骤B3)。在通过信息处理设备中的输入设备(键盘、鼠标等等)而提供了一预定命令的情况下，或在通过网络等等而发送了一预定命令的情况下，开始执行热交换处理。
在执行热交换处理的过程中，首先，检测有故障的存储模块12的地址空间(存储区域)(步骤B4)，并且分散的将与地址空间相对应的硬盘设备14中的数据拷贝到其内未出现故障的各个存储模块12的空闲存储空间18上(步骤B5)。
此外，为响应对有故障的存储模块12进行存取的请求，CPU11转换存储控制以便存取其他存储模块12中的镜像数据(步骤B6)。
当移走了有故障的存储模块12并且插入了伪模块16以代替有故障的存储模块12时，此后，在请求对有故障的存储模块12进行存取的情况下，CPU11使用单向总线存取没有发生故障的对应存储模块的空隙存储空间18。另外，在请求对没有故障的存储模块进行存取的情况下，CPU11像往常一样利用单向总线来将数据发送到存储模块并接收来自其的数据(步骤B7)。
接下来，为了插入从故障中恢复的存储模块(或新的存储模块)，CPU11确定是否请求开始进行热交换插入处理以能够插入存储模块(步骤B8)。例如，在通过信息处理设备中的输入设备而提供了一预定命令的情况下，或在通过网络等等而发送了一预定命令的情况下，开始热交换插入处理。在没有请求热交换插入处理的情况下，CPU11返回到步骤B7的处理以继续进行热交换时的上述处理。
在请求开始进行热交换插入处理的情况下，首先，CPU11将被转换以可存取存储模块12的空闲存储区18的控制转换成用于存取原始存储模块12的控制(步骤B9)。此后，当移走了伪模块16并插入了从故障中恢复的存储模块(或新的存储模块)时，CPU11将与有故障存储模块的地址空间相对应的每个存储模块中的数据拷贝到所插入的存储模块12中(步骤B10)，并转换到正常操作。
根据该实施例的结构，可实现热交换功能。此外，因为当请求对有故障的存储模块进行存取时，能够以比存取硬盘设备更高的速度来存取其内未出现故障的存储模块的空闲存储区，因此与第一实施例相比进一步减小了对与有故障的存储模块相对应的一存储区进行存取的时间。此外，因为即使在热交换时也由单向总线来操作存储器系统，因此防止了总线利用率的下降。
(第六实施例)
如图16所示，第六实施例的存储器系统包括分别位于各个存储模块与总线的相连部分上的FET转换器19以代替上述第五实施例中的伪模块，该转换器用于连接或断开相邻两个存储模块(或是存储模块和第一存储控制器)的总线。
与第五实施例一样，将有故障存储模块中的数据从硬盘设备拷贝例如其内未出现故障的其他存储模块的空闲存储区中。与第二和第三实施例一样，可将有故障存储模块中的数据从硬盘设备拷贝到镜像存储模块或图形存储器中。
此外，与第五实施例一样，该实施例的存储器系统只具有在图13A所示的缓冲器单元310中相连的一单向总线及在图13B所示的缓冲器单元310中相连的一单向总线中的一个，或者可具有这两个单向总线。在具有该实施例的FET转换器19的结构中，总线的利用率下降了。然而，该结构还可适用于这样一种情况，即与第一至第四实施例一样由双向总线来操作该存储器系统。利用这种结构，也可实现热交换功能。此外，不需要提供独立的缓冲器单元，但是缓冲器单元可位于半导体存储器中。
如图17所示，该实施例的第一存储控制器23具有一解码器24，该解码器对从CPU发送来的一FET控制信号进行解码并开启/断开每个存储模块的FET转换器。该解码器24根据FET控制信号来开启与有故障的存储模块相对应的FET转换器19，并断开与其内未出现故障的存储模块相对应的FET转换器19。图17给出了这样一个例子，该例子中的存储器系统包括四个存储模块并对CPU发送来的三位FET控制信号C[2∶0]进行解码以由此控制四个FET转换器S0至S4的开启/断开。根据存储模块的数量来适当的设置FET控制信号的位数及解码数就足以了。
接下来，参照附图18对当该实施例的存储器系统进行热交换时的操作进行详细的说明。
值得注意的是，在作为一示例的存储模块和第一及第二存储控制器是由信息处理设备中的CPU所控制的情况下，对上述存储器系统的操作进行详细的说明。然而，还可由第一和第二存储控制器对存储系统的操作进行控制。在这种情况下，第一存储控制器及第二存储控制器是由一DSP等等构成的，该DSP根据的一预定命令来执行下述处理。
如图18所示，当正常操作时，CPU在每个预定时段将存储在存储器系统的每个存储模块中的数据拷贝(镜像)到硬盘设备上(步骤C1)。随后，CPU观察在每个存储模块中是否出现了故障(步骤C2)，并且如果未出现故障，则返回步骤C1的处理以继续进行将每个存储模块中的数据镜像到硬盘设备的处理。
在任意的存储模块中出现了故障的情况下，CPU开始执行热交换处理以能够移走有故障的存储模块(步骤C3)。例如，在通过信息处理设备中的输入设备(键盘、鼠标等等)而提供了一预定命令的情况下，或在通过网络等等而发送了一预定命令的情况下，开始执行热交换处理。
在执行热交换处理的过程中，首先，CPU检测有故障存储模块的地址空间(存储区域)(步骤C4)，并且分散的将与存储区相对应的硬盘设备中的数据拷贝到其内未出现故障的各个存储模块的空闲存储空间上(步骤C5)。此外，为响应对有故障的存储模块进行存取的请求，CPU转换存储控制以便存取其他存储模块中的镜像数据(步骤C6)。
此外，CPU将一FET控制信号发送到第一存储控制器(步骤C7)，该FET控制信号用于开启与有故障存储模块相对应的FET转换器19并且用于断开与其内未出现故障的存储模块相对应的FET转换器19(步骤C7)。
当移走了有故障的存储模块时，此后，在请求对有故障的存储模块进行存取的情况下，CPU利用单向总线来对其内未出现故障的对应存储模块的空闲存储区进行存取。另外，在请求对其内未出现故障的存储模块进行存取的情况下，CPU像往常一样利用单向总线来将数据发送到存储模块并接收来自其的数据(步骤C8)。
接下来，为了插入从故障中恢复的存储模块(或新的存储模块)，CPU11确定是否请求开始进行热交换插入处理以能够插入存储模块(步骤C9)。例如，在通过信息处理设备中的输入设备而提供了一预定命令的情况下，或在通过网络等等而发送了一预定命令的情况下，开始热交换插入处理。在没有请求热交换插入处理的情况下，CPU返回到步骤C8的处理以继续进行热交换时的上述处理。
在请求了开始进行热交换插入处理的情况下，首先，CPU将被转换以可存取存储模块的空闲存储区的控制转换成用于存取原始存储模块的控制(步骤C10)。此外，CPU将一FET控制信号发送至第一存储控制器23(步骤C11)，该控制信号用于断开与所有的存储模块相对应的FET转换器19。此后，当插入了从故障中恢复的存储模块(或新的存储模块)时，CPU将与其内检测到有故障的地址空间相对应的每个存储模块的空闲存储区中的数据拷贝到所插入的存储模块中(步骤C12)，并转换到正常操作。
根据该实施例的结构，如第五实施例一样，可实现热交换功能。此外，因为当请求对有故障的存储模块进行存取时，能够以比存取硬盘设备更高的速度来存取其内未出现故障的存储模块的空闲存储区，因此与第一实施例相比进一步减小了对与有故障存储模块相对应的一存储区进行存取的时间。此外，因为即使在热交换时也由单向总线来操作存储器系统，因此防止了总线利用率的下降。
(第七实施例)
如图19所示，第七实施例的存储器系统具有这样的结构，即在该结构中断开第六实施例中所描述的使第一存储控制器和多个存储模块相连的环形总线并且总线末端终结于终端电阻60等等中。图19给出了具有存储模块方向上的单向总线的结构，在该单向总线中对来自第一存储控制器的数据进行传送。然而，也可提供第一存储控制器方向上的一单向总线，在该单向总线上对来自存储模块的数据进行传送，或者可分别提供这两类单向总线。另外，在具有该实施例的FET转换器的结构中，总线的利用率下降了。然而，该结构还可适用于这样一种情况，即与第一至第四实施例一样由双向总线来操作该存储器系统。因为其他部件和操作与第六实施例的存储器系统相同，因此省去了对该部件及操作的描述。
根据该实施例，即使利用了这样一个存储器系统，即在该存储器系统中存储控制器和多个存储模块并未连接成环形而是如图19所示通过一总线串行相连，也可实现热交换功能，并且与第五实施例一样可减小在热交换时对与有故障的存储模块相对应的一存储区域进行存取的时间。另外，因为即使在热交换时也可由单向总线来操作存储器系统，因此可防止总线利用率的降低。
(第八实施例)
如图20所示，第八实施例的存储器系统包括具有短插脚71的连接器70以代替上述第七和第八实施例中所描述的FET转换器，该连接器在移走了存储模块时用于短路相邻的两个存储模块(或是存储模块和第一存储控制器)。
短插脚71被装配在相对的连接器70上以当如图21A所示在短插脚之间不存在有存储模块时使其彼此短路。当如图21B所示在短插脚之间插入了存储模块时由存储模块来解除短路。
将有故障存储模块中的数据从硬盘设备拷贝到例如其内未出现故障的其他存储模块的空闲存储区中。按照与第二实施例或第三实施例相同的方式，可将有故障存储模块中的数据从硬盘设备拷贝到镜像存储模块或图形存储器中。
此外，与第五实施例一样，该实施例的存储器系统只具有在图13A所示的缓冲器单元310中相连的一单向总线及在图13B所示的缓冲器单元310中相连的一单向总线中的一个，或者具有这两个单向总线。此外，在具有该实施例的短插脚71的结构中，总线的利用率下降了。然而，该结构还可适用于这样一种情况，即与第一至第四实施例一样由双向总线来操作该存储器系统。通过这种结构也可实现热交换功能。另外，不需要提供独立的缓冲器单元，但是缓冲器单元可位于半导体存储器中。
接下来，参考图22对该实施例的存储器系统的热交换时的操作进行详细的描述。
值得注意的是，在作为一示例的存储模块和第一及第二存储控制器是由信息处理设备中的CPU所控制的情况下，对上述存储器系统的操作进行详细的说明。然而，还可由第一和第二存储控制器对存储系统的操作进行控制。在这种情况下，第一存储控制器及第二存储控制器是由一DSP等等构成的，该DSP根据的一预定命令来执行下述处理。
如图22所示，当正常操作时，CPU在每个预定时段将存储在存储器系统的每个存储模块中的数据拷贝(镜像)到硬盘设备上(步骤D1)。随后，CPU观察在每个存储模块中是否出现了故障(步骤D2)，并且如果未出现故障，则返回步骤D1的处理以继续进行将每个存储模块中的数据镜像到硬盘设备的处理。
在任意的存储模块中出现了故障的情况下，CPU开始执行热交换处理以能够移走有故障的存储模块(步骤D3)。例如，在通过信息处理设备中的输入设备(键盘、鼠标等等)而提供了一预定命令的情况下，或在通过网络等等而发送了一预定命令的情况下，开始执行热交换处理。
在执行热交换处理的过程中，首先，CPU检测有故障存储模块的地址空间(存储区域)(步骤D4)，并且分散的将与存储区相对应的硬盘设备中的数据拷贝到其内未出现故障的各个存储模块的空闲存储空间上(步骤D5)。此外，为响应对有故障的存储模块进行存取的请求，CPU转换存储控制以便存取其他存储模块中的镜像数据(步骤D6)。
当通过移走有故障的存储模块而使短插脚71短路时，在请求对有故障的存储模块进行存取的情况下，CPU利用单向总线来对其内未出现故障的对应存储模块的空闲存储区进行存取。另外，在请求对其内未出现故障的存储模块进行存取的情况下，CPU像往常一样利用单向总线来将数据发送到存储模块并接收来自其的数据(步骤D7)。
接下来，为了插入从故障中恢复的存储模块(或新的存储模块)，CPU确定是否请求开始进行热交换插入处理以插入存储模块(步骤D8)。例如，在通过信息处理设备中的输入设备而提供了一预定命令的情况下，或在通过网络等等而发送了一预定命令的情况下，开始热交换插入处理。在没有请求热交换插入处理的情况下，CPU返回到步骤D7的处理以继续进行热交换时的上述处理。
在请求了开始进行热交换插入处理的情况下，首先，CPU将被转换以可存取存储模块的空闲存储区的控制转换成用于存取原始存储模块的控制(步骤D9)。此后，当插入了从故障中恢复的存储模块(或新的存储模块)并且解除了短插脚的短路时，CPU将与其内检测到有故障的地址空间相对应的每个存储模块的空闲存储区中的数据拷贝到所插入的存储模块中(步骤D10)，并转换到正常操作。
根据该实施例的结构，与第五实施例一样，可实现热交换功能。此外，因为当请求对有故障的存储模块进行存取时，能够以比存取硬盘设备更高的速度来存取其内未出现故障的存储模块的空闲存储区，因此与第一实施例相比进一步减小了对与有故障存储模块相对应的一存储区进行存取的时间。此外，因为即使在热交换时也由单向总线来操作存储器系统，因此防止了总线利用率的下降。
虽然利用专用名词已对本发明的优选实施例进行了描述，但是该描述只是示例性的，并且应该明白的是在不脱离随后权利要求得精神和范围的情况下可对其作出修改和变化。

Claims (38)

1.一种存储器系统，包括：
多个存储模块，每个存储模块具有用于保存数据的存储区和用于在存储区和总线之间发送并接收数据并具有缓冲电路的缓冲器单元；
一硬盘设备，将存储在所述多个存储模块中的数据拷贝到该硬盘设备上；
一控制设备，通过所述总线与所述多个缓冲器单元串行连接成一环形，在更换任意存储模块而使得总线连接断开的过程中，该控制设备通过每个缓冲电路将所述总线从可单向的发送并接收信号的单向总线转换到可双向的发送并接收信号的双向总线、检测被更换的所述存储模块的地址空间、并当请求对被更换的所述存储模块进行存取时对与所检测到的地址空间相对应的所述硬盘设备中的一存储区进行存取；以及
一CPU，该CPU控制所述控制设备对所述多个存储模块的存取操作。
2.根据权利要求1的存储器系统，进一步包括一短路设备，在更换任意的存储模块时，该短路设备恢复由于移走所述被更换的存储模块而断开的总线连接。
3.根据权利要求2的存储器系统，其中所述短路设备是一伪模块，该伪模块被插入以代替被更换的所述存储模块并且该伪模块具有一短路线，该短路线使由于移走所述存储模块而断开的总线连接短路。
4.根据权利要求2的存储器系统，其中所述短路设备是分别与每个存储模块相关联的多个FET转换器，这些FET转换器用于使总线连接短路或断路，并且
在更换任意存储模块的过程中，所述控制设备产生了一控制信号，该控制信号用于开启与被更换的存储模块相关联的FET转换器并断开与其他存储模块相关联的FET转换器。
5.根据权利要求2的存储器系统，其中所述短路电路是一连接器，该连接器具有短插脚，该短插脚在当移走所述任意存储模块时使由于移走所述任意存储模块而断开的总线连接短路并且在当插入更换后的存储模块时解除短路。
6.一种存储器系统，包括：
多个存储模块，每个存储模块具有用于保存数据的存储区和用于在存储区和总线之间发送并接收数据并具有缓冲电路的缓冲器单元；
一硬盘设备，将存储在所述多个存储模块中的数据拷贝到该硬盘设备上；
一存储器，将存储在任意存储模块中的数据临时拷贝在该存储器中；
一控制设备，通过所述总线与所述多个缓冲器单元串行连接成一环形，并与所述存储器相连，在更换任意存储模块而使得总线连接断开的过程中，该控制设备通过每个缓冲电路将所述总线从可单向的发送并接收信号的单向总线转换到可双向的发送并接收信号的双向总线、检测被更换的所述存储模块的地址空间、将来自所述硬盘设备的与所检测到的地址空间相对应的数据拷贝到所述存储器中、并当请求对被更换的所述存储模块进行存取时对与所检测到的地址空间相对应的所述存储器中的一存储区进行存取；以及
一CPU，该CPU控制所述控制设备对所述多个存储模块的存取操作。
7.根据权利要求6的存储器系统，进一步包括一短路设备，在更换任意的存储模块时，该短路设备恢复由于移走所述被更换的存储模块而断开的总线连接。
8.根据权利要求7的存储器系统，其中所述短路设备是一伪模块，该伪模块被插入以代替被更换的所述存储模块并且该伪模块具有一短路线，该短路线使由于移走所述存储模块而断开的总线连接短路。
9.根据权利要求7的存储器系统，其中所述短路设备是分别与每个存储模块相关联的多个FET转换器，这些FET转换器用于使总线连接短路或断路，并且
在更换任意存储模块的过程中，所述控制设备产生了一控制信号，该控制信号用于开启与被更换的所述存储模块相关联的FET转换器并断开与其他存储模块相关联的FET转换器。
10.根据权利要求7的存储器系统，其中所述短路电路是一连接器，该连接器并且具有短插脚，该短插脚在当移走所述任意存储模块时使由于移走所述任意存储模块而断开的总线连接短路并且在当插入更换后的存储模块时解除短路。
11.根据权利要求6的存储器系统，其中所述存储器是一个镜像的存储模块，其具有用于保存数据的一存储区和用于在该存储区和总线之间发送并接收数据的缓冲器单元。
12.根据权利要求6的存储器系统，其中所述存储器是一图形存储器。
13.根据权利要求6的存储器系统，其中所述存储器是除被更换的所述存储模块之外的其他存储模块的空闲存储区。
14.一种存储器系统，包括：
多个存储模块，每个存储模块具有用于保存数据的存储区和用于在存储区和总线之间发送并接收数据的缓冲器单元；
一硬盘设备，将存储在所述多个存储模块中的数据拷贝到该硬盘设备上；
一存储器，将存储在任意存储模块中的数据临时拷贝在该存储器中；
一短路设备，在更换任意的存储模块的过程中，该短路设备恢复由于移走被更换的所述存储模块而断开的总线连接；
一控制设备，通过所述总线与所述多个缓冲器单元串行连接成可单向的发送并接收信号的单向总线，在更换任意存储模块的过程中，该控制设备检测被更换的所述存储模块的地址空间、将来自所述硬盘设备的与所检测到的地址空间相对应的数据拷贝到所述存储器中、并当请求对被更换的所述存储模块进行存取时对与所检测到的地址空间相对应的所述存储器中的一存储区进行存取；以及
一CPU，该CPU控制所述控制设备对所述多个存储模块的存取操作。
15.根据权利要求14的存储器系统，其中所述短路设备是一伪模块，该伪模块被插入以代替被更换的所述存储模块并且该伪模块具有一短路线，该短路线使由于移走所述存储模块而断开的总线连接短路。
16.根据权利要求14的存储器系统，其中所述短路设备是分别与每个存储模块相关联的多个FET转换器，这些FET转换器用于使总线连接短路或断路，并且
在更换任意存储模块的过程中，所述控制设备产生了一控制信号，该控制信号用于开启与被更换的所述存储模块相关联的FET转换器并断开与其他存储模块相关联的FET转换器。
17.根据权利要求14的存储器系统，其中所述短路电路是一连接器，该连接器具有短插脚，该短插脚在当移走所述任意存储模块时使由于移走所述任意存储模块而断开的总线连接短路并且在当插入更换后的存储模块时解除短路。
18.根据权利要求14的存储器系统，其中所述存储器是一个镜像的存储模块，其具有用于保存数据的一存储区和用于在该存储区和总线之间发送并接收数据的缓冲器单元。
19.根据权利要求14的存储器系统，其中所述存储器是一图形存储器。
20.根据权利要求14的存储器系统，其中所述存储器是除被更换的所述存储模块之外的其他存储模块的空闲存储区。
21.一种用于存储器系统的控制方法，该存储器系统具有多个存储模块，每个存储模块具有用于保存数据的存储区和用于在存储区和总线之间发送并接收数据的缓冲器单元，
其中所有所述缓冲器单元与一控制设备通过所述总线串行连接成一环形，该控制设备用于控制对存储模块进行存取的操作，所述方法包括步骤：
在每个预定时段将存储在所述多个存储模块中的数据拷贝到一硬盘设备上；
在更换任意存储模块的过程中，将所述总线从可单向的发送并接收信号的单向总线转换到可双向的发送并接收信号的双向总线；
检测被更换的所述存储模块的地址空间；并且
当请求对被更换的所述存储模块进行存取时对与所检测到的地址空间相对应的所述硬盘设备中的一存储区进行存取。
22.根据权利要求21的用于存储器系统的控制方法，进一步包括步骤：
在更换任意存储模块的过程中，插入一伪模块以代替被更换的所述存储模块，该伪模块具有一短路线，该短路线使由于移走所述存储模块而断开的总线短路。
23.根据权利要求21的用于存储器系统的控制方法，进一步包括步骤：
在更换任意存储模块的过程中，开启与被更换的所述存储模块相关联的FET转换器并断开与其他存储模块相关联的FET转换器，其中这些FET转换器用于使所述总线连接短路或断路。
24.根据权利要求21的用于存储器系统的控制方法，进一步包括步骤：
在更换任意存储模块的过程中，使与被更换的所述存储模块相关联的一连接器中的短插脚短路并解除与其他存储模块相关联的短插脚的短路，其中这些短插脚用于使所述总线短路或断路。
25.一种用于存储器系统的控制方法，该存储器系统具有多个存储模块，每个存储模块具有用于保存数据的存储区和用于在存储区和总线之间发送并接收数据的缓冲器单元，
其中所有所述缓冲器单元与一控制设备通过所述总线串行连接成一环形，该控制设备用于控制对存储模块进行存取的操作，所述方法包括步骤：
在每个预定时段将存储在所述多个存储模块中的数据拷贝到一硬盘设备上；
在更换任意存储模块的过程中，将所述总线从可单向的发送并接收信号的单向总线转换到可双向的发送并接收信号的双向总线；
检测被更换的所述存储模块的地址空间；
将来自所述硬盘设备的与所检测到的地址空间相对应的数据拷贝到一存储器中；并且
当请求对被更换的所述存储模块进行存取时对与所检测到的地址空间相对应的所述存储器中的一存储区进行存取。
26.根据权利要求25的用于存储器系统的控制方法，进一步包括步骤：
在更换任意存储模块的过程中，插入一伪模块以代替被更换的所述存储模块，该伪模块具有一短路线，该短路线使由于移走所述存储模块而断开的总线短路。
27.根据权利要求25的用于存储器系统的控制方法，进一步包括步骤：
在更换任意存储模块的过程中，开启与被更换的所述存储模块相关联的FET转换器并断开与其他存储模块相关联的FET转换器，其中这些FET转换器用于使所述总线连接短路或断路。
28.根据权利要求25的用于存储器系统的控制方法，进一步包括步骤：
在更换任意存储模块的过程中，使与被更换的所述存储模块相关联的一连接器中的短插脚短路并解除与其他存储模块相关联的短插脚的短路，其中这些短插脚用于使所述总线短路或断路。
29.根据权利要求25的用于存储器系统的控制方法，其中所述存储器是一个镜像的存储模块，其具有用于保存数据的一存储区和用于在该存储区和总线之间发送并接收数据的缓冲器单元。
30.根据权利要求25的用于存储器系统的控制方法，其中所述存储器是一图形存储器。
31.根据权利要求25的用于存储器系统的控制方法，其中所述存储器是除被更换的所述存储模块之外的其他存储模块的空闲存储区。
32.根据权利要求25的用于存储器系统的控制方法，其中所述存储器是除被更换的所述存储模块之外的其他存储模块的空闲存储区。
33.一种用于存储器系统的控制方法，该存储器系统具有多个存储模块，每个存储模块具有用于保存数据的存储区和用于在存储区和总线之间发送并接收数据的缓冲器单元，
其中所有所述缓冲器单元通过所述总线串行连接成可单向的发送并接收信号的单向总线，所述方法包括步骤：
在每个预定时段将存储在所述多个存储模块中的数据拷贝到一硬盘设备上；
在更换任意的存储模块的过程中，使由于移走被更换的所述存储模块而断开的总线连接短路；
检测被更换的所述存储模块的地址空间；
将来自所述硬盘设备的与所检测到的地址空间相对应的数据拷贝到一存储器中；并且
当请求对被更换的所述存储模块进行存取时对与所检测到的地址空间相对应的所述存储器中的一存储区进行存取。
34.根据权利要求33的用于存储器系统的控制方法，进一步包括步骤：
在更换任意存储模块的过程中，插入一伪模块以代替被更换的所述存储模块，该伪模块具有一短路线，该短路线使由于移走所述存储模块而断开的总线短路。
35.根据权利要求33的用于存储器系统的控制方法，进一步包括步骤：
在更换任意存储模块的过程中，开启与被更换的所述存储模块相关联的FET转换器并断开与其他存储模块相关联的FET转换器，其中这些FET转换器用于使所述总线连接短路或断路。
36.根据权利要求33的用于存储器系统的控制方法，进一步包括步骤：
在更换任意存储模块的过程中，使与被更换的所述存储模块相关联的一连接器中的短插脚短路并解除与其他存储模块相关联的短插脚的短路，其中这些短插脚用于使所述总线短路或断路。
37.根据权利要求33的用于存储器系统的控制方法，其中所述存储器是一个镜像的存储模块，其具有用于保存数据的一存储区和用于在该存储区和总线之间发送并接收数据的缓冲器单元。
38.根据权利要求33的用于存储器系统的控制方法，其中所述存储器是一图形存储器。
CN200310118777.XA 2002-12-02 2003-12-02 存储器系统及其控制方法 Expired - Fee Related CN1251100C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP349867/2002 2002-12-02
JP2002349867A JP4072424B2 (ja) 2002-12-02 2002-12-02 メモリシステム及びその制御方法

Publications (2)

Publication Number Publication Date
CN1504908A CN1504908A (zh) 2004-06-16
CN1251100C true CN1251100C (zh) 2006-04-12

Family

ID=32752279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200310118777.XA Expired - Fee Related CN1251100C (zh) 2002-12-02 2003-12-02 存储器系统及其控制方法

Country Status (4)

Country Link
US (2) US20040158675A1 (zh)
JP (1) JP4072424B2 (zh)
CN (1) CN1251100C (zh)
TW (1) TW200502768A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008071096A1 (fr) * 2006-12-15 2008-06-19 Huawei Technologies Co., Ltd. Système et procédé à tampon multi-niveau

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7444558B2 (en) * 2003-12-31 2008-10-28 Intel Corporation Programmable measurement mode for a serial point to point link
US7254663B2 (en) * 2004-07-22 2007-08-07 International Business Machines Corporation Multi-node architecture with daisy chain communication link configurable to operate in unidirectional and bidirectional modes
US7539800B2 (en) * 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
US7334070B2 (en) * 2004-10-29 2008-02-19 International Business Machines Corporation Multi-channel memory architecture for daisy chained arrangements of nodes with bridging between memory channels
JP3928732B2 (ja) * 2005-01-06 2007-06-13 コニカミノルタビジネステクノロジーズ株式会社 カラー画像形成装置および画像保存装置
JP4274140B2 (ja) * 2005-03-24 2009-06-03 日本電気株式会社 ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法
JP4474648B2 (ja) 2005-03-25 2010-06-09 日本電気株式会社 メモリシステム及びそのホットスワップ方法
JP2006333110A (ja) * 2005-05-26 2006-12-07 Konica Minolta Business Technologies Inc カラー画像形成装置
GB2428496A (en) * 2005-07-15 2007-01-31 Global Silicon Ltd Error correction for flash memory
US7404050B2 (en) * 2005-08-01 2008-07-22 Infineon Technologies Ag Method of operating a memory device, memory module, and a memory device comprising the memory module
DE102005043547B4 (de) * 2005-09-13 2008-03-13 Qimonda Ag Speichermodul, Speichervorrichtung und Verfahren zum Betreiben einer Speichervorrichtung
US20070113026A1 (en) * 2005-10-26 2007-05-17 Beseda David J Dedicated memory module for device
US20070101087A1 (en) * 2005-10-31 2007-05-03 Peter Gregorius Memory module and memory device and method of operating a memory device
DE102006006571A1 (de) * 2006-02-13 2007-08-16 Infineon Technologies Ag Halbleiteranordnung und Verfahren zum Betreiben einer Halbleiteranordnung
KR100825791B1 (ko) * 2006-11-08 2008-04-29 삼성전자주식회사 저속 ａｔｅ 장비를 사용하여 용이하게 테스트될 수 있는고속 메모리장치 및 이에 대한 입출력핀 제어방법
US7908418B2 (en) * 2007-11-16 2011-03-15 Fujitsu Limited Storage system, storage device, and host device
CN101266814B (zh) * 2008-05-08 2010-06-30 杭州华三通信技术有限公司 存储系统中的磁盘定位方法和实现磁盘定位的存储系统
CN101754236B (zh) * 2009-12-22 2013-02-27 重庆重邮东电通信技术有限公司 Td-scdma网络集中监测系统的技术参数测算模型
US9502139B1 (en) * 2012-12-18 2016-11-22 Intel Corporation Fine grained online remapping to handle memory errors
US9606944B2 (en) 2014-03-20 2017-03-28 International Business Machines Corporation System and method for computer memory with linked paths
US9632927B2 (en) 2014-09-25 2017-04-25 International Business Machines Corporation Reducing write amplification in solid-state drives by separating allocation of relocate writes from user writes
US10078582B2 (en) 2014-12-10 2018-09-18 International Business Machines Corporation Non-volatile memory system having an increased effective number of supported heat levels
US9779021B2 (en) 2014-12-19 2017-10-03 International Business Machines Corporation Non-volatile memory controller cache architecture with support for separation of data streams
US20170046212A1 (en) * 2015-08-13 2017-02-16 Qualcomm Incorporated Reducing system downtime during memory subsystem maintenance in a computer processing system
US9886208B2 (en) 2015-09-25 2018-02-06 International Business Machines Corporation Adaptive assignment of open logical erase blocks to data streams
CN107134294B (zh) * 2017-05-27 2020-04-24 北京东土军悦科技有限公司 一种ecc信息获取方法及系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295258A (en) * 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
GB2292277B (en) * 1994-08-12 1998-11-18 Icl Systems Ab Bus line buffering
US5586291A (en) * 1994-12-23 1996-12-17 Emc Corporation Disk controller with volatile and non-volatile cache memories
US6571324B1 (en) * 1997-06-26 2003-05-27 Hewlett-Packard Development Company, L.P. Warmswap of failed memory modules and data reconstruction in a mirrored writeback cache system
US6487623B1 (en) * 1999-04-30 2002-11-26 Compaq Information Technologies Group, L.P. Replacement, upgrade and/or addition of hot-pluggable components in a computer system
US6766469B2 (en) * 2000-01-25 2004-07-20 Hewlett-Packard Development Company, L.P. Hot-replace of memory
JP4569912B2 (ja) * 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリシステム
US6658509B1 (en) * 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
US6754785B2 (en) * 2000-12-01 2004-06-22 Yan Chiew Chow Switched multi-channel network interfaces and real-time streaming backup
US6725304B2 (en) * 2000-12-19 2004-04-20 International Business Machines Corporation Apparatus for connecting circuit modules
US6934785B2 (en) * 2000-12-22 2005-08-23 Micron Technology, Inc. High speed interface with looped bus
US6889304B2 (en) * 2001-02-28 2005-05-03 Rambus Inc. Memory device supporting a dynamically configurable core organization
US6847617B2 (en) * 2001-03-26 2005-01-25 Intel Corporation Systems for interchip communication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008071096A1 (fr) * 2006-12-15 2008-06-19 Huawei Technologies Co., Ltd. Système et procédé à tampon multi-niveau

Also Published As

Publication number Publication date
JP2004185199A (ja) 2004-07-02
US20090164724A1 (en) 2009-06-25
CN1504908A (zh) 2004-06-16
US20040158675A1 (en) 2004-08-12
TW200502768A (en) 2005-01-16
JP4072424B2 (ja) 2008-04-09

Similar Documents

Publication Publication Date Title
CN1251100C (zh) 存储器系统及其控制方法
CN1053281C (zh) 系统总线外围总线间最佳数据传送用多总线系统总线桥
CN101060412A (zh) 以太网电源系统、控制单元、主控模块及以太网电源供电方法
CN1064463C (zh) 在信息处理系统的不同总线结构之间提供准确和完整的通信的方法和设备
CN1277226C (zh) 分布式共享内存系统数据维护方法
CN1881934A (zh) 微处理器、网络系统和通信方法
CN1906586A (zh) 用于在多处理器系统中处置处理错误的方法和设备
CN1863081A (zh) 基于智能平台管理接口的管理系统和方法
CN1493993A (zh) 移动计算环境中保持事务处理高速缓存一致性的系统和方法
CN1176436A (zh) 通信监视控制装置及通信监视控制方法
CN1521625A (zh) 容错计算机系统，其再同步方法，及其再同步程序
CN1960452A (zh) 分离型信号处理设备及其软件版本更新方法
CN1852502A (zh) 一种集群系统中实现负载均衡的方法、系统和存储控制器
CN1926528A (zh) 提供容错性和增强的稳定性的数据通信模块
CN1869932A (zh) 实现数据升级的计算机处理系统以及数据升级方法
CN1877552A (zh) 通信装置、转换方法和转换程序
CN1556625A (zh) 一种基于多网卡的网络设备的数据传输方法和装置
CN1794197A (zh) 双重同步系统和双重同步系统的操作方法
CN1111793C (zh) 冗余装置
CN1696917A (zh) 主从系统中直接内存存取控制器及总线结构
CN101038572A (zh) 数据传送装置及数据传送系统
CN1622331A (zh) 半导体集成电路及微处理器单元切换方法
CN1866875A (zh) 在网元与网管间实现数据配置的存储管理方法与系统
CN1287259C (zh) 在通信设备中操作多个i2c从器件的装置及其方法
CN1655111A (zh) 存储系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130903

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130903

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060412

Termination date: 20141202

EXPY Termination of patent right or utility model