CN114691565A - 直接内存访问装置与使用其的电子设备 - Google Patents

Abstract

本发明提供一种直接内存访问装置与使用其的电子设备，其具有多个第一缓存器、第二缓存器与第一至第三选择器。所述多个第一缓存器用于储存多个传输设定，其中每一个传输设定包括控制指令、来源位置与目的位置。所述第一至第三选择器电性连接所述多个第一缓存器与所述第二缓存器之间。根据选择信号，所述第一至第三选择器选择多个传输设定的其中一个，以分别将被选择的传输设定的控制指令、来源位置与目的位置送至所述第二缓存器储存，使得所述直接内存访问装置进行所述第二缓存器暂储存的传输设定的控制指令、来源位置与目的位置所对应的传输。

Description

直接内存访问装置与使用其的电子设备

技术领域

本发明有关于一种直接内存访问(Direct Memory Access，DMA)技术，且特别是关于一种可以减少传输排程的设定时间的直接内存访问装置与使用所述直接内存访问装置的电子设备。

背景技术

直接内存访问技术允许具有计算能力的电子设备中的设备单元可以不通过处理器的介入处理，即可以直接地对内存装置(例如但不限定为系统内存)进行存取。上述电子设备例如但不限定为计算机、智能手机、平板计算机或智能家电，以及上述设备单元例如但不限定为硬盘控制器、绘图显示适配器、网络卡或声卡。

在一些使用情境下，直接内存访问装置需要根据设定的传输排程来对内存装置存取。于现有技术中，使用者须预先将每组传输设定描述于内存装置中，直接内存访问装置根据描述于内存装置的传输设定的控制指令、来源位置与目的位置处理完一组传输后，会接着根据传输设定的下一个位置(例如，NEXTn)，进行内存装置的NEXTn位置的传输设定所描述的传输。

举例来说，传输设定A的下一个位置为传输设定C，传输设定C的下一个位置为传输设定B，以及传输设定B的下一个位置为传输设定A，则直接内存访问装置可以循环地进行传输设定A、C与B所描述的传输。然而，当使用者想要重新设定或修改上述三组传输设定所形成的传输排程时，则需要修改每一组传输设定的下一个位置。当传输排程中的传输设定组数较多时，则传输排程的设定时间(或修改时间)将会花费许多个频率(cycle)的时间，且对使用者来说，需要修改每一组传输设定的下一个位置，也会对用户造成许多的不方便。

发明内容

本发明的实施例提供了一种直接内存访问装置，包括：多个第一缓存器，用于储存多个传输设定(transmission configurations)，其中每一个传输设定包括控制指令、来源位置与目的位置；第二缓存器；以及第一至第三选择器，电性连接所述多个第一缓存器与所述第二缓存器之间；其中根据选择信号，所述第一至第三选择器选择多个传输设定的其中一个，以分别将被选择的传输设定的控制指令、来源位置与目的位置送至所述第二缓存器储存，使得所述直接内存访问装置进行所述第二缓存器暂储存的传输设定的控制指令、来源位置与目的位置所对应的传输。

在一些实施例中，所述多个第一缓存器与所述多个传输设定的数量为8至16个。

在一些实施例中，所述直接内存访问装置还包括：选择信号产生器，电性连接所述第一至第三选择器，并用于产生所述选择信号。

在一些实施例中，所述选择信号产生器包括：第三缓存器，用于储存用户输入的用户排程控制信号；以及第四选择器，根据计数信号，选择所述用户排程控制信号的部分位作为所述选择信号。

在一些实施例中，所述选择信号产生器还包括：计数器，电性连接所述第四选择器，用于产生所述计数信号。

在一些实施例中，所述计数器还接收用户排程折返信号以设定最大值，所述计数器于计数至所述最大值时，归零重新计数。

本发明的实施例还提供了一种直接内存访问装置，包括：多个第一缓存器；第二缓存器；多个选择器，电性连接于所述多个第一缓存器与所述第二缓存器之间；以及选择信号产生器，电性连接所述多个选择器；其中所述多个选择器根据选择信号，选择多个第一缓存器的其中一个所储存的传输设定至所述第二缓存器储存直接内存访问装置，且所述直接内存访问装置进行所述第二缓存器储存的传输设定；其中所述选择信号产生器接收用户排程控制信号，所述用户排程控制信号决定所述多个第一缓存器的多个传输设定被选择至第二缓存器储存的顺序，从而决定传输排程。

在一些实施例中，所述选择信号产生器还接收用户排程折返信号，所述用户排程折返信号用于决定所述传输排程中的多个传输的折返点。

本发明的实施例还提供了一种电子设备，包括：设备单元；内存装置；处理单元，电性连接于所述设备单元与所述内存装置之间；以及前述的直接内存访问装置，电性连接于所述设备单元与所述内存装置之间。

在一些实施例中，所述设备单元为硬盘控制器、绘图显示适配器、网络卡或声卡。

相较于现有技术，通过使用本发明实施例的直接内存访问装置，在用户想修改传输设定排程时，不用麻烦地输入多笔数据修改每一组传输设定的下一个位置(NEXTn)，且更不用花费许多个频率的时间。

附图说明

通过下面结合附图对实施例的详细描述，可以更全面地理解本发明，其中：

图1是根据本发明实施例的直接内存访问装置的结构示意图；

图2是根据本发明实施例的直接内存访问装置进行传输排程的传输的信号波形示意图；

图3是根据本发明实施例的选择信号产生器的结构示意图；

图4是根据本发明另一实施例的直接内存访问装置进行传输排程的传输的信号波形示意图；

图5是现有技术的直接内存访问装置的设定或修改传输排程的波形示意图；

图6是根据本发明任一实施例的直接内存访问装置设定或修改传输排程的波形示意图；以及

图7是根据本发明实施例的电子设备的结构示意图。

图式中所标示的符号说明如下：1直接内存访问装置；T0～T15第一缓存器；MUX1～MUX4选择器；TOUT第二缓存器；CTL、CTL0～CTL15控制指令；SA、SA0～SA15来源位置；DA、DA0～DA15来源位置；SEL选择信号；HCLK频率；USCTL用户排程控制信号；USRT用户排程折返信号；CNT计数器；SEL_CNT计数信号；SEL_CNT_CL清除信号；HTRANS、HADDR信号；HWRITE写入信号；7电子设备；2处理器；3内存装置；以及4设备单元。

具体实施方式

在现有技术中，若使用者想修改多组传输设定的传输排程(即，多组传输设定的传输顺序)时，则必须修改每一组传输设定连结至下一组传输设定的下一个位置(NEXTn)，导致了使用者的不方便与花费许多个频率的时间。为了解决上述技术问题，在本发明实施例中，多组传输设定被储存于直接内存访问装置中，且不需大量修改即可改变传输设定的排程顺序，以借此满足使用者想修改传输设定排程时，不用麻烦地输入多笔数据修改每一组传输设定的下一个位置(NEXTn)，且更不用花费许多个频率的时间。

进一步地说，每一组传输设定包括了控制指令、来源位置与目的位置，且被储存于指定的第一缓存器内。用户可以通过输入的选择信号选择输出传输设定至第二缓存器。直接内存访问装置根据第二缓存器内的传输设定进行对应的传输。如此，通过改变选择信号，直接内存访问装置可以进行对应的传输排程，其中每一个频率的选择信号为由用户输入至第三缓存器中的用户排程控制信号的一部分。

举例来说，直接内存访问装置中有五个第一缓存器分别储存有传输设定A～E，且选择信号在五个频率内依序为0x3、0x1、0x2、0x0与0x4，则直接内存访问装置会进行传输设定D、B、C、A、E的传输。只要用户设定选择信号在五个频率内依序为0x3、0x1、0x2、0x0与0x4，且在每下五个频率也重复为0x3、0x1、0x2、0x0与0x4，则直接内存访问装置会重复地进行传输设定D、B、C、A、E的传输。简单地说，使用者可以通过改变输入的选择信号，设定由传输设定A～E形成的传输。在其他实施例中，也有可能每三个频率内的选择信号依序为0x3、0x1与0x2，故直接内存访问装置会重复地进行传输设定D、B与C的传输。

请参照图1，图1是根据本发明实施例的直接内存访问装置的结构示意图。直接内存访问装置1包括多个第一缓存器T0～T15、多个选择器MUX1～MUX3与第二缓存器TOUT。多个第一缓存器T0～T15的每一个电性连接多个选择器MUX1～MUX3的输入端，以及多个选择器MUX1～MUX3的输出端电性连接第二缓存器TOUT。多个第一缓存器T0～T15的每一个储存有一组传输设定，例如，第一缓存器T0储存有传输设定I的控制指令CTL0、来源位置SA0与目的位置DA0，第一缓存器T0储存有传输设定II的控制指令CTL1、来源位置SA1与目的位置DA1，以及第一缓存器T15储存有传输设定XV的控制指令CTL15、来源位置SA15与目的位置DA15，其中任一组控制指令、来源位置与目的位置可以以表格的方式被储存。附带一提的是，虽然图1以16个传输设定与16个第一缓存器T0～T15为例进行说明，但本发明不以此为限制，只要传输设定与第一缓存器的数量大于等于2个即可，但以常用的应用来说，较佳地，传输设定与第一缓存器的数量可以是8至16个。

选择器MUX1接收第一缓存器T0～T15储存的控制指令CTL0～CTL15，并根据接收的选择信号SEL选择输出控制指令CTL0～CTL15的其中一个给第二缓存器TOUT，以将控制指令CTL0～CTL15中被选择者储存为第二缓存器TOUT储存的控制指令CTL。选择器MUX2接收第一缓存器T0～T15储存的来源位置SA0～SA15，并根据接收的选择信号SEL选择输出来源位置SA0～SA15的其中一个给第二缓存器TOUT，以将来源位置SA0～SA15中被选择者储存为第二缓存器TOUT储存的来源位置SA。选择器MUX3接收第一缓存器T0～T15储存的目的位置DA0～DA15，并根据接收的选择信号SEL选择输出目的位置DA0～DA15的其中一个给第二缓存器TOUT，以将目的位置DA0～DA15中被选择者储存为第二缓存器TOUT储存的目的位置DA。举例来说，当选择信号SEL为0xF，则第二缓存器TOUT储存的控制指令CTL、来源位置SA与目的位置DA分别为传输设定XV的控制指令CTL15、来源位置SA15与目的位置DA15，接着，直接内存访问装置1进行传输设定XV的传输。

图1中每一个频率的选择信号SEL可以是储存于第三缓存器(未绘示，可以是直接内存访问装置1所包括的组件的一个)的用户排程控制信号USCTL的一部分，用户排程控制信号USCTL可以通过选择信号产生器(如图3，通过计数器与选择器实现)产生每一个频率的选择信号SEL。请参照图2，图2是根据本发明实施例的直接内存访问装置进行传输排程的传输的信号波形示意图。于此实施例中，用户排程控制信号USCTL例如为0xA…23410，则在直接内存访问装置使能动作时，选择信号SEL在15个频率HCLK内依序为0x0、0x1、0x4、0x3、0x2、…、0xA，控制指令CTL在15个频率HCLK内依序为CTL0、CTL1、CTL4、CTL3、CTL2、…CTL10，来源位置SA在15个频率HCLK内依序为SA0、SA1、SA4、SA3、SA2、…SA10，且目的位置DA在15个频率HCLK内依序为DA0、DA1、DA4、DA3、DA2、…DA10。因此，直接内存访问装置在15个频率HCLK内会进行由传输设定I、II、IV、III、II、…、X构成的传输排程的传输。

请接着参照图3，图3是根据本发明实施例的选择信号产生器的结构示意图。如前面所述，选择信号SEL可以通过选择信号产生器产生，亦即，直接内存访问装置还可包括图3的选择信号产生器。选择信号产生器包括第三缓存器(图未绘示)、选择器MUX4与计数器CNT，选择器MUX4电性连接第三缓存器与计数器CNT。

第三缓存器用于储存用户输入的用户排程控制信号USCTL，且用户排程控制信号USCTL于此实施例共有64个位。用户排程控制信号USCTL中的第一至第四位USCTL[3:0]用于表示选择传输设定I，用户排程控制信号USCTL中的第一至第四位USCTL[7:4]用于表示选择传输设定II，用户排程控制信号USCTL中其他的每四个位则可以依上述说明而知悉其对应的传输设定。于此实施例中，用户排程控制信号USCTL整体表示用户希望依序进行由传输设定I、II、IV、III、II、…、X构成的传输排程的传输。

用户排程控制信号USCTL中的第(4i-1)至第(4i-4)位USCTL[(4i-1):4i]对应地电性连接选择器MUX4的第i个输入端，其中i为1至16的整数。选择器MUX4依据计数器CNT输出的计数信号SEL_CNT决定选择信号为用户排程控制信号USCTL中的哪四个位USCTL[(4i-1):4i]。计数器CNT由0开始计数，并在计算到设定的最大值时会归零与重新计数，其中设定的最大值由计数器CNT接收的用户排程折返信号USRT所决定。用户排程折返信号USRT的最大值于此实施例可以是0xF，且此时，选择信号SEL在15个频率会依序为0x0、0x1、0x3、0x2、…、0xA，从而使得直接内存访问装置重复地进行由传输设定I、II、IV、III、II、…、X构成的传输排程的传输。

在此请注意，通过用户排程折返信号USRT，用户可以变更由传输设定I、II、IV、III、II、…、X构成的传输排程的折返点。举例来说，若使用者想要仅进行重复传输设定I、II、IV的传输，则可以将用户排程折返信号USRT设定为0x2，则如此，计数器CNT仅会依序与重复地输出0x0、0x1与0x2的计数信号SEL_CNT，从而使得直接内存访问装置重复地进行由传输设定I、II、IV构成的传输排程的传输。再举一例来说，当用户排程折返信号USRT设定为0x4，则直接内存访问装置重复地进行由传输设定I、II、IV、III、II构成的传输排程的传输。

请参照图4，图4是根据本发明另一实施例的直接内存访问装置进行传输排程的传输的信号波形示意图。图4的波形示意图即为用户排程折返信号USRT设定为0x2的情况，因此，在计数器计数到0x2时，其内部会产生清除信号SEL_CNT_CL，使得计数器归零重新计算。如此，于图4的波形示意图中，可以知悉直接内存访问装置将重复地进行由传输设定I、II、IV构成的传输排程的传输。

请接着参照图5与图6，图5是现有技术的直接内存访问装置的设定或修改传输排程的波形示意图，而图6是根据本发明任一实施例的直接内存访问装置设定或修改传输排程的波形示意图。假设16个传输设定的传输为固定且已知的，当要重新调整传输排程的顺序时，则于图5中可以知悉，用户必须修改内存装置中16个传输设定的下一个位置，故总共要花费16个频率HCLK的时间，而于图6中可以知悉，本发明的作法仅要花费1个频率HCLK的时间，且仅输入用户排程控制信号USCTL的数值即可。

进一步地说，于图5中，在信号HTRANS为NONSEC(表示非连续信号传输)与写入信号HWRITE为使能时，信号HADDR的数值N0～N15(表示16个传输设定的下一个位置)会于16个频率HCLK内依序将写入到内存装置的16个传输设定的下一个位置。然而，在图6中，也就是使用本发明任一实施例的直接内存访问装置的情况下，在信号HTRANS为NONSEC(表示非连续信号传输)与写入信号HWRITE为使能时，信号HADDR的数值USCTL(即，用户排程控制信号)会于1个频率HCLK内写入到第三缓存器中。简单地说，相较于现有技术，在使用者想修改传输设定排程时，不用麻烦地输入多笔数据修改每一组传输设定的下一个位置(NEXTn)，且更不用花费许多个频率的时间。

最后，请参照图7，图7是根据本发明实施例的电子设备的结构示意图。电子设备7包括上述直接内存访问装置1、处理器2、内存装置3与设备单元4，其中处理器2电性连接内存装置3与设备单元4与之间，以及直接内存访问装置1电性连接内存装置3与设备单元4与之间。上述电子设备7例如但不限定为计算机、智能手机、平板计算机或智能家电，以及上述设备单元4例如但不限定为硬盘控制器、绘图显示适配器、网络卡或声卡。

综合以上所述，于本发明实施例中，多组传输设定被储存于直接内存访问装置中，且不需大量修改即可改变传输设定的排程顺序，以借此满足使用者想修改传输设定排程时，不用麻烦地输入多笔数据修改每一组传输设定的下一个位置(NEXTn)，且更不用花费许多个频率的时间。再者，本发明施例的直接内存访问装置的电路架构与运算皆不复杂，因此，实现上并不困难，而能轻易量产，并具有庞大的商业价值。

因此，将理解的是，上述实施方式仅作为示例被引用，并且本发明不限于上文已经具体示出和描述的内容。相反，本发明的范围包括上述各种特征的组合和子组合，本领域技术人员在阅读前述说明后将想到的这些变化及其变型和修改在现有技术中未公开。通过引用并入本专利申请的文件应被认为是本申请的组成部分，除了在这些并入文件中以与本说明书中明确或隐含的定义相抵触的方式定义任何术语的范围外，应该考虑本说明书中的定义。

Claims (10)

1.一种直接内存访问装置，其特征在于，所述直接内存访问装置包括：

多个第一缓存器，用于储存多个传输设定，其中每一个传输设定包括控制指令、来源位置与目的位置；

第二缓存器；以及

第一至第三选择器，电性连接所述多个第一缓存器与所述第二缓存器之间；

根据选择信号，所述第一至第三选择器选择多个传输设定的其中一个，以分别将被选择的传输设定的控制指令、来源位置与目的位置送至所述第二缓存器储存，使得所述直接内存访问装置进行所述第二缓存器暂储存的传输设定的控制指令、来源位置与目的位置所对应的传输。

2.根据权利要求1所述的直接内存访问装置，其特征在于，所述多个第一缓存器与所述多个传输设定的数量为8至16个。

3.根据权利要求1所述的直接内存访问装置，其特征在于，所述直接内存访问装置还包括：

选择信号产生器，电性连接所述第一至第三选择器，并用于产生所述选择信号。

4.根据权利要求3所述的直接内存访问装置，其特征在于，所述选择信号产生器包括：

第三缓存器，用于储存用户输入的用户排程控制信号；以及

第四选择器，根据计数信号，选择所述用户排程控制信号的部分位作为所述选择信号。

5.根据权利要求4所述的直接内存访问装置，其特征在于，所述选择信号产生器还包括：

计数器，电性连接所述第四选择器，用于产生所述计数信号。

6.根据权利要求5所述的直接内存访问装置，其特征在于，所述计数器还接收用户排程折返信号以设定最大值，所述计数器在计数至所述最大值时，归零重新计数。

7.一种直接内存访问装置，其特征在于，所述直接内存访问装置包括：

多个第一缓存器；

第二缓存器；

多个选择器，电性连接于所述多个第一缓存器与所述第二缓存器之间；以及

选择信号产生器，电性连接所述多个选择器；

所述多个选择器根据选择信号，选择多个第一缓存器的其中一个所储存的传输设定至所述第二缓存器储存直接内存访问装置，且所述直接内存访问装置进行所述第二缓存器储存的传输设定；

所述选择信号产生器接收用户排程控制信号，所述用户排程控制信号决定所述多个第一缓存器的多个传输设定被选择至第二缓存器储存的顺序，从而决定传输排程。

8.根据权利要求7所述的直接内存访问装置，其特征在于，所述选择信号产生器还接收用户排程折返信号，所述用户排程折返信号用于决定所述传输排程中的多个传输的折返点。

9.一种电子设备，其特征在于，所述电子设备包括：

设备单元；

内存装置；

处理单元，电性连接于所述设备单元与所述内存装置之间；以及

如权利要求1至8其中一项所述的直接内存访问装置，电性连接于所述设备单元与所述内存装置之间。

10.根据权利要求9所述的电子设备，其特征在于，所述设备单元为硬盘控制器、绘图显示适配器、网络卡或声卡。

Images