CN1554069A - 存储卡及其初始化设置方法 - Google Patents

存储卡及其初始化设置方法 Download PDF

Info

Publication number
CN1554069A
CN1554069A CNA02817898XA CN02817898A CN1554069A CN 1554069 A CN1554069 A CN 1554069A CN A02817898X A CNA02817898X A CN A02817898XA CN 02817898 A CN02817898 A CN 02817898A CN 1554069 A CN1554069 A CN 1554069A
Authority
CN
China
Prior art keywords
data
described permanent
inspection data
semiconductors storer
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA02817898XA
Other languages
English (en)
Other versions
CN100412894C (zh
Inventor
ʷ
大馆英史
白石敦
仓形繁男
片山国弘
金森贤树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi ULSI Systems Co Ltd filed Critical Renesas Technology Corp
Publication of CN1554069A publication Critical patent/CN1554069A/zh
Application granted granted Critical
Publication of CN100412894C publication Critical patent/CN100412894C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Abstract

在一块存储卡1的初始化设置中，读出存储在一块闪存2中的闪存检查数据FD，将此数据FD与先前存储在ROM中的操作检查数据FD11进行比较，如果未检测出错误，将存储在ROM4a中的写入检查数据FD12写入闪存2，再次读取此数据并将其与ROM4a的写入检查数据比较。如果在这些数据的比较中未检测到任何错误，CPU判定闪存2正常。此外，如果在数据的比较中检测出错误，CPU将重置处理错误数据置入一个寄存器5a以将控制器3置为休眠模式。当在这一期间中接收到指令CMD，则再次执行数据比较。

Description

存储卡及其初始化设置方法
技术领域
本发明涉及一块存储卡，特别涉及能够有效用于一块多媒体卡的稳定操作的技术。
背景技术
作为如个人计算机及多功能终端之类的外部存储设备的一种存储媒体，多媒体卡是由广为人知的标准化组织MMCA(多媒体卡协会)制定标准的。这种多媒体卡用于存储数码相机的静态相片、移动电话的数据以及移动音乐播放器的音乐等等。
一块多媒体卡由一块闪存和一个用于控制该闪存的控制器构成。所述控制器还配备了一个电源电压检测电路。此电源电压检测电路检测由一台主机提供的电源电压的上升沿从而执行重置操作。
根据发明者的研究，当有电压供应时，所述多媒体卡执行用于初始化该卡的所谓通电重置处理，以使操作变得稳定。
在电源电压检测电路检测到由所述主机提供的电源电压的上升沿并重置所述控制器后，由控制器访问闪存以读取CID(卡识别号寄存器)/CSD(卡特定数据寄存器)之类的系统区域中的数据来执行这一通电重置处理，从而检查闪存是否就绪。
在工业研究协会有限公司于1990年12月1日出版的《电子材料》中，由Masashi Ohshima编辑的第22至26页可以作为详细描述此类IC卡的文献的一个实例。这一文献还描述了各种IC卡的技术趋势。
然而，本发明的发明者已经发现了上述用于存储卡的通电重置处理技术中的问题。
一般来说，闪存的工作电压被设置高于控制器的工作电压，从而就有可能当控制器访问闪存时闪存未达到其工作电压。
这样，就可能出现当控制器访问闪存时闪存不能正常工作的问题，CID/CSD之类的系统区域中的数据不能成功读取，控制器进入完全无法从主机接收指令的状态，从而主机也就无法再识别多媒体卡。
本发明的一个目的在于提出一种可以在电源电压不稳定的情况下安全执行通电重置处理从而稳定性显著提高的存储卡，并提出一个初始化该存储卡的方法。
从本说明及附图的描述中，可以明显看出本发明的前述及其他目的以及新颖的特点。
发明内容
本发明的存储卡包括：一个用于在特定存储区域存储操作检查数据的永久性半导体存储器；一个控制部件，包括一个存储单元和一个处理单元，所述存储单元用来存储操作检查数据以用于和所述永久性半导体存储器中的操作检查数据作比较，所述处理装置用于比较这两个数据并随后执行所述永久性半导体存储器的操作检查。
此外，下面将简述本说明中的其他发明。
1.所述操作检查数据被存储在一个永久性半导体存储器的特定存储区域中，一个控制部件配备了一个处理单元以执行基于一个控制程序的预定处理程序，一个永久性存储单元存储所述控制程序，一个挥发性存储单元用来暂时存储输入/输出数据及算法操作数据，一个接口逻辑单元用来输入输出由外部输入或向外部输出的指令及数据，用于和读自所述永久性半导体存储器的操作检查数据作比较的操作检查数据存储在所述永久性存储单元的某个区域中，所述处理单元在初始化设置操作中比较这两个数据从而执行所述永久性半导体存储器的检查操作。
2.在上述的第一条中，待写入所述永久性半导体存储器的写入检查数据被存储在所述永久性存储单元中，而所述处理单元在初始化设置操作中将所述永久性半导体存储器中的操作检查数据和所述永久性存储单元中的用于比较的操作检查数据进行比较，并读取写入所述永久性半导体存储器的写入检查数据，从而通过比较所述检查数据和所述永久性存储单元中的写入检查数据来检查所述永久性半导体存储器的操作。
3.在第一条或第二条中，用于存储错误数据的数据存储单元被提供一个接口逻辑单元，当在所述永久性半导体存储器中的操作检查数据和所述永久性存储单元中的用于比较的操作检查数据的比较中、或在写入所述永久性半导体存储器的写入检查数据和所述永久性存储单元中的写入检查数据的比较中检测到错误时，所述处理单元将该错误数据置于所述数据存储单元中并中断初始化设置操作从而将所述控制部件置为休眠模式，在将所述错误数据置于所述数据存储单元的期间中，当从外部接收到一个设置指令以检查初始化设置是否结束时该处理单元也执行所述初始化设置操作。
此外，下面将详细地简要条列本说明中的其他发明。
1.存储卡的初始化设置方法包括以下步骤：
(a)当从外部接收到一个要求初始化设置的设置指令时读取先前存储在所述永久性半导体存储器中的操作检查数据，并将所读数据与所述永久性存储单元中的用于比较的操作检查数据进行比较；
(b)当在所述数据比较中检测到错误时，在判定所述永久性半导体存储器中存在错误的基础上将所述错误数据置入所述数据存储单元中，并中断初始化设置操作以将所述控制部件置为休眠模式；
(c)在将所述错误数据置入所述数据存储单元的期间中，将所述永久性半导体存储器中的操作检查数据和所述永久性存储单元中用于比较的操作检查数据进行比较，直到每次从外部接收到用于检查初始化设置操作是否结束的设置指令时这些数据都匹配，并当这些数据匹配时清除置入所述数据存储单元的错误数据。
2.存储卡的初始化设置方法包括以下步骤：
(a)当从外部接收到一个要求初始化设置的设置指令时读取先前存储在所述永久性半导体存储器的一个特定区域中的操作检查数据，并将所读数据与所述永久性存储单元中的用于比较的操作检查数据进行比较；
(b)将存储在所述永久性存储单元中的写入检查数据写入所述永久性半导体存储器中；
(c)读取所述永久性半导体存储器中的写入检查数据，并将其与所述永久性存储单元中的写入检查数据进行比较；
(d)在被比较的所述永久性半导体存储器中的操作检查数据和用于比较的所述永久性存储单元中的操作检查数据中任意一个检测到错误时，或在写入所述永久性半导体存储器的写入检查数据和所述永久性存储单元中的写入检查数据中任意一个检测到错误时，在判定所述永久性半导体存储器中存在错误的基础上将错误数据置入所述数据存储单元中，并通过中断初始化设置操作将所述控制部件置为休眠模式。
(e)在将所述错误数据置入所述数据存储单元的期间中，每次从外部接收到用于检查初始化设置操作是否结束的设置指令时，将所述永久性半导体存储器中的操作检查数据、写入检查数据，所述永久性存储单元中用于比较的操作检查数据、写入检查数据进行比较，直到这些数据都匹配，然后直到当这些数据匹配后清除置入所述数据存储单元的错误数据。
附图说明
图1是一块基于本发明的第一实施方式的存储卡的框图。
图2是图1的存储卡中的通电重置处理的一个流程图。
图3是提供给图1的存储卡的电源电压的推移图。
图4示出了在所述通电重置处理中图1的存储卡中各单元的变化。
图5是一个用于将闪存检查数据写入图1的存储卡中配备的一块闪存的流程图。
具体实施方式
下面将参照附图描述本发明的细节。在所有附图中，相同的附图标记被指定给相同的元件，而相同的描述则被删除。
在本发明的首选实施方式中，一块存储卡1由一块多媒体卡构成，该多媒体卡可被用作数码摄影机、移动电话机、移动音乐播放器及个人计算机之类设备中一个主机的外部存储媒体。
存储卡1配备了一块闪存(永久性半导体存储器)2和一个控制器3。闪存2是一块电子可擦写及可编程永久性半导体存储器。
此闪存2先前存储所述闪存检查数据(操作检查数据)FD，用于当通电时检查闪存2是否处于正常工作状态。
控制器3控制闪存2以执行预定程序，即读取存储于闪存2的程序和数据并发出用于数据写入操作的指令。
控制器3包括一个控制单元(控制装置)4，一个接口逻辑单元5，一个电源检测电路6，一个RAM7，一个时钟生成单元8以及一个缓存9等等。
控制单元4完全控制控制器3。此控制单元4配备了一个ROM(存储单元，永久性半导体存储单元)4a，一个RAM(挥发性存储单元)4b以及一个CPU(处理单元)4c。
ROM4a由一个只读存储器等构成，并储存用于操作CPU4c及检查数据FD1的控制程序。存储于此ROM4a的检查数据FD1包括所述操作检查数据(用于比较的操作检查数据)FD11和写入检查数据FD12，其中FD11包含的数据和储存在闪存2中的闪存检查数据FD完全相同，而FD12则在通电重置处理中被写入闪存2(初始化设置)。
RAM4b是一个凡需要时都允许读写操作的随机存取存储器，用来暂时存储所述输入/输出数据及算法数据等等。CPU4c基于ROM4a中的控制程序执行预定处理程序。
接口逻辑单元5接收向所述主机输入或从所述主机输出的指令以指示诸如写入、读取以及删除操作并输入或输出这些操作所需的数据。
此接口逻辑单元5配备了一个寄存器(数据存储单元)5a，用于在通电时存储卡1的初始化设置未能正常完成的情况下设置所述重置处理错误数据(错误数据)。
电源检测单元6在通电时检测电源电压VCC的上升沿并向接口逻辑单元5输出重置信号。
RAM7是一个凡需要时都允许读写操作的随机存取存储器，被用作控制单元4的工作区。时钟生成单元8生成选定频率的的时钟信号，随后将其提供给接口逻辑单元5。缓存9暂时存储向所述主机和闪存输入或从中输出的数据。
下面，将参照图2的流程描述此实施方式的存储卡1中的通电重置处理。
首先，当存储卡1被插入到一个存储槽等之内时，电源电压VCC通过该存储槽的接线端被提供给存储卡1。
当通电时电源电压VCC达到了预定的电平，存储卡1的电源检测电路6向接口逻辑单元5输出所述重置信号，接口逻辑单元释放重置(步骤S101)，从而执行初始化(步骤S102)。
随后，主机输出指令(设置指令)CMD(指令索引CMD1’SEND_OP_COND’归于指令类0)用于检查存储卡1可工作的电压范围并检查存储卡1是否完成了所述内部处理(步骤S103)。
当电源电压VCC达到预定电平(控制单元4的工作电压)时，电源检测电路6向已完成初始化的接口逻辑单元5输出检测信号。接口逻辑单元5向控制单元4输出重置信号。
当输出自接口逻辑单元5的重置信号和输出自主机的指令CMD被输入时，控制单元4执行CPU4c的初始化。
控制单元4还初始化所有其所配备的寄存器(步骤S104)并随后初始化由所述控制单元用来进行读/写操作的接口逻辑单元5的寄存器(步骤S105)。
随后，控制单元4初始化在固件中使用的内部变量(步骤S106)并分别检查芯片的数量及闪存2的容量(步骤S107)。
此外，控制器3访问闪存2以判定闪存2是否准备好读/写操作(步骤S108)。
如在此步骤S108的处理中，控制器3通过访问闪存2读取储存在闪存2中的闪存检查数据FD。
CPU4c将读自闪存2的所述闪存检查数据FD和先前存储在ROM4a中的所述操作检查数据FD11进行比较，并当这些闪存检查数据FD和操作检查数据FD11匹配时判定闪存2已准备好读操作。
当闪存2准备好读操作时，CPU4c将储存于ROM4a中的写入检查数据FD12写入闪存2，随后再次读取写入到闪存2的写入检查数据FD12并将其与ROM4a的写入检查数据FD11上得到的写入检查数据FD12进行比较。
当写入到闪存2的写入检查数据FD12与ROM4a的写入检查数据FD12匹配时，CPU4c判定闪存2工作正常。
通过这样的数据比较，可以实现闪存的高可靠性操作检查。
之后，CPU4c检查用于进一步更改的固件是否安装在闪存2中，是的话则执行所谓的固件接通闪存读取操作用于读取固件。(步骤S109)。
此外，控制器3分别读取存储在闪存2的系统区中的CID/CSD(步骤S110)。所述CID是一个指派给存储卡1的一个序列号，被用来指定用于选择存储卡1的相对地址。
所述CSD是指示关于存储卡1的各种信息的数据，比如相应的MMCA说明版本，卡容量，存取时间以及传输单元块长度等。
控制单元4读取并写入缓存9的数据，用于测试缓存9(步骤S111)。之后，控制单元4生成一个失效部分的替代寄存块的表并将此表寄存于RAM7等(步骤S112)。此外，为减少所述处理过程所需的时间跳过步骤S111也是可能的。
之后，通过读取密码和写保护数据检查存储卡1中是否存在密码或写保护区域，然后将结果寄存到RAM7(步骤S113)。
这样，用于初始化设置存储卡1的通电重置操作就完成了。此外，当在步骤S108至S112中出现错误时，CPU4c把重置处理错误数据(低级别)设在接口逻辑单元5(步骤S114)的寄存器5a，随后控制器3进入休眠模式(步骤S115)。
在此休眠模式中，即当所述主机输出指令CMD且所述重置处理错误数据(这里是低级别)同时被置入寄存器5a(步骤S116)时，接口逻辑单元5将重置信号输出到控制器3以再次执行步骤S104至S112。
如果在步骤S104至S112中没有检测到错误，存储卡1的通电重置操作在步骤S113之后完成。
此外，如果在S104至S112再次出现错误，则执行步骤S114至S116。步骤S104至S112及S114至S116被重复执行直到错误不再出现。
下面，将参照由图3的主机提供的电源电压VCC的电平推移图以及图4的通电重置处理中各单元的状态转移图来描述存储卡1中的通电重置处理。这里将描述存储卡1的初始化设置操作的完成及第二个通电重置处理。
在图4中，输入到控制器3的重置信号，控制器3的操作，闪存2的操作，接口逻辑单元5的寄存器5a的设置状态，主机输出的指令，以及由存储卡1针对每个指令返回到主机的格式化应答的状态转移从下往上分别被说明。
首先，当存储卡1被插入到主机的存储槽中时，接口逻辑单元5达到工作电压并被初始化，主机输出指令以检查存储卡1的工作电压范围并检查存储卡1的内部处理是否完成。
接收到指令CMD时，接口逻辑单元5向主机返回“忙”相应并向控制器3输出重置信号。此外，接口逻辑单元5将高电平信号置入寄存器5a中。
另外，在每个预定周期中接收到“忙”响应时主机都重复输出指令CMD直到“就绪”响应被返回。
此外，控制器3通过接收接口逻辑单元5的重置信号来进行重置处理。这一重置处理相应于图2中的步骤S104至S107中的处理。
之后，控制器3通过访问闪存2进行系统状态读取处理。在这里，系统状态读取处理相应于图2中的步骤S108至S113中的处理。
在此系统读取处理过程中，电源电压还未达到闪存2的工作电压范围而如图3中所示处于不稳定电压范围。因此，在系统读取处理中就出现一个错误，中止了重置。
当出现这一错误时，CPU4c将重置处理错误数据置入接口逻辑单元5的寄存器5a中，控制器3进入休眠模式。
当控制器3在休眠模式中自主机接收到指令CMD时，接口逻辑单元5再次向主机返回“忙”响应，向控制器3输出重置信号，并将寄存器5a置为高电平。
接收到接口逻辑单元5的重置信号的控制器3进行步骤S104至S107(图2)中的重置处理。在此重置处理结束之后，控制器3访问闪存2以执行步骤S108至S113(图2)中的系统状态读取处理。
由于如图3中所示在第二个系统状态读取处理中电源电压VCC达到了闪存2的工作电压，系统状态读取处理在执行中未出现任何错误，通电重置处理成功完成。
这样，存储卡1被置为初始状态，当由主机输入第三个指令CMD时，控制器3向主机返回“就绪”响应。
因此，存储卡1重复重试直到通电重置处理成功完成，而由于切断电源电压的操作不必要以及可由用户重试，所述通电重置处理过程还可以更为灵活。
在这里，将参照图5的流程图描述闪存2中闪存检查数据FD的写入。这一闪存检查数据FD在传递存储卡1之前的选择处理中被写入。
首先，当存储卡1被安装到像仿真器之类的主机上且被提供给电源电压VCC时，指令CMD自主机输入(步骤S201)，存储卡1执行通电重置处理(步骤S202)。
此时，由于像闪存检查数据FD，CID/CSD，密码及写保护之类的数据未被写入闪存2，通电重置处理失败(步骤S203)，存储卡1等待主机输入指令CMD(步骤S204)。
主机发出通电重置处理跳过指令(步骤S205)从而将储存卡1转移到通电重置处理成功完成的状态，所述通电重置处理跳过指令是用于跳过通电重置处理的调试指令之一。
调试指令是为一个售卡商准备的，用来重写储存卡1的系统信息以及分析其中的错误。在向调试模式的转换过程中，所述通电重置处理可被跳过。
之后，主机还发出闪存检查数据写入指令以向存储卡1传送闪存检查数据FD，所述写入指令是调试指令之一(步骤S206)。
当存储卡1从主机接收到闪存检查数据FD(步骤S207)时，闪存检查数据被写入闪存2的一个特定区域(步骤S208)。
此外，像CID/CSD，密码及写保护之类的数据在步骤S207至S209中也被写入闪存2的一个特定区域。
这样，依照本发明的所述实施方式，由于即使由主机提供的电源电压VCC不稳定存储卡1仍可被置为初始化状态，存储卡1的可靠性就可被显著提高。
此外，在此实施方式中，所述通电重置处理被重复执行直到存储卡1能被成功置为初始化状态。然而，还可以限制当初始化状态失败时通电重置处理的次数的。
在此情况下，假定接口逻辑单元5的寄存器5a在用于设置重置处理错误数据的比特位之外配备了多个执行数字设定比特位，以设定通电重置处理的执行次数。
此外，凡当初始化状态的设置失败时数据都被置入所述执行次数设定比特位，且当所有的比特位都被设置，即初始化状态的设置失败次数达到预期值后，即使主机发出CMD指令所述通电重置处理也不被执行。
另外，在第一次通电重置处理失败后，在第二次通电重置处理中所述步骤S104至S107(图2)中的重置处理可能被跳过，而从步骤S108至S113(图3)中的系统状态读取处理开始。
即使是这样，寄存器5a在用于置放重置处理错误数据的比特位之外还可以有用于置放跳过数据的跳过数据比特位，并在第一次通电重置处理失败后设置用于跳过数据的比特位。
当用于跳过数据的比特位被设置后，在第二次及之后的通电重置处理中接口逻辑单元5就跳过步骤S104至S107中的重置处理而从步骤S108至S113(图2)中的系统状态读取处理开始。
这样，当执行重试时，通电重置处理所需的时间就可以被缩短。
发明者们提出的本发明实际上已在所述首选实施方式的基础上被描述，但本发明决不仅局限于上面描述的实施方式，而是在本发明的范围内允许各种改变和修正。
举例来说，在所述实施方式中，用于检查闪存读/写操作的检查数据已先被存放在ROM中，但是也可以提出这样一个设置使该检查数据与输出自主机的指令一同由主机输出。
如上所述，本发明的用于初始化设置的存储卡和方法适用于一块多媒体卡中的稳定操作技术。

Claims (8)

1.一块存储卡，包括：
一个永久性半导体存储器，用于在一个特定存储区域内存储操作检查数据；以及
一个控制部件，包括：一个存储单元，存储用于比较的操作检查数据以和读自所述永久性半导体存储器的操作检查数据作比较；以及一个处理单元，用于在初始化设置操作中将读自所述永久性半导体存储器的操作检查数据和所述存储单元中用于比较的操作检查数据进行比较，并从外部电路接收操作指示信号和工作电压，从而依照所述操作指示信号向所述永久性半导体存储器发送一个操作指示。
2.依照权利要求1的存储卡，包括：
所述控制部件，其包括所述处理单元，该处理单元用于通过将待写入所述永久性半导体存储器的写入检查数据存储到所述存储单元来检查所述永久性半导体存储器的的操作，在初始化设置操作中将读自所述永久性半导体存储器的操作检查数据和所述存储单元中用于比较的操作检查数据进行比较，读取写入所述永久性半导体存储器的写入检查数据，将所得到的写入检查数据和所述存储单元中的写入检查数据进行比较，以及从外部电路接收操作指示信号和工作电压从而依照所述操作指示信号向所述永久性半导体存储器发送一个操作指示。
3.依照权利要求1或2的存储卡，
其中所述控制部件配备了一个数据存储单元，用于存储错误数据和所述处理单元的设置，以及
其中在读自所述永久性半导体存储器中的操作检查数据和用于比较的所述存储单元中的操作检查数据之间的比较、以及写入所述永久性半导体存储器的写入检查数据和所述存储单元中的写入检查数据之间的比较中的任何一个当中检测到错误时，所述处理单元将错误数据置入所述数据存储单元中以通过中断初始化设置操作把所述控制部件置为休眠模式，并在将错误数据置入所述数据存储单元的期间中，当从一个外部电路接收到用于检查初始化设置是否结束的指令时执行初始化设置操作。
4.一块存储卡，包括：
一个永久性半导体存储器；以及
一个控制部件，用于从一个外部电路接收操作指示信号和工作电压并依照所述操作指示信号向所述永久性半导体存储器发送一个操作指示，
其中操作检查数据存储在所述永久性半导体存储器的一个特定存储区域中，
所述控制部件包括：
一个处理单元，用于基于一个控制程序执行预定的处理；
一个永久性存储单元，存储用于操作所述处理单元的控制程序；
一个暂时存储单元，用于暂时存储输入/输出数据及算法数据；以及
一个接口逻辑单元，用于接收由外部电路输入或向外部电路输出的指示各种操作的指令，以及执行这些操作所需数据输入/输出，
其中用于和读自所述永久性半导体存储器的操作检查数据作比较的操作检查数据存储在所述永久性存储单元的一个特定存储区域中，在初始化设置操作中，所述处理单元将读自所述永久性半导体存储器中的操作检查数据和用于比较的所述永久性存储单元中的操作检查数据进行比较以检查所述永久性半导体存储器的操作。
5.依照权利要求4的存储卡，
其中待写入所述永久性半导体存储器的写入检查数据被存储在所述永久性存储单元中，以及
所述处理单元在初始化设置操作中通过将读自所述永久性半导体存储器中的操作检查数据和用于比较的所述永久性存储单元中的操作检查数据进行比较，读取写入所述永久性半导体存储器的写入检查数据，以及将读得的写入检查数据和所述永久性存储单元中的写入检查数据进行比较，来检查所述永久性半导体存储器的操作。
6.依照权利要求4或5的存储卡，
其中所述接口逻辑单元配备了一个数据存储单元，用于存储错误数据，以及
其中在读自所述永久性半导体存储器中的操作检查数据和用于比较的所述存储单元中的操作检查数据之间的比较、以及写入所述永久性半导体存储器的写入检查数据和所述永久性存储单元中的写入检查数据之间的比较的任何一个当中检测到错误时，所述处理单元将错误数据置入所述数据存储单元中以通过中断初始化设置操作把所述控制部件置为休眠模式，并在将错误数据置入所述数据存储单元的期间中，当从一个外部电路接收到用于检查初始化设置操作是否结束的指令时执行初始化设置操作。
7.存储卡的一种初始化设置方法，即从一个外部电路接收一个操作指示信号和一个工作电压，并使一个控制部件能够访问一个永久性半导体存储器以根据所述操作指示信号储存信息或读取信息的，所述方法包括以下步骤：
当从所述外部电路接收到一个用于检查初始化设置操作是否结束的指令时，读取先前存储在所述永久性半导体存储器的一个特定存储区域中的操作检查数据，然后将读自所述永久性半导体存储器的所述操作检查数据和用于比较的所述永久性存储单元中的操作检查数据进行比较；
当在所比较的数据中检测到一个错误时，在判定所述永久性半导体存储器中产生了一个错误的基础上通过所述控制部件将错误数据置入所述数据存储单元中，并通过中断初始化设置操作以将所述控制部件置为休眠模式；以及
在将错误数据置入所述数据存储单元的期间中，每次从外部电路接收到用于检查初始化设置操作是否结束的设置指令时都将所述永久性半导体存储器中的操作检查数据和所述永久性存储单元中用于比较的操作检查数据进行比较，直到这些数据匹配，并当这些数据匹配时清除置入所述数据存储单元的错误数据。
8.存储卡的一种初始化设置方法，即从一个外部电路接收一个操作指示信号和一个工作电压，并使一个控制部件能够访问一个永久性半导体存储器以根据所述操作指示信号储存信息或读取信息的，所述方法包括以下步骤：
当从所述外部电路接收到一个用于检查初始化设置操作是否结束的指令时，读取先前存储在所述永久性半导体存储器的一个特定存储区域中的操作检查数据，然后将读自所述永久性半导体存储器的所述操作检查数据和用于比较的所述永久性存储单元中的操作检查数据进行比较；
将存储在所述永久性存储单元中的写入检查数据写入所述永久性半导体存储器；
读取存储在所述永久性半导体存储器中的写入检查数据，然后将读得的写入检查数据和所述永久性半导体存储器中的写入检查数据进行比较；
当在所比较的所述永久性半导体存储器中的操作检查数据和用于比较的所述永久性存储单元中的操作检查数据二者任何一个当中存在错误时，或者当在所述永久性半导体存储器中的写入检查数据和所述永久性存储单元中的写入检查数据二者任何一个当中存在错误时，在由控制部件判定所述永久性半导体存储器中存在错误的基础上，将错误数据置入数据存储单元，并随后通过中断初始化设置操作将所述控制部件置为休眠模式；以及
在将错误数据置入所述数据存储单元的期间中，每次从外部电路接收到用于检查初始化设置操作是否结束的设置指令时都将所述永久性半导体存储器中的操作检查数据和所述永久性存储单元中用于比较的操作检查数据进行比较，并将所述永久性半导体存储器的写入检查数据和所述永久性存储单元中的写入检查数据进行比较，直到这些数据匹配，并且当这些数据匹配时清除置入所述数据存储单元的错误数据。
CNB02817898XA 2001-09-13 2002-05-08 存储卡及其初始化设置方法 Expired - Fee Related CN100412894C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001278138A JP4173297B2 (ja) 2001-09-13 2001-09-13 メモリカード
JP278138/2001 2001-09-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2007101487895A Division CN101197191B (zh) 2001-09-13 2002-05-08 存储卡及其初始化设置方法

Publications (2)

Publication Number Publication Date
CN1554069A true CN1554069A (zh) 2004-12-08
CN100412894C CN100412894C (zh) 2008-08-20

Family

ID=19102549

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007101487895A Expired - Fee Related CN101197191B (zh) 2001-09-13 2002-05-08 存储卡及其初始化设置方法
CNB02817898XA Expired - Fee Related CN100412894C (zh) 2001-09-13 2002-05-08 存储卡及其初始化设置方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2007101487895A Expired - Fee Related CN101197191B (zh) 2001-09-13 2002-05-08 存储卡及其初始化设置方法

Country Status (5)

Country Link
US (3) US7305589B2 (zh)
JP (1) JP4173297B2 (zh)
KR (1) KR20040044913A (zh)
CN (2) CN101197191B (zh)
WO (1) WO2003025848A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100373404C (zh) * 2005-09-13 2008-03-05 北京中星微电子有限公司 一种初始化存储卡的方法
CN100465909C (zh) * 2006-06-02 2009-03-04 上海思必得通讯技术有限公司 产品中闪存初始化过程遍历数据进行查错的方法
CN100465910C (zh) * 2006-06-02 2009-03-04 上海思必得通讯技术有限公司 对产品中闪存数据的防错、纠错方法
CN102034546A (zh) * 2009-09-25 2011-04-27 英特尔公司 存储器链路初始化
US8208323B2 (en) 2008-12-16 2012-06-26 Macronix International Co., Ltd. Method and apparatus for protection of non-volatile memory in presence of out-of-specification operating voltage
CN103927131A (zh) * 2014-03-25 2014-07-16 四川和芯微电子股份有限公司 同步闪存u盘的启动方法及其控制系统
WO2018166201A1 (zh) * 2017-03-15 2018-09-20 珠海格力电器股份有限公司 数据读取方法、低电压检测逻辑电路、集成电路和芯片
CN109036494A (zh) * 2018-07-20 2018-12-18 江苏华存电子科技有限公司 一种快速检测闪存瑕疵的方法
CN110704263A (zh) * 2019-09-19 2020-01-17 京微齐力(北京)科技有限公司 一种Flash读操作上电完成检测方法
CN110838312A (zh) * 2018-08-17 2020-02-25 华邦电子股份有限公司 用于电力损耗恢复的电路及使用此电路的装置与其方法
CN112347524A (zh) * 2020-10-13 2021-02-09 深圳市宏旺微电子有限公司 闪存编程方法、装置及电子设备
CN112486849A (zh) * 2019-09-12 2021-03-12 慧荣科技股份有限公司 闪存开卡程序的方法、闪存装置的闪存控制器及电子装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081891A2 (en) * 2004-02-23 2005-09-09 Lexar Media, Inc. Secure compact flash
JP2005327286A (ja) * 2004-05-12 2005-11-24 Samsung Electronics Co Ltd メインデータを安全にローディングするためのメモリシステムおよびメインデータローディング方法
US7258100B2 (en) * 2004-08-03 2007-08-21 Bruce Pinkston Internal combustion engine control
US20060036803A1 (en) * 2004-08-16 2006-02-16 Mori Edan Non-volatile memory device controlled by a micro-controller
JP2006276967A (ja) * 2005-03-28 2006-10-12 Renesas Technology Corp 半導体装置
JP2007334813A (ja) * 2006-06-19 2007-12-27 Nec Electronics Corp メモリ制御回路及びデータ書き換え方法
KR100884239B1 (ko) 2007-01-02 2009-02-17 삼성전자주식회사 메모리 카드 시스템 및 그것의 백그라운드 정보 전송 방법
KR100855994B1 (ko) * 2007-04-04 2008-09-02 삼성전자주식회사 플래시 메모리 장치 및 그 구동방법
CN101425336B (zh) * 2007-11-01 2011-05-25 英华达（上海）科技有限公司 烧录与比对方法
US7711869B1 (en) * 2007-12-20 2010-05-04 Emc Corporation Method for communicating plural signals generated at a source to a remote destination through a single wire
US8495423B2 (en) * 2009-08-11 2013-07-23 International Business Machines Corporation Flash-based memory system with robust backup and restart features and removable modules
US20120092044A1 (en) * 2010-10-13 2012-04-19 Ability Enterprise Co., Ltd. Circuit for swapping a memory card in an electronic device
CN102520222A (zh) * 2011-10-28 2012-06-27 宁波三星电气股份有限公司 电能表系统抗干扰控制方法
KR102031661B1 (ko) * 2012-10-23 2019-10-14 삼성전자주식회사 데이터 저장 장치 및 컨트롤러, 그리고 데이터 저장 장치의 동작 방법
KR101445105B1 (ko) * 2014-05-16 2014-10-06 주식회사 피앤티세미 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치
BE1025127B1 (de) * 2017-04-10 2018-11-16 Phoenix Contact Gmbh & Co Kommunikationssystem zur seriellen Kommunikation zwischen Kommunikationsgeräten
KR102501695B1 (ko) * 2018-01-15 2023-02-21 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10305470B1 (en) * 2018-07-09 2019-05-28 Winbond Electronics Corp. Circuit for recovering from power loss and electronic device using the same circuit and method thereof
CN110162438B (zh) * 2019-05-30 2024-03-26 上海市信息网络有限公司 仿真调试装置和仿真调试方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414665A (en) * 1979-11-21 1983-11-08 Nippon Telegraph & Telephone Public Corp. Semiconductor memory device test apparatus
JPS60247942A (ja) * 1984-05-23 1985-12-07 Advantest Corp 半導体メモリ試験装置
JPS61278992A (ja) * 1985-06-04 1986-12-09 Toppan Moore Co Ltd 故障検査機能を備えたｉｃカ−ド
JPH06214897A (ja) * 1992-12-14 1994-08-05 E Syst Inc 誤り状態検出時に周辺装置に記憶したデータの損失を最少にする方法
US5301161A (en) * 1993-01-12 1994-04-05 Intel Corporation Circuitry for power supply voltage detection and system lockout for a nonvolatile memory
US5710741A (en) * 1994-03-11 1998-01-20 Micron Technology, Inc. Power up intialization circuit responding to an input signal
JPH08129631A (ja) 1994-11-01 1996-05-21 Dainippon Printing Co Ltd Ｉｃカード及びｉｃカード発行装置
JP3625879B2 (ja) * 1994-11-02 2005-03-02 大日本印刷株式会社 メモリチェック機能をもった情報記録媒体
FR2745924B1 (fr) * 1996-03-07 1998-12-11 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
US5831460A (en) * 1997-02-26 1998-11-03 Xilinx, Inc. Power-on reset circuit with separate power-up and brown-out trigger levels
US5883532A (en) * 1997-03-25 1999-03-16 Analog Devices, Inc. Power-on reset circuit based upon FET threshold level
US5898634A (en) * 1997-06-17 1999-04-27 Micron Technology, Inc. Integrated circuit with supply voltage detector
JP2000021193A (ja) * 1998-07-01 2000-01-21 Fujitsu Ltd メモリ試験方法及び装置並びに記憶媒体
US6157579A (en) * 1998-07-31 2000-12-05 Stmicroelectronics S.R.L. Circuit for providing a reading phase after power-on-reset
KR100308479B1 (ko) * 1998-08-11 2001-11-01 윤종용 컴퓨터 시스템 내에서 부트-업 메모리로 사용되는 플래시 메모리 장치 및 그것의 데이터 읽기 방법
FR2784763B1 (fr) * 1998-10-16 2001-10-19 Gemplus Card Int Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees
US6823485B1 (en) * 1998-11-05 2004-11-23 Hitachi, Ltd. Semiconductor storage device and test system
JP2000215112A (ja) * 1998-11-20 2000-08-04 Sony Computer Entertainment Inc 電子機器及び低電圧検出方法
JP2001222690A (ja) 2000-02-08 2001-08-17 Nec Infrontia Corp Ｐｏｓ装置におけるｉｃカードの情報処理方法
US6629047B1 (en) * 2000-03-30 2003-09-30 Intel Corporation Method and apparatus for flash voltage detection and lockout
JP4601119B2 (ja) * 2000-05-02 2010-12-22 株式会社アドバンテスト メモリ試験方法・メモリ試験装置
US7310760B1 (en) * 2002-12-11 2007-12-18 Chung Sun Apparatus and method for initializing an integrated circuit device and activating a function of the device once an input power supply has reached a threshold voltage

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100373404C (zh) * 2005-09-13 2008-03-05 北京中星微电子有限公司 一种初始化存储卡的方法
CN100465909C (zh) * 2006-06-02 2009-03-04 上海思必得通讯技术有限公司 产品中闪存初始化过程遍历数据进行查错的方法
CN100465910C (zh) * 2006-06-02 2009-03-04 上海思必得通讯技术有限公司 对产品中闪存数据的防错、纠错方法
US8208323B2 (en) 2008-12-16 2012-06-26 Macronix International Co., Ltd. Method and apparatus for protection of non-volatile memory in presence of out-of-specification operating voltage
CN101763897B (zh) * 2008-12-16 2013-11-06 旺宏电子股份有限公司 操作非易失性存储器的方法与装置
CN102034546B (zh) * 2009-09-25 2014-07-23 英特尔公司 存储器链路初始化
CN102034546A (zh) * 2009-09-25 2011-04-27 英特尔公司 存储器链路初始化
CN103927131B (zh) * 2014-03-25 2017-02-15 四川和芯微电子股份有限公司 同步闪存u盘的启动方法及其控制系统
CN103927131A (zh) * 2014-03-25 2014-07-16 四川和芯微电子股份有限公司 同步闪存u盘的启动方法及其控制系统
WO2018166201A1 (zh) * 2017-03-15 2018-09-20 珠海格力电器股份有限公司 数据读取方法、低电压检测逻辑电路、集成电路和芯片
US10811106B2 (en) 2017-03-15 2020-10-20 Gree Electric Appliances, Inc. Of Zhuhai Data reading method, low voltage detection logic circuit, integrated circuit and chip
CN109036494A (zh) * 2018-07-20 2018-12-18 江苏华存电子科技有限公司 一种快速检测闪存瑕疵的方法
WO2020015130A1 (zh) * 2018-07-20 2020-01-23 江苏华存电子科技有限公司 一种快速检测闪存瑕疵的方法
CN110838312A (zh) * 2018-08-17 2020-02-25 华邦电子股份有限公司 用于电力损耗恢复的电路及使用此电路的装置与其方法
CN110838312B (zh) * 2018-08-17 2023-03-24 华邦电子股份有限公司 用于电力损耗恢复的电路及使用此电路的装置与其方法
CN112486849A (zh) * 2019-09-12 2021-03-12 慧荣科技股份有限公司 闪存开卡程序的方法、闪存装置的闪存控制器及电子装置
CN112486849B (zh) * 2019-09-12 2024-03-29 慧荣科技股份有限公司 闪存开卡程序的方法、闪存装置的闪存控制器及电子装置
CN110704263A (zh) * 2019-09-19 2020-01-17 京微齐力(北京)科技有限公司 一种Flash读操作上电完成检测方法
CN112347524A (zh) * 2020-10-13 2021-02-09 深圳市宏旺微电子有限公司 闪存编程方法、装置及电子设备

Also Published As

Publication number Publication date
US20040255205A1 (en) 2004-12-16
US20090187703A1 (en) 2009-07-23
US20080059852A1 (en) 2008-03-06
CN101197191A (zh) 2008-06-11
CN101197191B (zh) 2010-09-15
US7305589B2 (en) 2007-12-04
KR20040044913A (ko) 2004-05-31
CN100412894C (zh) 2008-08-20
US7549086B2 (en) 2009-06-16
US8051331B2 (en) 2011-11-01
WO2003025848A1 (fr) 2003-03-27
JP4173297B2 (ja) 2008-10-29
JP2003085508A (ja) 2003-03-20

Similar Documents

Publication Publication Date Title
CN1554069A (zh) 存储卡及其初始化设置方法
CN1230829C (zh) 快速可电擦写可编程只读存储器系统中的数据处理方法
TWI622923B (zh) 整理指令處理方法、記憶體控制電路單元與記憶體儲存裝置
US8949690B2 (en) Memory controller
CN1914627A (zh) 存储卡和数据处理装置及存储卡的控制方法和设定方法
CN106339178B (zh) 存储器控制单元及包括该存储器控制单元的数据存储设备
US10528264B2 (en) Storage device and data processing system including the same
CN1637925A (zh) 提供多个工作电压的半导体器件卡
CN1763729A (zh) 用于闪速存储器的数据处理设备和方法
TWI584291B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
CN104103311A (zh) 包括加电复位电路的半导体器件及其操作方法
US8433886B2 (en) Nonvolatile memory device including a buffer RAM and boot code management method thereof
TWI486765B (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
CN1297915C (zh) 外部连接设备、主设备及数据通信系统
KR20190018326A (ko) 메모리 시스템 및 그의 동작방법
US8595594B2 (en) Data processing method, memory controller, and memory storage device
US8883521B2 (en) Control method of multi-chip package memory device
TWI692771B (zh) 用來控制一記憶裝置的運作之方法、記憶裝置及其控制器以及電子裝置
CN1545680A (zh) 存储卡及数据重写方法
KR20110104294A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
US11513722B2 (en) Memory system allowing operation during suspensions
US9600363B2 (en) Data accessing method, memory controlling circuit unit and memory storage apparatus
TWI529721B (zh) 記憶體儲存裝置、記憶體控制電路單元及電源供應方法
US20110040929A1 (en) Method and apparatus for modifying data sequences stored in memory device
US11847325B2 (en) Semiconductor integrated apparatus, operating method thereof and data processing apparatus including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS TECH CORP.

Free format text: FORMER OWNER: RENESAS TECH CORP.; APPLICANT

Effective date: 20080222

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080222

Address after: Tokyo, Japan

Applicant after: Renesas Technology Corp.

Address before: Tokyo

Applicant before: Renesas Technology Corp.

Co-applicant before: HITACHI ULSI SYSTEMS Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20100715

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100715

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN COUNTY

TR01 Transfer of patent right

Effective date of registration: 20100715

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: NEC ELECTRONICS Corp.

Effective date of registration: 20100715

Address after: Kanagawa, Japan

Patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080820

Termination date: 20160508

CF01 Termination of patent right due to non-payment of annual fee