KR101445105B1 - 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치 - Google Patents

비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치 Download PDF

Info

Publication number
KR101445105B1
KR101445105B1 KR1020140058788A KR20140058788A KR101445105B1 KR 101445105 B1 KR101445105 B1 KR 101445105B1 KR 1020140058788 A KR1020140058788 A KR 1020140058788A KR 20140058788 A KR20140058788 A KR 20140058788A KR 101445105 B1 KR101445105 B1 KR 101445105B1
Authority
KR
South Korea
Prior art keywords
signal
activated
microcontroller
recognition
reset
Prior art date
Application number
KR1020140058788A
Other languages
English (en)
Inventor
배영석
Original Assignee
주식회사 피앤티세미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 피앤티세미 filed Critical 주식회사 피앤티세미
Priority to KR1020140058788A priority Critical patent/KR101445105B1/ko
Application granted granted Critical
Publication of KR101445105B1 publication Critical patent/KR101445105B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)

Abstract

본 발명의 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치는, 다수의 명령어들과 특정 주소에 인식데이터(DT)가 저장된 비휘발성 메모리로 구성된 명령어 저장부(10)와, 마이크로 컨트롤러에 공급전원(Vcc)이 공급되면 마이크로 컨트롤러를 초기화시키기 위해 일정시간 활성화되는 파워온리셋신호(POR)와 비교신호(CP)를 수신하여 파워온리셋신호(POR)가 비활성화되면 활성화되는 내부리셋신호(RST)를 출력하여 마이크로 컨트롤러를 리셋시키고, 파워온리셋신호(POR)가 비활성화된 이후 비교신호(CP)가 활성화될 때까지 사용자에 의해 정해진 기준시간(Tref)이 경과할 때마다 활성화된 인식패턴 읽기명령신호(PRD)를 출력하고, 파워온리셋신호(POR)가 비활성화된 이후 비교신호(CP)가 활성화될 때까지 계속해서 활성화된 내부리셋신호(RST)를 출력시키는 리셋신호발생부(20)와, 인식패턴 읽기명령신호(PRD)를 수신하여 인식패턴읽기명령신호(PRD)가 활성화되면 명령어 저장부(10)에 저장된 인식데이터(DT)를 읽어와서 인식기준데이터(RDT)와 인식데이터(DT)를 비교하여 인식데이터(DT)와 인식기준데이터(RDT)가 동일한지를 판단하여 동일하면 활성화되는 비교신호(CP)를 출력하는 초기 동작 판별부(30)로 구성된다.
본 발명은 비휘발성 메모리로 구성된 명령어 저장부가 정상적으로 동작할 때까지 마이크로 컨트롤러를 리셋시켜주어 마이크로 컨트롤러의 공급 전압의 상승 속도에 상관없이 마이크로 컨트롤러는 항상 안정적으로 동작되어, 마이크로 컨트롤러의 리셋 이후에 마이크로 컨트롤러가 오동작되는 것을 방지할 수 있다.

Description

비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치{Start-up apparatus of Micro Controller Unit including embedded non-volatile memory}
본 발명은 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치에 관한 것으로, 특히 플래시 메모리나 EEPROM과 같은 비휘발성 메모리를 중앙처리장치가 수행하는 다수의 명령어들을 저장하는 명령어 저장부로 사용하는 비휘발성 메모리가 내장된 마이크로 컨트롤러(Micro Controller Unit)에 전원이 공급되면 비휘발성 메모리가 정상적으로 실행될 수 있을 때까지 내부리셋신호를 출력시킨 후 마이크로 컨트롤러가 초기 시동이 되도록 하여 마이크로 컨트롤러가 안정되게 동작할 수 있는 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치에 관한 것이다.
일반적으로 마이크로 컨트롤러는 엔진 컨트롤 시스템, 휴대용 의료기기, 리모컨, 프린터 등의 사무기기, 파워서플라이, 장난감 등의 제품이나 장치를 제어하는데 사용된다.
도 1은 일반적인 마이크로 컨트롤러의 구성도이다.
도 1에 도시된 바와 같이 종래의 마이크로 컨트롤러는 다수의 명령어들이 저장된 비휘발성 메모리로 구성된 명령어 저장부(1)와, 명령어 저장부(1)에 저장된 명령어를 해석 및 실행하는 중앙처리장치(2), 중앙처리장치(2)에서 실행된 명령어에 따라 데이터를 저장하는 데이터 메모리(3)와, 중앙처리장치(2)와 연결되어 외부와 통신하거나 특정 기능을 수행하는 주변장치(4)와, 마이크로 컨트롤러의 동작을 위한 안정된 클럭신호(CK)를 출력하는 클럭발생부(5)와, 마이크로 컨트롤러에 공급전원(Vcc)이 공급되어 마이크로 컨트롤러의 공급 전압(Vcc)이 임계 전압(VT)이 될 때까지 일정시간 활성되는 파워온리셋신호(POR)를 수신하여 마이크로 컨트롤러의 공급 전압(Vcc)이 마이크로 컨트롤러가 정상적으로 동작될 수 있는 전압이 될 때까지 사용자에 의해 정의된 기준시간(Tref) 동안만 활성화되는 내부리셋신호(RST)를 출력하여 마이크로 컨트롤러를 초기화 시키는 리셋신호발생부(6)로 구성된다.
일반적으로 중앙처리장치를 구비한 시스템의 경우 시스템에 전원이 공급되는 초기에 또는 시스템의 오동작에 의해 시스템이 정지되었을 때 반드시 시스템을 초기화하기 위해 리셋신호발생부를 구비하여 기준시간 동안 활성화되는 내부리셋신호(RST)를 출력시켜 시스템을 초기 시동시켜야 한다.
종래의 경우 대한민국 공개특허공보 제10-1999-010664호 "명령어를 통한 시스템 리셋회로 및 방법"(공개일자 : 1999.02.18)과, 대한민국 등록특허공보 제10-0309166호 "리셋제어장치"(등록일자 : 2001.09.04)에는 중앙처리장치를 구비한 시스템을 초기화시키기 위한 장치가 개시되어 있다.
도 1에 도시된 바와 같이, 일반적인 마이크로 컨트롤러의 경우 명령어를 저장하는 명령어 저장부(1)는 플래시 메모리(Flash Memory)나 EEPROM(Electrically Erasable and Programmable Read Only Memory) 등과 같은 비휘발성 메모리(NVM : Non-Volatile Memory)를 사용하는데, 비휘발성 메모리는 전원 공급이 되지 않아도 저장된 내용이 지워지지 않는 메모리이다.
도 2 및 도 3은 도 1의 파워온리셋신호에 따른 종래의 마이크로 컨트롤러의 초기 시동에 대한 동작 타이밍도이다.
도 2에 도시된 바와 같이, 마이크로 컨트롤러가 장착된 시스템에 전원이 공급되면, 마이크로 컨트롤러에도 전원이 공급되어 마이크로 컨트롤러의 공급 전압(Vcc)은 서서히 증가한다. 시스템을 초기화시키기 위한 파워온리셋신호(POR)는 시스템의 전원 공급에 따라 활성화되고, 마이크로 컨트롤러의 공급 전압(Vcc)이 마이크로 컨트롤러가 동작할 수 있는 최소한의 임계 전압(VT) 레벨까지 증가하면 파워온리셋신호(POR)는 비활성화된다. 파워온리셋신호(POR)가 비활성화되면 리셋신호발생부(6)는 사용자에 의해 정의된 기준시간(Tref) 동안만 내부리셋신호(RST)를 활성화시켜 마이크로 컨트롤러를 초기화시킨다. 기준시간(Tref) 동안 내부리셋신호(RST)를 활성화시키는 것은 마이크로 컨트롤러의 공급 전압(Vcc)의 상승 속도가 느리므로 마이크로 컨트롤러의 공급 전압(Vcc)이 임계 전압(VT) 레벨까지 증가하더라도 마이크로 컨트롤러는 안정되게 동작할 수 있는 전압이 아니므로 마이크로 컨트롤러가 안정적으로 동작할 수 있는 전압(Vd)이 될 때까지 즉, 파워온리셋신호(POR)가 비활성화된 이후 기준시간(Tref) 이후에 내부리셋신호(RST)를 비활성화시켜 마이크로 컨트롤러가 안정적으로 동작할 수 있게 해준다.
이와 같이 내부리셋신호(RST)가 활성화될 때는 중앙처리장치(2)는 동작을 하지 않고 대기 상태에 있다가, 내부리셋신호(RST)가 비활성화되면 중앙처리장치(2)는 명령어 저장부(1)로부터 명령어를 읽어와서 해당 명령어를 해석하고 실행하여 마이크로 컨트롤러는 동작이 개시된다.
클럭발생부(5)는 파워온리셋신호(POR)가 비활성화되고, 내부리셋신호(RST)가 활성화된 후 클럭신호(CK)를 출력하지 않고, 일정시간 지난 후 클럭신호(CK)를 출력하도록 하여 마이크로 컨트롤러에 안정된 클럭신호(CK)를 공급하게 해 준다.
마이크로 컨트롤러의 공급 전압(Vcc)은 시스템에 전원이 공급된 이후에 마이크로 컨트롤러가 안정적으로 동작할 수 있는 전압(Vd)이 될 때까지 서서히 증가하게 되므로, 마이크로 컨트롤러를 초기화시키기 위한 내부리셋신호(RST)가 활성화되는 기준시간(Tref)인 내부 리셋 유지 시간이 반드시 필요하다.
특히, 비휘발성 메모리가 정상적으로 동작할 수 있는 전원은 디지털 로직이나 아날로그 회로로 구성된 마이크로 컨트롤러의 내부의 중앙처리장치(2), 데이터 메모리(3), 주변장치(4)와, 클럭발생부(5)의 정상 동작 전원 보다 더 높기 때문에 내부 리셋 유지 시간을 두어 마이크로 컨트롤러의 공급 전압(Vcc)은 비휘발성 메모리가 정상적으로 동작할 수 있는 공급 전압이 될 때까지 내부리셋신호(RST)는 활성화되어야 한다.
종래의 마이크로 컨트롤러의 내부 리셋 유지시간은 사용자에 의해 정해진 기준시간(Tref)만을 유지하게 되는데, 사용자에 의해 내부 리셋 유지 시간을 짧게 할 경우 공급 전압(Vcc)의 상승 속도가 빠른 경우에는 초기화이후 마이크로 컨트롤러가 정상적으로 동작할 수 있으나, 도 3에 도시된 바와 같이 공급 전압(Vcc)의 상승 속도가 느린 경우에는 비휘발성 메모리가 정상 동작할 수 있는 전압(Vn) 되기 전에 내부리셋신호(RST)가 비활성되면 비휘발성 메모리로 구성된 명령어 저장부는 동작을 하지 않게 되어 내부리셋신호(RST)가 비활성화된 이후에 중앙처리장치는 명령어 저장부로부터 정상적으로 명령어를 읽어오지 못하게 되어 중앙처리장치는 오동작이 발생되는 문제점을 가지고 있다.
또한, 반대로 내부 리셋 유시 시간을 비휘발성 메모리가 정상적으로 동작할 수 있는 전압 레벨이 될 때까지 길게 할 경우 마이크로 컨트롤러의 공급 전압(Vcc)의 상승 속도가 빠른 경우에는 불필요하게 내부 리셋 유지 시간을 길게 설정하게 되는 문제점을 가지고 있다.
대한민국 공개특허공보 제10-1999-010664호 "명령어를 통한 시스템 리셋회로 및 방법"(공개일자 : 1999.02.18) 대한민국 등록특허공보 제10-0309166호 "리셋제어장치"(등록일자 : 2001.09.04)
본 발명의 목적은 마이크로 컨트롤러에 전원이 공급되어 마이크로 컨트롤러를 초기화시키기 위한 파워온리셋신호가 활성화된 이후 비활성되면 사용자에 의해 정해진 기준시간마다 명령어 저장부에 저장된 인식데이터를 읽어와서 인식기준데이터와 인식데이터를 비교하여 인식데이터와 인식기준데이터가 동일여부를 판단하여 동일하면 활성화되는 비교신호에 의해 비교신호가 활성화될 때까지 내부리셋신호를 활성화시켜 마이크로 컨트롤러를 리셋시켜 주어 비휘발성 메모리로 구성된 명령어 저장부가 정상적으로 동작할 때까지 마이크로 컨트롤러를 리셋시켜주어 마이크로 컨트롤러의 공급 전압의 상승 속도에 상관없이 마이크로 컨트롤러는 항상 안정적으로 동작되어, 마이크로 컨트롤러의 리셋 이후에 마이크로 컨트롤러가 오동작되는 것을 방지할 수 있는 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치를 제공하는 데 있다.
상기의 목적을 달성하기 위하여 본 발명의 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치는 다수의 명령어들이 저장된 비휘발성 메모리로 구성된 명령어 저장부와, 상기 명령어 저장부에 저장된 명령어를 페치하여 해석 및 실행하는 중앙처리장치와, 상기 중앙처리장치에서 실행된 명령어에 따라 데이터를 저장하는 데이터 메모리와, 상기 중앙처리장치와 연결되어 외부와 통신하거나 특정 기능을 수행하는 주변장치와, 클럭신호를 출력하는 클럭발생부를 구비한 마이크로 컨트롤러에 있어서, 마이크로 컨트롤러에 공급전원이 공급되면 마이크로 컨트롤러를 초기화시키기 위해 일정시간 활성화되는 파워온리셋신호와 비교신호를 수신하여 상기 파워온리셋신호가 비활성화되면 활성화되는 내부리셋신호를 출력하여 마이크로 컨트롤러를 리셋시키고, 상기 파워온리셋신호가 비활성화된 이후 상기 비교신호가 활성화될 때까지 사용자에 의해 정해진 기준시간이 경과할 때마다 활성화된 인식패턴 읽기명령신호를 출력하고, 상기 파워온리셋신호가 비활성화된 이후 상기 비교신호가 활성화될 때까지 계속해서 활성화된 상기 내부리셋신호를 출력시키는 리셋신호발생부; 및 상기 명령어 저장부의 특정 주소에 인식데이터가 저장되고, 상기 인식패턴 읽기명령신호를 수신하여 상기 인식패턴읽기명령신호가 활성화되면 상기 명령어 저장부에 저장된 인식데이터를 읽어와서 인식기준데이터와 인식데이터를 비교하여 인식데이터와 인식기준데이터가 동일한지를 판단하여 동일하면 활성화되는 비교신호를 출력하는 초기 동작 판별부를 구비하며,
상기 리셋신호발생부는 상기 타이머 이네이블신호가 활성화될 때마다 동작이 개시되어 사용자에 의해 정해진 기준시간이 경과되면 활성화되는 오버플로우신호를 출력하고 초기화되는 타이머와, 상기 파워온리셋신호와 비교신호와 오버플로우신호를 수신하여 파워온리셋신호가 비활성화되면 활성화된 타이머 이네이블신호를 출력하여 상기 타이머의 동작은 개시되며, 기준시간이 경과되어 상기 타이머의 출력인 활성화된 오버플로우신호에 의해 인식패턴 읽기명령신호를 출력하고, 상기 타이머의 첫번째 동작 완료 후 상기 초기 동작 판별부로부터 출력되는 비교신호가 활성화될 때까지 비교신호가 비활성화될 때마다 활성화되는 타이머 인에블신호를 출력하여 상기 타이머의 동작을 개시시키고, 상기 타이머가 기준시간이 경과되면 인식패턴 읽기명령신호를 출력하고, 파워온리셋신호가 비활성화된 이후 비교신호가 활성화될 때까지 계속해서 활성화되는 내부리셋신호를 출력하고, 비교신호가 활성화되면 비활성화되는 내부리셋신호를 출력하는 리셋제어부를 구비한 것을 특징으로 한다.
삭제
또한, 상기 초기 동작 판별부는 상기 인식패턴 읽기명령신호를 수신하여 상기 인식패턴읽기명령신호가 활성화되면 활성화된 비교인에블신호와 상기 인식데이터가 저장된 명령어 저장부의 주소와 상기 명령어 저장부에 저장된 인식데이터를 판독하기 위한 읽기제어신호를 출력하는 명령어 저장부 접속부; 및 상기 비교인에블신호를 수신하여 상기 비교인에블신호가 활성화되면 상기 명령어 저장부에 저장된 인식데이터와 인식기준데이터를 비교하여 인식데이터와 인식기준데이터가 동일하면 활성화되는 비교신호를 출력하고, 인식데이터와 인식기준데이터가 동일하지 않으면 비활성화되는 비교신호를 출력하는 비교부를 구비한 것을 특징으로 한다.
본 발명의 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치는 마이크로 컨트롤러에 전원이 공급되어 마이크로 컨트롤러를 초기화시키기 위한 파워온리셋신호가 활성화된 이후 비활성되면 사용자에 의해 정해진 기준시간마다 명령어 저장부에 저장된 인식데이터를 읽어와서 인식기준데이터와 인식데이터를 비교하여 인식데이터와 인식기준데이터가 동일여부를 판단하여 동일하면 활성화되는 비교신호에 의해 비교신호가 활성화될 때까지 내부리셋신호를 활성화시켜 마이크로 컨트롤러를 리셋시켜 주어 비휘발성 메모리로 구성된 명령어 저장부가 정상적으로 동작할 때까지 마이크로 컨트롤러를 리셋시켜주어 마이크로 컨트롤러의 공급 전압의 상승 속도에 상관없이 마이크로 컨트롤러는 항상 안정적으로 동작되어, 마이크로 컨트롤러의 리셋 이후에 마이크로 컨트롤러가 오동작되는 것을 방지할 수 있다.
또한, 본 발명의 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치는 사용자에 의해 설정된 기준시간을 종래에 비해 짧게 하여 마이크로 컨트롤러의 공급 전압의 상승 속도에 빠른 경우에는 마이크로 컨트롤러의 리셋 유지시간을 짧게 유지할 수 있어 마이크로 컨트롤러의 성능을 향상시킬 수 있고, 마이크로 컨트롤러의 공급 전압의 상승 속도에 느린 경우에도 마이크로 컨트롤러가 안정적으로 동작할 수 있는 전압이 될 때까지 내부 리셋 유지시간을 길게하여 마이크로 컨트롤러의 오동작 발생을 방지할 수 있다.
도 1은 비휘발성 메모리를 내장한 일반적인 마이크로 컨트롤러의 구성도,
도 2 및 도 3은 파워온리셋신호에 따른 도 1의 마이크로 컨트롤러의 초기 시동에 대한 동작 타이밍도,
도 4는 본 발명의 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치의 구성도,
도 5 및 도 6은 도 4의 본 발명의 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치의 동작 타이밍도이다.
이하, 첨부된 도면을 참조하여 본 발명의 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치를 상세히 설명하고자 한다.
도 4는 본 발명의 본 발명의 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치의 구성도이다.
도 4에 도시된 바와 같이 본 발명의 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치는, 다수의 명령어들과 특정 주소에 인식데이터(DT)가 저장된 비휘발성 메모리로 구성된 명령어 저장부(10)와, 마이크로 컨트롤러에 공급전원(Vcc)이 공급되면 마이크로 컨트롤러를 초기화시키기 위해 일정시간 활성화되는 파워온리셋신호(POR)와 비교신호(CP)를 수신하여 파워온리셋신호(POR)가 비활성화되면 활성화되는 내부리셋신호(RST)를 출력하여 마이크로 컨트롤러를 리셋시키고, 파워온리셋신호(POR)가 비활성화된 이후 비교신호(CP)가 활성화될 때까지 사용자에 의해 정해진 기준시간(Tref)이 경과할 때마다 활성화된 인식패턴 읽기명령신호(PRD)를 출력하고, 파워온리셋신호(POR)가 비활성화된 이후 비교신호(CP)가 활성화될 때까지 계속해서 활성화된 내부리셋신호(RST)를 출력시키는 리셋신호발생부(20)와, 인식패턴 읽기명령신호(PRD)를 수신하여 인식패턴읽기명령신호(PRD)가 활성화되면 명령어 저장부(10)에 저장된 인식데이터(DT)를 읽어와서 인식기준데이터(RDT)와 인식데이터(DT)를 비교하여 인식데이터(DT)와 인식기준데이터(RDT)가 동일한지를 판단하여 동일하면 활성화되는 비교신호(CP)를 출력하는 초기 동작 판별부(30)로 구성된다.
리셋신호발생부(20)는, 타이머 이네이블(enable)신호(TN)가 활성화될 때마다 동작이 개시되어 사용자에 의해 정해진 기준시간(Tref)이 경과되면 활성화되는 오버플로우신호(OF)를 출력하고 초기화되는 타이머(21)와, 파워온리셋신호(POR)와 비교신호(CP)와 오버플로우신호(OF)를 수신하여 파워온리셋신호(POR)가 비활성화되면 활성화된 타이머 이네이블신호(TN)를 출력하여 타이머(21)의 동작은 개시되며, 기준시간(Tref)이 경과되어 타이머(21)의 출력인 활성화된 오버플로우신호(OF)에 의해 인식패턴 읽기명령신호(PRD)를 출력하고, 타이머(21)의 첫번째 동작 완료 후 초기 동작 판별부(30)로부터 출력되는 비교신호(CP)가 활성화될 때까지 비교신호(CP)가 비활성화될 때마다 활성화되는 타이머 인에블신호(TN)를 출력하여 타이머(21)의 동작을 개시시키고, 타이머(21)가 기준시간(Tref)이 경과되면 인식패턴 읽기명령신호(PRD)를 출력하고, 파워온리셋신호(POR)가 비활성화된 이후 비교신호(CP)가 활성화될 때까지 계속해서 활성화되는 내부리셋신호(RST)를 출력하고, 비교신호(CP)가 활성화되면 비활성화되는 내부리셋신호(RST)를 출력하는 리셋제어부(23)로 구성된다.
초기 동작 판별부(30)는, 인식패턴 읽기명령신호(PRD)를 수신하여 인식패턴읽기명령신호(PRD)가 활성화되면 활성화된 비교인에블신호(CPEN)와 인식데이터(DT)가 저장된 명령어 저장부(10)의 주소(ADR)와 명령어 저장부(10)에 저장된 인식데이터(DT)를 판독하기 위한 읽기제어신호(RD)를 출력하는 명령어 저장부 접속부(31)와, 비교인에블신호(CPEN)를 수신하여 비교인에블신호(CPEN)가 활성화되면 명령어 저장부(10)에 저장된 인식데이터(DT)와 인식기준데이터(RDT)를 비교하여 인식데이터(DT)와 인식기준데이터(RDT)가 동일하면 활성화되는 비교신호(CP)를 출력하고, 인식데이터(DT)와 인식기준데이터(RDT)가 동일하지 않으면 비활성화되는 비교신호(CP)를 출력하는 비교부(33)로 구성된다.
상기의 구성에 따른 본 발명인 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치의 동작은 다음과 같다.
도 5는 마이크로 컨트롤러의 공급전압(Vcc)의 상승속도가 느린 경우 본 발명의 동작 타이밍도이고, 도 6은 마이크로 컨트롤러의 공급전압(Vcc)의 상승속도가 빠른 경우 본 발명의 동작 타이밍도이다.
도 4에 도시된 바와 같이, 비휘발성 메모리로 구성된 명령어 저장부(10)에는 중앙처리장치(40)가 실행하기 위한 다수의 명령어들과, 초기 동작 판별부(30)의 명령어 저장부 접속부(31)로부터 출력되는 읽기제어신호(RD)에 따라 비교부(33)로 페치(fetch)하기 위한 명령어 저장부(10)의 특정 주소(ADR)에는 인식데이터(DT)가 저장된다.
도 5에 도시된 바와 같이, 마이크로 컨트롤러가 장착된 시스템에 전원이 공급되면, 마이크로 컨트롤러에도 전원이 공급되면서 마이크로 컨트롤러의 공급 전압(Vcc)은 접지전압인 0볼트에서 서서히 증가하여, t1시간에 마이크로 컨트롤러가 동작할 수 있는 최소한의 임계 전압(VT)을 가진 후 계속해서 전압이 증가하여 t4시간에는 명령어 저장부(10)가 정상 동작할 수 있는 최소 전압(Vn) 레벨로 증가하다가 Vd 전압 레벨을 가지게 된다.
마이크로 컨트롤러에 공급전압(Vcc)이 공급됨에 따라 마이크로 컨트롤러를 초기화시키기 위하여 파워온리셋신호(POR)는 시스템의 전원 공급에 따라 활성화되고, t1시간에 마이크로 컨트롤러의 공급 전압(Vcc)이 마이크로 컨트롤러가 동작할 수 있는 최소한의 임계 전압(VT)이 되면 파워온리셋신호(POR)는 비활성화된다. 파워온리셋신호(POR)가 비활성화되면 리셋제어부(23)는 활성화된 내부리셋신호(RST)를 출력하여 마이크로 컨트롤러를 리셋시킨다.
t1시간에 비활성화된 파워온리셋신호(POR)에 의해 리셋제어부(23)는 타이머(21)의 동작을 개시하기 위해 활성화된 타이머 이네이블신호(TN)를 출력한다.
타이머(21)는 활성화된 타이머 이네이블신호(TN)에 의해 동작이 개시되어 사용자에 의해 설정된 기준시간(Tref)인 경과되면, 즉, 타이머(21)가 터미널 카운트(Terminal Count)에 도달하면 타이머(21)는 활성화된 오버플로우신호(OF)를 리셋제어부(23)로 출력한 후, 타이머(21)는 초기화되며, 리셋제어부(23)는 계속해서 활성화된 내부리셋신호(RST)를 출력하여 마이크로 컨트롤러는 계속 리셋 상태를 유지한다.
리셋제어부(23)로 입력되는 활성화된 오버플로우신호(OF)에 의해 리셋제어부(23)는 활성화된 인식패턴 읽기명령신호(PRD)를 출력한다.
리셋제어부(23)로부터 출력되는 활성화된 인식패턴 읽기명령신호(PRD)에 의해 명령어 저장부 접속부(31)는 활성화된 비교인에블신호(CPEN)와 인식데이터(DT)가 저장된 명령어 저장부(10)의 주소(ADR)와 명령어 저장부(10)에 저장된 인식데이터(DT)를 판독하기 위한 읽기제어신호(RD)를 출력한다.
명령어 저장부 접속부(31)로부터 출력되는 활성화된 비교인에블신호(CPEN)에 의해 비교부(33)는 동작 가능한 상태가 되어 비교부(33)는 명령어 저장부 접속부(31)로부터 출력되는 주소(ADR)와 읽기제어신호(RD)에 의해 명령어 저장부(10)에 저장된 인식데이터(DT)를 페치한 후 사용자에 설정된 인식기준데이터(RDT)와 비교하여 인식데이터(DT)와 인식기준데이터(RDT)가 동일하면 활성화되는 비교신호(CP)를 출력하고, 인식데이터(DT)와 인식기준데이터(RDT)가 동일하지 않으면 비활성화되는 비교신호(CP)를 출력한다.
즉, t2시간에서 마이크로 컨트롤러의 공급 전압(Vcc)은 아직까지 명령어 저장부(10)가 정상 동작할 수 있는 최소 전압(Vn) 레벨까지 상승하지 않았으므로, t2시간에서는 명령어 저장부(10)는 정상적으로 동작하지 않기 때문에 명령어 저장부(10)로부터 인식데이터(DT)를 비교부(33)로 페치하지 못하거나, 페치하더라도 잘못된 데이터가 비교부(33)로 페치된다.
비교부(33)는 명령어 저장부(10)가 정상적으로 동작되어 명령어 저장부(10)에 저장된 인식데이터(DT)와 동일한 데이터인 인식기준데이터(RDT)를 레지스터와 같은 저장부에 미리 저장한 후, 비교부(33)가 동작 가능한 상태인 이네이블(enable)되면 명령어 저장부(10)로부터 페치된 데이터와 인식기준데이터(RDT)를 비교한다.
t2시간에서 비교부(33)로 입력되는 페치된 데이터는 실질적인 인식데이터(DT)가 아니므로, 비교부(33)가 이네이블될때 비교부(33)는 비활성화된 비교신호(CP)를 출력한다.
비교부(33)에서 출력되는 비활성화된 비교신호(CP)에 의해 리셋제어부(23)는 타이머(21)의 동작을 개시하기 위해 활성화된 타이머 이네이블신호(TN)를 출력하여 상기와 동일한 방법으로 타이머(21)의 동작은 다시 개시되어 기준시간(Tref)이 경과되면 타이머(21)는 활성화된 오버플로우신호(OF)를 출력한 후 초기화되고, 리셋제어부(23)는 계속해서 활성화된 내부리셋신호(RST)를 출력하여 마이크로 컨트롤러는 계속 리셋 상태를 유지하며, 활성화된 오버플로우신호(OF)에 의해 리셋제어부(23)는 활성화된 인식패턴 읽기명령신호(PRD)를 다시 출력하고, 명령어 저장부 접속부(31)와 비교부(33)가 동작되어 비교부(33)는 명령어 저장부(10)에서 페치된 데이터와 인식기준데이터(RDT)와 비교한다.
즉, t3시간에서도 마이크로 컨트롤러의 공급 전압(Vcc)은 아직까지 명령어 저장부(10)가 정상 동작할 수 있는 최소 전압(Vn) 레벨까지 상승하지 않았으므로, t3시간에서 명령어 저장부(10)로부터 페치된 데이터는 인식데이터(DT)가 아니므로, 비교부(33)는 비활성화된 비교신호(CP)를 출력하고, 리셋제어부(23)는 타이머(21)의 동작을 다시 가동시킨다.
상기와 동일한 방법에 의해 타이머(21)가 기준시간(Tref)이 경과되면, 타이머(21)는 초기화되고, 리셋제어부(23)는 계속해서 활성화된 내부리셋신호(RST)를 출력하여 마이크로 컨트롤러로 계속 리셋 상태로 유지하며, 활성화된 오버플로우신호(OF)에 의해 리셋제어부(23)는 활성화된 인식패턴 읽기명령신호(PRD)를 다시 출력하고, 명령어 저장부 접속부(31)와 비교부(33)가 동작되어 비교부(33)는 명령어 저장부(10)에서 페치된 데이터와 인식기준데이터(RDT)를 비교한다.
세번째로 타이머(21)의 동작이 개시되는 동안에 t4시간에서 마이크로 컨트롤러의 공급 전압(Vcc)은 명령어 저장부(10)가 정상 동작할 수 있는 최소 전압(Vn) 레벨까지 상승하였으므로, 타이머(21)의 동작이 개시되어 타이머(21)이 동작이 완료된 t5시간에서 명령어 저장부(10)는 정상적으로 동작되므로, 비교부(33)로 페치된 데이터는 명령어 저장부 접속부(31)의 출력인 주소(ADR)와 읽기제어신호(RD)에 따라 명령어 저장부(10)에 저장된 인식데이터(DT)이므로, 비교부(33)는 t6시간에서 활성화된 비교신호(CP)를 출력하고, 활성화된 비교신호(CP)에 의해 리셋제어부(23)는 내부리셋신호(RST)를 비활성화시켜 마이크로 컨트롤러는 리셋 상태로부터 해제되고, 마이크로 컨트롤러는 정상적으로 동작하게 된다.
도 6은 마이크로 컨트롤러의 공급 전압(Vcc)의 상승 속도가 도 5에 비해 빠른 경우 본 발명의 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치의 동작 타이밍도이다.
도 6에 도시된 바와 같이 마이크로 컨트롤러가 장착된 시스템에 전원이 공급되어, 마이크로 컨트롤러에도 전원이 공급됨에 따라 마이크로 컨트롤러를 초기화시키기 위하여 파워온리셋신호(POR)는 시스템의 전원 공급에 따라 활성화되고, 마이크로 컨트롤러의 공급 전압(Vcc)이 마이크로 컨트롤러가 동작할 수 있는 최소한의 임계 전압(VT)이 되면 파워온리셋신호(POR)는 비활성화되고, 리셋제어부(23)는 활성화된 내부리셋신호(RST)를 출력하여 마이크로 컨트롤러를 리셋시킨다.
타이머(21)의 동작이 개시되는 동안에 마이크로 컨트롤러의 공급 전압(Vcc)은 명령어 저장부(10)가 정상 동작할 수 있는 최소 전압(Vn) 레벨까지 상승하였으므로, 타이머(21)의 동작이 개시되어 타이머(21)이 동작이 완료된 시점에서 명령어 저장부(10)는 정상적으로 동작되므로, 비교부(33)로 페치된 데이터는 명령어 저장부 접속부(31)의 출력인 주소(ADR)와 읽기제어신호(RD)에 따라 명령어 저장부(10)에 저장된 인식데이터(DT)이므로, 비교부(33)는 활성화된 비교신호(CP)를 출력하고, 활성화된 비교신호(CP)에 의해 리셋제어부(23)는 내부리셋신호(RST)를 비활성화시켜 마이크로 컨트롤러는 리셋 상태로부터 해제되고, 마이크로 컨트롤러는 정상적으로 동작하게 된다.
상기와 같이 본 발명의 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치는 마이크로 컨트롤러에 전원이 공급되어 마이크로 컨트롤러를 초기화시키기 위한 파워온리셋신호가 활성화된 이후 비활성되면 타이머(21)의 동작을 개시시키고, 타이머(21)의 동작 중에 마이크로 컨트롤러의 공급 전압(Vcc)이 비휘발성 메모리로 구성된 명령어 저장부(10)가 정상적으로 동작할 수 있는 전압 레벨인지를 판단하기 위해 타이머(21)의 동작 완료 후 명령어 저장부(10)에 저장된 인식데이터를 비교부(33)가 페치한 후 페치된 데이터와 인식기준데이터(RDT)와 비교하여, 비교신호(CP)가 비활성화되면 명령어 저장부(10)는 정상적으로 동작할 수 있는 전압레벨이 아닌 것으로 판단할 수 있으므로, 계속해서 내부리셋신호(RST)를 활성화시켜 마이크로 컨트롤러를 리셋시키고, 계속해서 타이머(21)를 동작시켜 명령어 저장부(10)에 저장된 페치데이터와 인식기준데이터(RDT)가 동일할때까지 내부리셋신호(RST)를 활성화시켜 마이크로 컨트롤러를 리셋시키고, 명령어 저장부(10)에 저장된 페치데이터와 인식기준데이터(RDT)가 동일하면 명령어 저장부(10)는 정상적으로 동작하는 것임을 알 수 있으므로, 내부리셋신호(RST)를 비활성화시켜 마이크로 컨트롤러를 리셋상태로부터 해제시켜 마이크로 컨트롤러는 마이크로 컨트롤러의 공급 전압의 상승 속도에 상관없이 마이크로 컨트롤러는 리셋 상태의 해제후 마이크로 컨트롤러가 오동작되는 것을 방지할 수 있다.
또한, 본 발명의 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치는 사용자에 의해 설정된 기준시간을 종래에 비해 짧게 하여 마이크로 컨트롤러의 공급 전압의 상승 속도에 빠른 경우에는 마이크로 컨트롤러의 리셋 유지시간을 짧게 유지할 수 있고, 마이크로 컨트롤러의 공급 전압의 상승 속도에 느린 경우에도 비교부에 명령어 저장부가 정상 동작할 수 있을 때까지 내부리셋신호를 활성화시켜 마이크로 컨트롤러는 항상 안정적으로 동작할 수 있다.
10 : 명령어 저장부 20 : 리셋신호발생부
21 : 타이머 23 : 리셋제어부
30 : 초기 동작 판별부 31 : 명령어 저장부 접속부
33 : 비교부

Claims (3)

  1. 다수의 명령어들이 저장된 비휘발성 메모리로 구성된 명령어 저장부(10)와, 상기 명령어 저장부(10)에 저장된 명령어를 페치하여 해석 및 실행하는 중앙처리장치(40)와, 상기 중앙처리장치(40)에서 실행된 명령어에 따라 데이터를 저장하는 데이터 메모리와, 상기 중앙처리장치(40)와 연결되어 외부와 통신하거나 특정 기능을 수행하는 주변장치와, 클럭신호를 출력하는 클럭발생부를 구비한 마이크로 컨트롤러에 있어서,
    마이크로 컨트롤러에 공급전원(Vcc)이 공급되면 마이크로 컨트롤러를 초기화시키기 위해 일정시간 활성화되는 파워온리셋신호(POR)와 비교신호(CP)를 수신하여 상기 파워온리셋신호(POR)가 비활성화되면 활성화되는 내부리셋신호(RST)를 출력하여 마이크로 컨트롤러를 리셋시키고, 상기 파워온리셋신호(POR)가 비활성화된 이후 상기 비교신호(CP)가 활성화될 때까지 사용자에 의해 정해진 기준시간(Tref)이 경과할 때마다 활성화된 인식패턴 읽기명령신호(PRD)를 출력하고, 상기 파워온리셋신호(POR)가 비활성화된 이후 상기 비교신호(CP)가 활성화될 때까지 계속해서 활성화된 상기 내부리셋신호(RST)를 출력시키는 리셋신호발생부(20); 및
    상기 명령어 저장부(10)의 특정 주소에 인식데이터(DT)가 저장되고, 상기 인식패턴 읽기명령신호(PRD)를 수신하여 상기 인식패턴읽기명령신호(PRD)가 활성화되면 상기 명령어 저장부(10)에 저장된 인식데이터(DT)를 읽어와서 인식기준데이터(RDT)와 인식데이터(DT)를 비교하여 인식데이터(DT)와 인식기준데이터(RDT)가 동일한지를 판단하여 동일하면 활성화되는 비교신호(CP)를 출력하는 초기 동작 판별부(30)를 구비하며,
    상기 리셋신호발생부(20)는, 타이머 이네이블신호(TN)가 활성화될 때마다 동작이 개시되어 사용자에 의해 정해진 기준시간(Tref)이 경과되면 활성화되는 오버플로우신호(OF)를 출력하고 초기화되는 타이머(21)와, 상기 파워온리셋신호(POR)와 비교신호(CP)와 오버플로우신호(OF)를 수신하여 파워온리셋신호(POR)가 비활성화되면 활성화된 타이머 이네이블신호(TN)를 출력하여 상기 타이머(21)의 동작은 개시되며, 기준시간(Tref)이 경과되어 상기 타이머(21)의 출력인 활성화된 오버플로우신호(OF)에 의해 인식패턴 읽기명령신호(PRD)를 출력하고, 상기 타이머(21)의 첫번째 동작 완료 후 상기 초기 동작 판별부(30)로부터 출력되는 비교신호(CP)가 활성화될 때까지 비교신호(CP)가 비활성화될 때마다 활성화되는 타이머 인에블신호(TN)를 출력하여 상기 타이머(21)의 동작을 개시시키고, 상기 타이머(21)가 기준시간(Tref)이 경과되면 인식패턴 읽기명령신호(PRD)를 출력하고, 파워온리셋신호(POR)가 비활성화된 이후 비교신호(CP)가 활성화될 때까지 계속해서 활성화되는 내부리셋신호(RST)를 출력하고, 비교신호(CP)가 활성화되면 비활성화되는 내부리셋신호(RST)를 출력하는 리셋제어부(23)를 구비한 것을 특징으로 하는 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치.
  2. 삭제
  3. 제 1 항에 있어서, 상기 초기 동작 판별부(30)는,
    상기 인식패턴 읽기명령신호(PRD)를 수신하여 상기 인식패턴읽기명령신호(PRD)가 활성화되면 활성화된 비교인에블신호(CPEN)와 상기 인식데이터(DT)가 저장된 명령어 저장부(10)의 주소(ADR)와 상기 명령어 저장부(10)에 저장된 인식데이터(DT)를 판독하기 위한 읽기제어신호(RD)를 출력하는 명령어 저장부 접속부(31); 및
    상기 비교인에블신호(CPEN)를 수신하여 상기 비교인에블신호(CPEN)가 활성화되면 상기 명령어 저장부(10)에 저장된 인식데이터(DT)와 인식기준데이터(RDT)를 비교하여 인식데이터(DT)와 인식기준데이터(RDT)가 동일하면 활성화되는 비교신호(CP)를 출력하고, 인식데이터(DT)와 인식기준데이터(RDT)가 동일하지 않으면 비활성화되는 비교신호(CP)를 출력하는 비교부(33)를 구비한 것을 특징으로 하는 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치.
KR1020140058788A 2014-05-16 2014-05-16 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치 KR101445105B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140058788A KR101445105B1 (ko) 2014-05-16 2014-05-16 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140058788A KR101445105B1 (ko) 2014-05-16 2014-05-16 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치

Publications (1)

Publication Number Publication Date
KR101445105B1 true KR101445105B1 (ko) 2014-10-06

Family

ID=51995996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140058788A KR101445105B1 (ko) 2014-05-16 2014-05-16 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치

Country Status (1)

Country Link
KR (1) KR101445105B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940002813Y1 (ko) * 1988-09-23 1994-04-23 주식회사 금성사 마이크로 프로세서의 리셋트 회로
KR20040044913A (ko) * 2001-09-13 2004-05-31 가부시끼가이샤 르네사스 테크놀로지 메모리 카드 및 그 초기 설정 방법
JP2005135388A (ja) 2003-10-10 2005-05-26 Oki Electric Ind Co Ltd リセット回路及び集積回路装置
KR20060104111A (ko) * 2005-03-29 2006-10-09 매그나칩 반도체 유한회사 파워 온 리셋 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940002813Y1 (ko) * 1988-09-23 1994-04-23 주식회사 금성사 마이크로 프로세서의 리셋트 회로
KR20040044913A (ko) * 2001-09-13 2004-05-31 가부시끼가이샤 르네사스 테크놀로지 메모리 카드 및 그 초기 설정 방법
JP2005135388A (ja) 2003-10-10 2005-05-26 Oki Electric Ind Co Ltd リセット回路及び集積回路装置
KR20060104111A (ko) * 2005-03-29 2006-10-09 매그나칩 반도체 유한회사 파워 온 리셋 회로

Similar Documents

Publication Publication Date Title
KR100880831B1 (ko) 시스템 및 그것의 부트 코드 로딩 방법
JP4829029B2 (ja) メモリシステム及びメモリチップ
KR102226964B1 (ko) 반도체 기억장치 및 반도체 기억장치의 동작 방법
JP2010529548A (ja) 電源管理集積回路
KR20060103883A (ko) 반도체 장치
KR20200032676A (ko) 비휘발성 메모리의 리텐션 로직
US7924651B2 (en) Semiconductor storage device and resetting method for a semiconductor storage device
US9959126B2 (en) Systems, methods, and apparatus for controlling the power-on or boot sequence of an integrated circuit based on power harvesting conditions
TW201327167A (zh) 電子裝置及其密碼保護方法
KR100604877B1 (ko) 내장 시스템의 메모리 어드레스의 매핑을 제어하는 장치와방법
JP2003242795A (ja) 不揮発性半導体メモリ装置とそのパワーアップ読み出し方法
KR100634356B1 (ko) 메인 데이터를 안전하게 로딩하는 메모리 시스템 및 그것의 데이터 로딩 방법
JP2012128860A5 (ko)
US9292301B1 (en) Systems, methods, and apparatus for controlling the power-on or boot sequence of an integrated circuit based on power harvesting conditions
KR101445105B1 (ko) 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치
US20030058011A1 (en) Conditioned and robust ultra-low power power-on reset sequencer for integrated circuits
TWI736088B (zh) 電子裝置及其測試模式啟用方法
JP2013030244A (ja) 半導体装置
KR101066738B1 (ko) 불휘발성 메모리 소자 및 이의 동작 방법
US6466994B1 (en) Method and system for programming a system board using a peripheral controller
JP7048794B1 (ja) 半導体装置および動作方法
US20060112296A1 (en) Data recovery system for appliances
JP2008539535A (ja) 第一の有効なｎａｎｄコマンドに基づく構成決定
KR101046049B1 (ko) 시스템온칩 플래쉬 메모리 보호 회로
JP6896352B2 (ja) 車載電源制御装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190821

Year of fee payment: 6