KR20040044913A - 메모리 카드 및 그 초기 설정 방법 - Google Patents

메모리 카드 및 그 초기 설정 방법 Download PDF

Info

Publication number
KR20040044913A
KR20040044913A KR10-2004-7003714A KR20047003714A KR20040044913A KR 20040044913 A KR20040044913 A KR 20040044913A KR 20047003714 A KR20047003714 A KR 20047003714A KR 20040044913 A KR20040044913 A KR 20040044913A
Authority
KR
South Korea
Prior art keywords
data
confirmation data
semiconductor memory
nonvolatile semiconductor
memory
Prior art date
Application number
KR10-2004-7003714A
Other languages
English (en)
Inventor
히데후미 오오다떼
아쯔시 시라이시
시게오 구라까따
구니히로 가따야마
모또끼 가나모리
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
가부시키가이샤 히타치초엘에스아이시스템즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지, 가부시키가이샤 히타치초엘에스아이시스템즈 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20040044913A publication Critical patent/KR20040044913A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification

Abstract

메모리 카드(1)의 초기 설정에서, 플래시 메모리(2)에 저장되어 있는 플래시 확인 데이터 FD를 판독하여, 그 데이터 FD와 미리 ROM에 저장되어 있는 동작 확인 데이터 FD11을 비교하여, 이상이 없으면 ROM(4a)에 저장된 기입 확인 데이터 FD12를 플래시 메모리(2)에 기입하고, 그 데이터를 다시 판독하여 ROM(4a)의 기입 확인 데이터 FD12와 비교한다. 이들 데이터 비교 결과에 이상이 없으면, CPU는 플래시 메모리(2)가 정상이라고 판단한다. 또한, 데이터 비교 결과에 이상이 있는 경우, CPU는 레지스터(5a)에 리세트 처리 이상 데이터를 설정하고, 해당 컨트롤러(3)를 슬립 모드로 한다. 이 기간 동안 커맨드 CMD를 입력받으면 다시 데이터 비교를 실행한다.

Description

메모리 카드 및 그 초기 설정 방법{MEMORY CARD AND ITS INITIAL SETTING METHOD}
퍼스널 컴퓨터나 다기능 단말기 등의 외부 기억 미디어 중 하나로서, 표준화단체인 MMCA(MultiMedia Card Association)가 표준화한 멀티미디어 카드가 널리 알려져 있으며, 디지털 비디오 카메라의 정지 화상 기록, 휴대 전화의 데이터 기록, 휴대 음악 플레이어의 음악 기록 등에 이용되고 있다.
멀티미디어 카드는 플래시 메모리 및 그 플래시 메모리를 제어하는 컨트롤러로 구성되어 있으며, 상기 컨트롤러에는 전원 전압 검출 회로가 설치되어 있다. 이 전원 전압 검출 회로는 호스트기로부터 공급되는 전원 전압의 상승 에지를 검출하여 리세트한다.
본 발명자가 검토한 바에 따르면, 멀티미디어 카드는 전원 전압이 공급되었을 때 동작을 안정화시키기 위해, 상기 멀티미디어 카드를 초기 설정화하는, 소위 파워 온 리세트(power on reset) 처리가 행하여진다.
이 파워 온 리세트 처리는 전원 전압 검출 회로가 호스트기로부터 공급되는전원 전압의 상승 에지를 검출하여 컨트롤러를 리세트한 후, 상기 컨트롤러가 플래시 메모리에 액세스하여, CID(Card IDentification number register)/CSD(Card Specific Data register) 등의 시스템 영역의 데이터 판독을 행함으로써, 상기 플래시 메모리가 동작 가능한 상태인지의 여부를 확인한다.
이러한 종류의 IC 카드에 대하여 상세하게 설명하고 있는 예로서는, 1990년 12월 1일 주식회사 공업 조사회 발행, 오오시마 마사히(大島雅志)(편), 「전자 재료」 P22∼P26이 있으며, 이 문헌에는 각종 IC 카드에서의 기술 동향이 기재되어 있다.
그런데, 상기한 바와 같은 메모리 카드에서의 파워 온 리세트 처리 기술에서는, 다음과 같은 문제점이 있는 것이 본 발명자에 의해 발견되었다.
일반적으로, 플래시 메모리의 동작 전압은 컨트롤러의 동작 전압보다도 높아, 상기 컨트롤러가 플래시 메모리에 액세스했을 때에, 플래시 메모리는 동작 전압에 도달하지 않을 우려가 있다.
따라서, 컨트롤러가 플래시 메모리에 액세스했을 때에는, 상기 플래시 메모리가 정상적으로 동작하지 않아, 상술한 CID/CSD 등의 시스템 영역의 데이터를 판독할 수 없게 되어, 컨트롤러가 호스트기로부터의 커맨드를 전혀 접수하지 않는 상태로 들어가게 되어, 호스트기가 멀티미디어 카드를 인식하지 않게 된다는 문제가 있다.
본 발명의 목적은 공급되는 전원 전압이 불안정한 경우에도, 파워 온 리세트 처리를 확실히 행함으로써, 신뢰성을 대폭 향상시킬 수 있는 메모리 카드 및 그 초기 설정 방법을 제공하는 것에 있다.
본 발명의 상기 및 그 밖의 목적과 신규의 특징은 본 명세서의 기재 및 첨부 도면으로부터 분명해질 것이다.
<발명의 개시>
본 발명의 메모리 카드는, 특정 기억 영역에 동작 확인 데이터가 저장된 불휘발성 반도체 메모리와, 상기 불휘발성 반도체 메모리의 동작 확인 데이터를 비교하는 비교용 동작 확인 데이터가 저장된 기억부와, 초기 설정 동작에서, 불휘발성 반도체 메모리의 동작 확인 데이터와 기억부의 비교용 동작 확인 데이터를 비교하여, 불휘발성 반도체 메모리의 동작 확인을 행하는 처리 장치를 설치한 제어 수단을 구비한 것이다.
또한, 본원의 그 밖의 발명의 개요를 간단히 나타낸다.
1. 불휘발성 반도체 메모리 중 특정 기억 영역에는 동작 확인 데이터가 저장되며, 제어 수단은 제어 프로그램에 기초하여 소정의 처리를 행하는 처리 장치와, 제어 프로그램을 저장한 불휘발성 기억부와, 입출력 데이터, 및 연산 데이터 등을 일시적으로 저장하는 휘발성 기억부와, 외부로부터 입출력되는 각종 커맨드, 및 데이터의 입출력을 행하는 인터페이스 논리부를 구비하며, 상기 불휘발성 기억부 중 특정 영역에는 불휘발성 반도체 메모리로부터 판독한 동작 확인 데이터와 비교할 비교용 동작 확인 데이터가 저장되며, 처리 장치는 초기 설정 동작에서, 불휘발성 반도체 메모리로부터 판독한 동작 확인 데이터와 불휘발성 기억부의 비교용 동작 확인 데이터를 비교하여, 불휘발성 반도체 메모리의 동작 확인을 행한다.
2. 상기 제1항에서, 불휘발성 기억부에, 불휘발성 반도체 메모리에 기입하는 기입 확인 데이터를 저장하고, 처리 장치는 초기 설정 동작에서, 불휘발성 반도체 메모리의 동작 확인 데이터와 불휘발성 기억부의 비교용 동작 확인 데이터를 비교함과 함께, 불휘발성 반도체 메모리에 기입한 기입 확인 데이터를 판독하고, 그 확인 데이터와 불휘발성 기억부의 기입 확인 데이터와 비교함으로써, 불휘발성 반도체 메모리의 동작 확인을 행한다.
3. 상기 제1항 또는 제2항에서, 인터페이스 논리부에, 이상(fault) 데이터를 기억하는 데이터 기억부가 제공되며, 처리 장치는 불휘발성 반도체 메모리의 동작 확인 데이터와 불휘발성 기억부의 비교용 동작 확인 데이터와의 비교, 또는 불휘발성 반도체 메모리에 기입한 기입 확인 데이터와 불휘발성 기억부의 기입 확인 데이터와의 비교 중 어느 하나에 이상이 있을 때에, 데이터 기억부에 이상 데이터를 설정하며, 초기 설정 동작을 중단하고 제어 수단을 슬립 모드로 설정함과 함께, 데이터 기억부에 이상 데이터가 설정되어 있는 기간 동안 외부로부터 초기 설정 종료를 확인하는 설정 커맨드를 수취한 경우에는, 초기 설정 동작을 실행한다.
또한, 본원의 그 밖의 발명의 개요를 항으로 나누어 간단히 나타낸다.
1. (a) 외부로부터 초기 설정을 요구하는 설정 커맨드를 수취했을 때에, 불휘발성 반도체 메모리에 미리 저장된 동작 확인 데이터를 판독하여, 불휘발성 기억부의 비교용 동작 확인 데이터와 비교하는 단계,
(b) 비교한 데이터에 이상이 있을 경우에는, 불휘발성 반도체 메모리에 이상이 있다고 판단하여 이상 데이터를 데이터 기억부에 설정함과 함께, 초기 설정 동작을 중단하고 제어 수단을 슬립 모드로 설정하는 단계, 및
(c) 데이터 기억부에 이상 데이터가 설정되어 있는 기간 동안에는, 외부로부터 초기 설정 종료를 확인하는 설정 커맨드를 수취할 때마다, 불휘발성 반도체 메모리의 동작 확인 데이터와 상기 불휘발성 기억부의 비교용 동작 확인 데이터가 일치할 때까지 비교하여, 이들 데이터가 일치했을 때에는 데이터 기억부에 설정된 이상 데이터를 클리어하는 단계를 포함하는 메모리 카드의 초기 설정 방법.
2. (a) 외부로부터 초기 설정을 요구하는 설정 커맨드를 수취했을 때에, 불휘발성 반도체 메모리 중 특정 기억 영역에 미리 저장된 동작 확인 데이터를 판독하여, 불휘발성 반도체 메모리로부터 판독한 동작 확인 데이터와 불휘발성 기억부의 비교용 동작 확인 데이터를 비교하는 단계,
(b) 불휘발성 기억부에 저장된 기입 확인 데이터를 불휘발성 반도체 메모리에 기입하는 단계,
(c) 불휘발성 반도체 메모리에 저장한 기입 확인 데이터를 판독하여, 그 판독한 기입 확인 데이터와 불휘발성 기억부의 기입 확인 데이터를 비교하는 단계,
(d) 비교한 불휘발성 반도체 메모리의 동작 확인 데이터와 불휘발성 기억부의 비교용 동작 확인 데이터, 또는 불휘발성 반도체 메모리의 기입 확인 데이터와 불휘발성 기억부의 기입 확인 데이터 중 어느 하나에 이상이 있을 경우에는, 불휘발성 반도체 메모리에 이상이 있다고 판단하여 이상 데이터를 데이터 기억부에 설정함과 함께, 초기 설정 동작을 중단하고 제어 수단을 슬립 모드로 설정하는 단계, 및
(e) 데이터 기억부에 이상 데이터가 설정되어 있는 기간 동안에는, 외부로부터 초기 설정 종료를 확인하는 설정 커맨드를 수취할 때마다, 불휘발성 반도체 메모리의 동작 확인 데이터, 기입 확인 데이터와 불휘발성 기억부의 비교용 동작 확인 데이터, 기입 확인 데이터가 각각 일치할 때까지 비교하여, 이들 데이터가 일치했을 때에는 데이터 기억부에 설정된 이상 데이터를 클리어하는 단계를 포함하는 메모리 카드의 초기 설정 방법.
본 발명은 메모리 카드에 관한 것으로, 특히, 멀티미디어 카드의 안정화 동작에 적용하는 데 유효한 기술에 관한 것이다.
도 1은 본 발명의 일 실시 형태에 따른 메모리 카드의 블록도.
도 2는 도 1의 메모리 카드에서의 파워 온 리세트 처리 흐름도.
도 3은 도 1의 메모리 카드에 공급되는 전원 전압 레벨의 천이도.
도 4는 도 1의 메모리 카드의 파워 온 리세트 처리에서의 각 부의 상태 천이를 나타낸 설명도.
도 5는 도 1의 메모리 카드에 설치된 플래시 메모리에 플래시 확인 데이터를 기입할 때의 흐름도.
<발명을 실시하기 위한 최량의 형태>
본 발명을 상세히 설명하기 위해, 첨부한 도면에 따라 이를 설명한다. 또, 실시예를 설명하기 위한 전체 도면에서, 동일한 기능을 갖는 것은 동일한 부호를 붙이며, 그 반복의 설명은 생략한다.
본 실시 형태에서, 메모리 카드(1)는 멀티미디어 카드로 이루어지며, 디지털 비디오 카메라, 휴대 전화, 휴대 음악 플레이어나 퍼스널 컴퓨터 등에서의 호스트기의 외부 기억 미디어로서 이용된다.
메모리 카드(1)는 도 1에 도시한 바와 같이, 플래시 메모리(불휘발성 반도체 메모리)(2), 및 컨트롤러(3)로 구성된다. 플래시 메모리(2)는 전기적으로 데이터의 재기입 및 소거가 가능한 불휘발성 반도체 메모리이다.
이 플래시 메모리(2)에는 파워 온 시, 상기 플래시 메모리(2)가 정상 동작 상태인지 여부를 확인하는 플래시 확인 데이터(동작 확인 데이터) FD가 미리 저장되어 있다.
컨트롤러(3)는 플래시 메모리(2)의 제어를 담당하며, 플래시 메모리(2)에 저장된 프로그램이나 데이터 등을 판독하여, 소정의 처리를 행함과 함께, 데이터의 기입 동작 지시를 행한다.
이 컨트롤러(3)는 제어부(제어 수단)(4), 인터페이스 논리부(5), 전원 검출 회로(6), RAM(7), 클럭 생성부(8), 버퍼(9) 등으로 구성되어 있다.
제어부(4)는 컨트롤러(3)의 모든 제어를 담당한다. 이 제어부(4)에는 ROM(기억부, 불휘발성 기억부)(4a), RAM(휘발성 기억부)(4b), 및 CPU(처리 장치)(4c)가 설치되어 있다.
ROM(4a)은 판독 전용 메모리 등으로 이루어지며, CPU(4c)를 동작시키는 제어 프로그램, 및 확인용 데이터 FD1 등이 저장되어 있다. 이 ROM(4a)에 저장되어 있는 확인용 데이터 FD1은 플래시 메모리(2)에 저장된 플래시 확인 데이터 FD와 동일한 데이터로 이루어지는 동작 확인용 데이터(비교용 동작 확인 데이터) FD11과, 파워 온 리세트 처리(초기 설정) 시에 플래시 메모리(2)에 기입하는 데이터인 기입 확인 데이터 FD12로 구성되어 있다.
RAM(4b)은 수시 판독/기입이 가능한 메모리이며, 입출력 데이터나 연산 데이터 등을 일시적으로 저장한다. CPU(4c)는 ROM(4a)의 제어 프로그램에 기초하여 소정의 처리를 행한다.
인터페이스 논리부(5)는 호스트기로부터 입출력되는 기입/판독/소거 등의 동작을 지시하는 커맨드를 입력받아, 이들 동작에 필요한 데이터의 입출력을 행한다.
이 인터페이스 논리부(5)에는 레지스터(데이터 기억부)(5a)가 구비되어 있으며, 파워 온 시의 메모리 카드(1)의 초기 설정이 정상 종료되지 않은 경우에, 리세트 처리 이상 데이터(이상 데이터)가 설정된다.
전원 검출 회로(6)는 파워 온 시의 전원 전압 VCC의 전압의 상승 에지를 검출하여, 특정 전압값 이상이 되면 인터페이스 논리부(5)에 리세트 신호를 출력한다.
RAM(7)은 수시 판독/기입이 가능한 메모리이며, 제어부(4)의 워크 에리어로서 이용되고 있다. 클럭 생성부(8)는 특정 주파수의 클럭 신호를 생성하여 인터페이스 논리부(5)에 공급한다. 버퍼(9)는 호스트기 및 플래시 메모리(2)로부터 입출력되는 데이터를 일시적으로 저장한다.
다음으로, 본 실시 형태의 메모리 카드(1)의 파워 온 리세트 처리에 대하여 도 2의 흐름도를 이용하여 설명한다.
먼저, 메모리 카드(1)가 호스트기에 구비된 메모리 슬롯 등에 삽입되면, 상기 메모리 슬롯의 커넥터 단자를 통해 메모리 카드(1)에 전원 전압 VCC가 공급된다.
메모리 카드(1)의 전원 검출 회로(6)는, 파워 온 시의 전원 전압 VCC의 전압이 특정 전압값이 되면 인터페이스 논리부(5)에 리세트 신호를 출력하여, 상기 인터페이스 논리부(5)의 리세트가 해제되고(단계 S101), 초기화가 실행된다(단계 S102).
그 후, 호스트기로부터는 메모리 카드(1)의 동작 가능한 전압 범위의 체크, 및 상기 메모리 카드(1)의 내부 처리를 종료하였는지를 체크하기 위해 사용되는 커맨드(설정 커맨드) CMD(커맨드 클래스 0으로 분류되는 커맨드 인덱스 CMD1'SEND_OP_COND')가 출력된다(단계 S103).
전원 검출 회로(6)는 전원 전압 VCC가 미리 설정된 전압값(제어부(4)의 동작 전압)에 도달하면, 초기화가 종료된 인터페이스 논리부(5)에 검출 신호를 출력한다. 그리고, 인터페이스 논리부(5)는 검출 신호를 받아 제어부(4)에 리세트 신호를 출력한다.
제어부(4)는, 인터페이스 논리부(5)로부터 출력된 리세트 신호와, 호스트기로부터 출력된 커맨드 CMD 중 어느 하나가 입력됨으로써, CPU(4c)의 초기화를 행한다.
그리고, 제어부(4)에 구비된 모든 레지스터를 초기화하고(단계 S104), 그 후, 제어부(4)는 리드/라이트 동작에서 상기 제어부(4)가 이용하는 인터페이스 논리부(5)의 레지스터를 초기화한다(단계 S105).
계속해서, 펌웨어에서의 내부 변수를 초기화하여(단계 S106), 플래시 메모리(2)의 칩 수 및 용량을 각각 확인한다(단계 S107).
또한, 컨트롤러(3)는 플래시 메모리(2)에 액세스하여 상기 플래시 메모리(2)가 기입/판독 가능한지 여부를 판단한다(단계 S108).
이 단계 S108의 처리에서는 컨트롤러(3)가 플래시 메모리(2)에 액세스하여 상기 플래시 메모리(2)에 저장되어 있는 플래시 확인 데이터 FD를 판독한다.
CPU(4c)는 플래시 메모리(2)로부터 판독한 플래시 확인 데이터 FD와 미리 ROM(3a)에 저장되어 있는 동작 확인 데이터 FD11을 비교하여, 이들 플래시 확인 데이터 FD와 동작 확인 데이터 FD11이 동일하면, CPU(4c)는 플래시 메모리(2)가 판독 가능하다고 판단한다.
플래시 메모리(2)가 판독 가능인 경우, ROM(4a)에 저장되어 있는 기입 확인 데이터 FD12를 플래시 메모리(2)에 기입한 후, 상기 플래시 메모리(2)에 기입된 기입 확인 데이터 FD12를 다시 판독하여, 이 판독한 기입 확인 데이터 FD12와 ROM(4a)의 기입 확인 데이터 FD12를 비교한다.
그리고, 플래시 메모리(2)에 기입된 기입 확인 데이터 FD12와 ROM(4a)의 기입 확인 데이터 FD12가 일치하면, CPU(4c)는 플래시 메모리(2)가 정상 동작하고 있다고 판단한다.
이들 데이터 비교에 의해, 보다 신뢰성이 높은 플래시 메모리(2)의 동작 체크를 행하는 것이 가능해진다.
그 후, 추가 변경용 펌웨어가 플래시 메모리(2)에 저장되어 있는지의 여부를 확인하여, 추가 변경용 펌웨어가 상기 플래시 메모리(2)에 저장되어 있는 경우에는 그 펌웨어를 판독하는, 소위 펌온(firm-on) 플래시 리드 동작을 행한다(단계 S109).
또한, 컨트롤러(3)는 플래시 메모리(2)의 시스템 영역에 저장되어 있는 CID/CSD를 각각 판독한다(단계 S110). CID는 메모리 카드(1)에 각각 할당된 시리얼 넘버이며, 상기 메모리 카드(1)를 선택하기 위한 상대 어드레스를 할당하기 위해 이용된다.
CSD는 대응하고 있는 MMCA 스펙 버전, 카드 용량, 액세스 시간, 및 전송 단위 블록 길이 등의 메모리 카드(1)에 관계하는 여러가지 정보를 나타내는 데이터이다.
그리고, 제어부(4)는 버퍼(9)의 데이터 기입/판독을 행하여, 상기 버퍼(9)의 테스트를 행한 후(단계 S111), 불량 섹터의 대체 등록 블록의 테이블을 작성하여, RAM(7) 등에 등록한다(단계 S112). 또한, 단계 S111의 처리는 시간 단축을 위해 스킵해도 된다.
그 후, 패스워드, 라이트 프로텍트의 데이터를 판독하여, 메모리 카드(1)에 패스워드, 혹은 라이트 프로텍트되어 있는 영역이 있는지의 여부를 확인하여, RAM(7)에 등록한다(단계 S113).
이것에 의해, 메모리 카드(1)를 초기 설정하는 파워 온 리세트 동작이 종료하게 된다. 또한, 이들 단계 S108∼S112의 처리에서 에러가 발생했을 때에는, CPU(4c)는 인터페이스 논리부(5)의 레지스터(5a)에 리세트 처리 이상 데이터(Lo 레벨)를 설정하고(단계 S114), 그 후 상기 컨트롤러(3)는 슬립 모드가 된다(단계 S115).
이 슬립 모드 시, 즉 레지스터(5a)에 리세트 처리 이상 데이터(여기서는 Lo 레벨)가 설정되어 있는 동안, 커맨드 CMD가 호스트기로부터 출력된 경우(단계 S116), 인터페이스 논리부(5)가 컨트롤러(3)에 리세트 신호를 출력하여, 단계 S104∼S112의 처리가 재실행된다.
이들 단계 S104∼S112의 처리에서, 에러가 없는 경우에는 단계 S113의 처리 이후, 메모리 카드(1)의 파워 온 리세트 동작이 종료하게 된다.
또한, 단계 S104∼S112의 처리에서, 다시 에러가 발생했을 때에는 재차 S 114∼S116의 처리가 실행된다. 이들 단계 S104∼S112, S114∼S116의 처리는 에러가 발생하지 않게 될 때까지 반복하여 행해지게 된다.
다음으로, 메모리 카드(1)에서의 파워 온 리세트 처리에 대하여, 도 3의 호스트기로부터 공급되는 전원 전압 VCC의 전압 레벨의 천이도, 및 도 4의 파워 온 리세트 처리에서의 각 부의 상태 천이를 나타내는 설명도를 이용하여 설명한다. 여기서는, 2회째의 파워 온 리세트 처리에 의해서 메모리 카드(1)의 초기 설정 동작이 완료된 경우에 대하여 기재한다.
또한, 도 4에서는 상측부터 하측에 걸쳐, 컨트롤러(3)에 입력되는 리세트 신호, 컨트롤러(3)의 동작, 플래시 메모리(2)의 동작, 인터페이스 논리부(5)의 레지스터(5a)의 설정 상황, 호스트기로부터 출력되는 커맨드, 및 메모리 카드(1)로부터 호스트기로 리턴되는(return) 커맨드마다 규정된 포맷의 응답에서의 천이를 각각 나타내고 있다.
먼저, 메모리 카드(1)가 호스트기의 메모리 슬롯에 삽입되고, 인터페이스 논리부(5)가 동작 가능한 전압으로 되어, 상기 인터페이스 논리부(5)의 초기화가 종료되면, 호스트기로부터, 메모리 카드(1)의 동작 가능한 전압 범위의 체크, 및 상기 메모리 카드(1)의 내부 처리를 종료하였는지를 체크하는 커맨드 CMD가 출력된다.
이 커맨드 CMD를 입력받아, 인터페이스 논리부(5)는 호스트기로 'Busy'의 응답을 리턴함과 함께, 컨트롤러(3)에 리세트 신호를 출력한다. 또한, 인터페이스 논리부(5)는 레지스터(5a)에 Hi 레벨의 신호를 설정한다.
또한, 커맨드 CMD는 'Ready'의 응답이 리턴될 때까지, 'Busy' 응답으로부터 임의의 기간마다 반복하여 호스트기로부터 출력되고 있다.
그리고, 컨트롤러(3)는 인터페이스 논리부(5)의 리세트 신호를 입력받아 리세트 처리를 행한다. 이 리세트 처리는 도 2의 단계 S104∼S107의 처리이다.
그 후, 컨트롤러(3)는 플래시 메모리(2)에 액세스하여 시스템 판독 처리를 실행한다. 여기서, 시스템 판독 처리는 도 2의 단계 S108∼S113의 처리이다.
이 시스템 판독 처리의 기간 동안에, 도 3에 도시한 바와 같이, 전원 전압 VCC의 전압 레벨이 플래시 메모리(2)의 동작 전압 범위에 도달하지 않아, 불안정한동작 전압 레벨로 되어 있어서, 시스템 판독 처리에서 에러가 발생하여, 리세트가 실패로 된다.
이 리세트 실패에 의해, CPU(4c)는 인터페이스 논리부(5)의 레지스터(5a)에 리세트 처리 이상 데이터를 설정함과 함께, 컨트롤러(3)는 슬립 모드로 된다.
이 슬립 모드 동안 호스트기로부터 출력된 커맨드 CMD를 컨트롤러(3)가 입력받으면, 다시 인터페이스 논리부(5)는 호스트기로 'Busy' 응답을 리턴함과 함께, 컨트롤러(3)에 리세트 신호를 출력하며, 또한 레지스터(5a)를 Hi 레벨로 설정한다.
그리고, 인터페이스 논리부(5)의 리세트 신호를 입력받은 컨트롤러(3)는 단계 S104∼S107(도 2)의 리세트 처리를 행한다. 이 리세트 처리의 종료 후, 컨트롤러(3)는 플래시 메모리(2)에 액세스하여, 단계 S108∼S113(도 2)의 시스템 판독 처리를 실행한다.
2회째의 시스템 판독 처리 기간에는, 전원 전압 VCC의 전압 레벨이 도 3에 도시한 바와 같이, 플래시 메모리(2)의 동작 전압에 도달하였기 때문에, 시스템 판독 처리가 에러 없이 실행되어, 파워 온 리세트 처리가 성공으로 된다.
이것에 의해, 메모리 카드(1)는 초기 상태로 설정된 것으로 되어, 호스트기로부터 3회째의 커맨드 CMD가 입력되었을 때에는, 컨트롤러(3)로부터 'Ready' 응답이 상기 호스트기에 리턴된다.
따라서, 메모리 카드(1)는 파워 온 리세트 처리가 성공할 때까지 리트라이를 반복하기 때문에, 사용자에 의한 전원 전압 VCC의 차단 및 재투입의 행위를 불필요하게 할 수 있어서, 사용성을 향상시킬 수 있다.
여기서, 플래시 메모리(2)에서의 플래시 확인 데이터 FD의 기입에 대하여, 도 5의 흐름도를 이용하여 설명한다. 이 플래시 확인 데이터 FD는 메모리 카드(1)의 출하 전의 선별 공정에서 기입이 행해진다.
먼저, 메모리 카드(1)가 에뮬레이터 등의 호스트기에 탑재되어 전원 전압 VCC가 공급되면, 상기 호스트기로부터 커맨드 CMD가 입력되고(단계 S201), 메모리 카드(1)는 파워 온 리세트 처리를 실행한다(단계 S202).
이 경우, 플래시 메모리(2)에는 플래시 확인 데이터 FD, CID/CSD, 및 패스워드, 라이트 프로텍트 등의 데이터가 기입되어 있지 않기 때문에, 파워 온 리세트 처리가 실패로 되고(단계 S203), 호스트기로부터의 커맨드 CMD 대기 상태로 된다(단계 S204).
그리고, 호스트기가 파워 온 리세트 처리를 스킵하는 디버그 커맨드(debug command) 중 하나인 파워 온 리세트 처리 스킵 커맨드를 발행하여(단계 S205), 메모리 카드(1)가 파워 온 리세트 처리를 정상 종료한 상태로 이행된다.
디버그 커맨드는, 카드 벤더가 메모리 카드(1)의 시스템 정보의 재기입 및 불량 해석 등에 사용하는 커맨드이며, 디버그 모드로의 이행 시에, 파워 온 리세트 처리를 스킵할 수 있다.
그 후, 호스트기가 동일하게 디버그 커맨드 중 하나인 플래시 확인 데이터 기입 커맨드를 발행하여(단계 S206), 플래시 확인 데이터 FD를 메모리 카드(1)로 송신한다.
메모리 카드(1)가 호스트기로부터 플래시 확인 데이터 FD를 수신하면(단계S207), 플래시 메모리(2)의 특정 영역에 플래시 확인 데이터 FD가 기입된다(단계 S208).
또한, CID/CSD, 패스워드, 라이트 프로텍트 등의 데이터도, 단계 S207∼209의 처리와 마찬가지로, 플래시 메모리(2)의 특정 영역에 기입된다.
그것에 의해, 본 실시 형태에 따르면, 호스트기로부터 공급되는 전원 전압 VCC가 불안정한 경우에도, 메모리 카드(1)를 초기 상태로 설정할 수 있으므로, 상기 메모리 카드(1)의 신뢰성을 대폭 향상시킬 수 있다.
또한, 본 실시 형태에서는 메모리 카드(1)의 초기 상태의 설정이 성공할 때까지, 반복하여 파워 온 리세트 처리를 실행하는 구성으로 하였지만, 초기 상태의 설정이 실패했을 때의 파워 온 리세트 처리에 횟수 제한을 설정하도록 하여도 된다.
이 경우, 인터페이스 논리부(5)의 레지스터(5a)는, 리세트 처리 이상 데이터가 설정되는 비트 이외에, 파워 온 리세트 처리의 실행 횟수를 설정하는 복수의 실행 횟수 설정 비트를 포함한 것으로 한다.
그리고, 초기 상태의 설정이 실패할 때마다 실행 횟수 설정 비트로 데이터를 설정하여, 모든 비트가 설정되었을 때에는, 즉 임의의 횟수의 초기 상태의 설정이 실패한 경우, 호스트기로부터 커맨드 CMD의 요구가 있어도 파워 온 리세트 처리를 실행하지 않는 것으로 한다.
또한, 최초의 파워 온 리세트 처리에 실패했을 때에, 2회째의 파워 온 리세트 처리부터는, 단계 S104∼S107(도 2)의 리세트 처리를 스킵하고, 단계S108∼S113(도 2)의 시스템 판독 처리부터 개시하도록 하여도 된다.
이 경우에도, 레지스터(5a)는 리세트 처리 이상 데이터가 설정되는 비트 이외에, 스킵 데이터를 설정할 수 있는 스킵 데이터용 비트를 가지며 최초의 파워 온 리세트 처리에 실패했을 때에, 스킵 데이터용 비트를 설정한다.
스킵 데이터용 비트가 설정되면, 인터페이스 논리부(5)는 2회째 이후의 파워 온 리세트 처리 시에 단계 S104∼S107의 리세트 처리를 스킵하고, 단계 S108∼S113(도 2)의 시스템 판독 처리부터 개시한다.
그것에 의해, 재시도했을 때의 파워 온 리세트 처리에 필요한 시간을 단축할 수 있다.
이상, 본 발명자에 의해 이루어진 발명을, 발명의 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않은 범위에서 여러가지로 변경 가능한 것은 물론이다.
예를 들면, 상기 실시 형태에서는 플래시 메모리의 판독/기입 동작을 확인하는 확인용 데이터를 미리 ROM에 저장한 경우에 대하여 기재하였지만, 이 확인용 데이터는 호스트기로부터 출력되는 커맨드에 부수하여, 상기 호스트기로부터 출력하는 구성으로 하여도 된다.
이상과 같이, 본 발명에 따른 메모리 카드 및 그 초기 설정 방법은 멀티미디어 카드에서의 안정화 동작 기술에 적합하다.

Claims (8)

  1. 특정 기억 영역에 동작 확인 데이터가 저장된 불휘발성 반도체 메모리와,
    상기 불휘발성 반도체 메모리로부터 판독한 동작 확인 데이터를 비교하는 비교용 동작 확인 데이터가 저장된 기억부와, 초기 설정 동작에서, 상기 불휘발성 반도체 메모리로부터 판독한 동작 확인 데이터와 상기 기억부의 비교용 동작 확인 데이터를 비교하여, 상기 불휘발성 반도체 메모리의 동작 확인을 행하는 처리 장치가 제공되고, 외부로부터 동작 지시 신호와 동작 전압이 공급되어, 상기 동작 지시 신호에 따라, 상기 불휘발성 반도체 메모리에 동작 지시를 행하는 제어 수단을 구비하는 것을 특징으로 하는 메모리 카드.
  2. 제1항에 있어서,
    상기 기억부에, 상기 불휘발성 반도체 메모리에 기입하는 기입 확인 데이터를 저장하며, 초기 설정 동작에서, 상기 불휘발성 반도체 메모리로부터 판독한 동작 확인 데이터와 상기 기억부의 비교용 동작 확인 데이터를 비교함과 함께, 상기 불휘발성 반도체 메모리에 기입한 기입 확인 데이터를 판독하고, 그 판독한 기입 확인 데이터와 상기 기억부의 기입 확인 데이터를 비교함으로써, 상기 불휘발성 반도체 메모리의 동작 확인을 행하는 처리 장치가 제공되고, 외부로부터 동작 지시 신호와 동작 전압이 공급되어, 상기 동작 지시 신호에 따라, 상기 불휘발성 반도체 메모리에 동작 지시를 행하는 제어 수단을 구비하는 것을 특징으로 하는 메모리 카드.
  3. 제1항 또는 제2항에 있어서,
    상기 제어 수단에, 이상 데이터를 기억하는 데이터 기억부가 제공되며,
    상기 처리 장치는 상기 불휘발성 반도체 메모리로부터 판독한 동작 확인 데이터와 상기 기억부의 비교용 동작 확인 데이터와의 비교, 또는 상기 불휘발성 반도체 메모리에 기입한 기입 확인 데이터와 상기 기억부의 기입 확인 데이터와의 비교 중 어느 하나에 이상이 있을 때에, 상기 데이터 기억부에 이상 데이터를 설정하며, 초기 설정 동작을 중단하고 상기 제어 수단을 슬립 모드로 설정함과 함께, 상기 데이터 기억부에 이상 데이터가 설정되어 있는 기간 동안, 외부로부터 초기 설정 종료를 확인하는 설정 커맨드를 수취한 경우에는, 초기 설정 동작을 실행하는 것을 특징으로 하는 메모리 카드.
  4. 불휘발성 반도체 메모리와, 외부로부터 동작 지시 신호와 동작 전압이 공급되며, 상기 동작 지시 신호에 따라, 상기 불휘발성 반도체 메모리에 동작 지시를 행하는 제어 수단을 포함하는 메모리 카드로서,
    상기 불휘발성 반도체 메모리 중 특정 기억 영역에는 동작 확인 데이터가 저장되며,
    상기 제어 수단은,
    제어 프로그램에 기초하여 소정의 처리를 행하는 처리 장치와,
    상기 처리 장치를 동작시키는 제어 프로그램을 저장한 불휘발성 기억부와,
    입출력 데이터 및 연산 데이터 등을 일시적으로 저장하는 휘발성 기억부와,
    외부로부터 입출력되는 각종 동작을 지시하는 커맨드를 입력받음과 함께, 이들 동작에 필요한 데이터의 입출력을 행하는 인터페이스 논리부를 구비하며,
    상기 불휘발성 기억부 중 특정 영역에는, 상기 불휘발성 반도체 메모리로부터 판독한 동작 확인 데이터와 비교하는 비교용 동작 확인 데이터가 저장되며, 상기 처리 장치는 초기 설정 동작에서, 상기 불휘발성 반도체 메모리로부터 판독한 동작 확인 데이터와 상기 불휘발성 기억부의 비교용 동작 확인 데이터를 비교하여, 상기 불휘발성 반도체 메모리의 동작 확인을 행하는 것을 특징으로 하는 메모리 카드.
  5. 제4항에 있어서,
    상기 불휘발성 기억부에, 상기 불휘발성 반도체 메모리에 기입하는 기입 확인 데이터를 저장하며, 상기 처리 장치는 초기 설정 동작에서, 상기 불휘발성 반도체 메모리로부터 판독한 동작 확인 데이터와 상기 불휘발성 기억부의 비교용 동작 확인 데이터를 비교함과 함께, 상기 불휘발성 반도체 메모리에 기입한 기입 확인 데이터를 판독하여, 상기 판독한 기입 확인 데이터와 상기 불휘발성 기억부의 기입 확인 데이터를 비교함으로써, 상기 불휘발성 반도체 메모리의 동작 확인을 행하는 것을 특징으로 하는 메모리 카드.
  6. 제4항 또는 제5항에 있어서,
    상기 인터페이스 논리부에, 이상 데이터를 기억하는 데이터 기억부가 제공되며, 상기 처리 장치는, 상기 불휘발성 반도체 메모리로부터 판독한 동작 확인 데이터와 상기 불휘발성 기억부의 비교용 동작 확인 데이터와의 비교, 또는 상기 불휘발성 반도체 메모리에 기입한 기입 확인 데이터와 상기 불휘발성 기억부의 기입 확인 데이터와의 비교 중 어느 하나에 이상이 있을 때에, 상기 데이터 기억부에 이상 데이터를 설정하며, 초기 설정 동작을 중단하고 상기 제어 수단을 슬립 모드로 설정함과 함께, 상기 데이터 기억부에 이상 데이터가 설정되어 있는 기간 동안, 외부로부터 초기 설정 종료를 확인하는 설정 커맨드를 수취한 경우에는, 초기 설정 동작을 실행하는 것을 특징으로 하는 메모리 카드.
  7. 외부로부터 동작 지시 신호와 동작 전압이 공급되고, 상기 동작 지시 신호에 따라, 제어 수단이 불휘발성 반도체 메모리에 액세스하여, 정보의 저장 또는 정보의 판독을 행하는 메모리 카드의 초기 설정 방법으로서,
    외부로부터 초기 설정 종료를 확인하는 설정 커맨드를 수취했을 때에, 상기 불휘발성 반도체 메모리 중 특정 기억 영역에 미리 저장된 동작 확인 데이터를 판독하여, 상기 불휘발성 반도체 메모리로부터 판독한 동작 확인 데이터와 불휘발성 기억부의 비교용 동작 확인 데이터를 비교하는 단계와,
    비교한 데이터에 이상이 있는 경우에는, 상기 제어 수단이 상기 불휘발성 반도체 메모리에 이상이 있다고 판단하여, 이상 데이터를 데이터 기억부에 설정함과함께, 초기 설정 동작을 중단하고 상기 제어 수단을 슬립 모드로 설정하는 단계와,
    상기 데이터 기억부에 이상 데이터가 설정되어 있는 기간 동안에는, 외부로부터 초기 설정 종료를 확인하는 설정 커맨드를 수취할 때마다, 상기 불휘발성 반도체 메모리의 동작 확인 데이터와 상기 불휘발성 기억부의 비교용 동작 확인 데이터가 일치할 때까지 비교하여, 이들 데이터가 일치했을 때에는 상기 데이터 기억부에 설정된 이상 데이터를 클리어하는 단계
    를 포함하는 특징으로 하는 메모리 카드의 초기 설정 방법.
  8. 외부로부터 동작 지시 신호와 동작 전압이 공급되고, 상기 동작 지시 신호에 따라, 제어 수단이 불휘발성 반도체 메모리에 액세스하여, 정보의 저장 또는 정보의 판독을 행하는 메모리 카드의 초기 설정 방법으로서,
    외부로부터 초기 설정 종료를 확인하는 설정 커맨드를 수취했을 때에, 상기 불휘발성 반도체 메모리 중 특정 기억 영역에 미리 저장된 동작 확인 데이터를 판독하여, 상기 불휘발성 반도체 메모리로부터 판독한 동작 확인 데이터와 불휘발성 기억부의 비교용 동작 확인 데이터를 비교하는 단계와,
    상기 불휘발성 기억부에 저장된 기입 확인 데이터를 상기 불휘발성 반도체 메모리에 기입하는 단계와,
    상기 불휘발성 반도체 메모리에 저장한 기입 확인 데이터를 판독하여, 그 판독한 기입 확인 데이터와 상기 불휘발성 기억부의 기입 확인 데이터를 비교하는 단계와,
    비교한 상기 불휘발성 반도체 메모리의 동작 확인 데이터와 상기 불휘발성 기억부의 비교용 동작 확인 데이터, 또는 상기 불휘발성 반도체 메모리의 기입 확인 데이터와 상기 불휘발성 기억부의 기입 확인 데이터 중 어느 하나에 이상이 있는 경우에는, 상기 제어 수단이, 상기 불휘발성 반도체 메모리에 이상이 있다고 판단하여 이상 데이터를 데이터 기억부에 설정함과 함께, 초기 설정 동작을 중단하고 상기 제어 수단을 슬립 모드로 설정하는 단계와,
    상기 데이터 기억부에 이상 데이터가 설정되어 있는 기간 동안에는, 외부로부터 초기 설정 종료를 확인하는 설정 커맨드를 수취할 때마다, 상기 불휘발성 반도체 메모리의 동작 확인 데이터와 상기 불휘발성 기억부의 비교용 동작 확인 데이터, 및 상기 불휘발성 반도체 메모리의 기입 확인 데이터와 상기 불휘발성 기억부의 기입 확인 데이터가 각각 일치할 때까지 비교하여, 이들 데이터가 일치했을 때에는 상기 데이터 기억부에 설정된 이상 데이터를 클리어하는 단계
    를 포함하는 특징으로 하는 메모리 카드의 초기 설정 방법.
KR10-2004-7003714A 2001-09-13 2002-05-08 메모리 카드 및 그 초기 설정 방법 KR20040044913A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00278138 2001-09-13
JP2001278138A JP4173297B2 (ja) 2001-09-13 2001-09-13 メモリカード
PCT/JP2002/004460 WO2003025848A1 (fr) 2001-09-13 2002-05-08 Carte memoire et son procede d'installation initiale

Publications (1)

Publication Number Publication Date
KR20040044913A true KR20040044913A (ko) 2004-05-31

Family

ID=19102549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7003714A KR20040044913A (ko) 2001-09-13 2002-05-08 메모리 카드 및 그 초기 설정 방법

Country Status (5)

Country Link
US (3) US7305589B2 (ko)
JP (1) JP4173297B2 (ko)
KR (1) KR20040044913A (ko)
CN (2) CN101197191B (ko)
WO (1) WO2003025848A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445105B1 (ko) * 2014-05-16 2014-10-06 주식회사 피앤티세미 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치
KR20190086927A (ko) * 2018-01-15 2019-07-24 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081891A2 (en) 2004-02-23 2005-09-09 Lexar Media, Inc. Secure compact flash
DE102005022610A1 (de) * 2004-05-12 2005-12-08 Samsung Electronics Co., Ltd. Speichersystem, Schaltkreis sowie Verfahren zum Laden von Daten
US7258100B2 (en) * 2004-08-03 2007-08-21 Bruce Pinkston Internal combustion engine control
US20060036803A1 (en) * 2004-08-16 2006-02-16 Mori Edan Non-volatile memory device controlled by a micro-controller
JP2006276967A (ja) * 2005-03-28 2006-10-12 Renesas Technology Corp 半導体装置
CN100373404C (zh) * 2005-09-13 2008-03-05 北京中星微电子有限公司 一种初始化存储卡的方法
CN100465910C (zh) * 2006-06-02 2009-03-04 上海思必得通讯技术有限公司 对产品中闪存数据的防错、纠错方法
CN100465909C (zh) * 2006-06-02 2009-03-04 上海思必得通讯技术有限公司 产品中闪存初始化过程遍历数据进行查错的方法
JP2007334813A (ja) * 2006-06-19 2007-12-27 Nec Electronics Corp メモリ制御回路及びデータ書き換え方法
KR100884239B1 (ko) 2007-01-02 2009-02-17 삼성전자주식회사 메모리 카드 시스템 및 그것의 백그라운드 정보 전송 방법
KR100855994B1 (ko) * 2007-04-04 2008-09-02 삼성전자주식회사 플래시 메모리 장치 및 그 구동방법
CN101425336B (zh) * 2007-11-01 2011-05-25 英华达（上海）科技有限公司 烧录与比对方法
US7711869B1 (en) * 2007-12-20 2010-05-04 Emc Corporation Method for communicating plural signals generated at a source to a remote destination through a single wire
US7969803B2 (en) 2008-12-16 2011-06-28 Macronix International Co., Ltd. Method and apparatus for protection of non-volatile memory in presence of out-of-specification operating voltage
US8495423B2 (en) * 2009-08-11 2013-07-23 International Business Machines Corporation Flash-based memory system with robust backup and restart features and removable modules
US8578086B2 (en) * 2009-09-25 2013-11-05 Intel Corporation Memory link initialization
US20120092044A1 (en) * 2010-10-13 2012-04-19 Ability Enterprise Co., Ltd. Circuit for swapping a memory card in an electronic device
CN102520222A (zh) * 2011-10-28 2012-06-27 宁波三星电气股份有限公司 电能表系统抗干扰控制方法
KR102031661B1 (ko) * 2012-10-23 2019-10-14 삼성전자주식회사 데이터 저장 장치 및 컨트롤러, 그리고 데이터 저장 장치의 동작 방법
CN103927131B (zh) * 2014-03-25 2017-02-15 四川和芯微电子股份有限公司 同步闪存u盘的启动方法及其控制系统
CN106683703B (zh) 2017-03-15 2023-09-15 珠海零边界集成电路有限公司 一种数据读取方法、集成电路及芯片
BE1025127B1 (de) * 2017-04-10 2018-11-16 Phoenix Contact Gmbh & Co Kommunikationssystem zur seriellen Kommunikation zwischen Kommunikationsgeräten
US10305470B1 (en) * 2018-07-09 2019-05-28 Winbond Electronics Corp. Circuit for recovering from power loss and electronic device using the same circuit and method thereof
CN109036494A (zh) * 2018-07-20 2018-12-18 江苏华存电子科技有限公司 一种快速检测闪存瑕疵的方法
CN110838312B (zh) * 2018-08-17 2023-03-24 华邦电子股份有限公司 用于电力损耗恢复的电路及使用此电路的装置与其方法
CN110162438B (zh) * 2019-05-30 2024-03-26 上海市信息网络有限公司 仿真调试装置和仿真调试方法
US10825542B1 (en) * 2019-09-12 2020-11-03 Silicon Motion, Inc. Method for efficiently checking storage units of flash memory of flash memory device and corresponding electronic device executing the method
CN110704263A (zh) * 2019-09-19 2020-01-17 京微齐力(北京)科技有限公司 一种Flash读操作上电完成检测方法
CN112347524A (zh) * 2020-10-13 2021-02-09 深圳市宏旺微电子有限公司 闪存编程方法、装置及电子设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414665A (en) * 1979-11-21 1983-11-08 Nippon Telegraph & Telephone Public Corp. Semiconductor memory device test apparatus
JPS60247942A (ja) * 1984-05-23 1985-12-07 Advantest Corp 半導体メモリ試験装置
JPS61278992A (ja) * 1985-06-04 1986-12-09 Toppan Moore Co Ltd 故障検査機能を備えたｉｃカ−ド
JPH06214897A (ja) * 1992-12-14 1994-08-05 E Syst Inc 誤り状態検出時に周辺装置に記憶したデータの損失を最少にする方法
US5301161A (en) * 1993-01-12 1994-04-05 Intel Corporation Circuitry for power supply voltage detection and system lockout for a nonvolatile memory
US5710741A (en) * 1994-03-11 1998-01-20 Micron Technology, Inc. Power up intialization circuit responding to an input signal
JPH08129631A (ja) 1994-11-01 1996-05-21 Dainippon Printing Co Ltd Ｉｃカード及びｉｃカード発行装置
JP3625879B2 (ja) * 1994-11-02 2005-03-02 大日本印刷株式会社 メモリチェック機能をもった情報記録媒体
FR2745924B1 (fr) * 1996-03-07 1998-12-11 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
US5831460A (en) * 1997-02-26 1998-11-03 Xilinx, Inc. Power-on reset circuit with separate power-up and brown-out trigger levels
US5883532A (en) * 1997-03-25 1999-03-16 Analog Devices, Inc. Power-on reset circuit based upon FET threshold level
US5898634A (en) * 1997-06-17 1999-04-27 Micron Technology, Inc. Integrated circuit with supply voltage detector
JP2000021193A (ja) * 1998-07-01 2000-01-21 Fujitsu Ltd メモリ試験方法及び装置並びに記憶媒体
US6157579A (en) * 1998-07-31 2000-12-05 Stmicroelectronics S.R.L. Circuit for providing a reading phase after power-on-reset
KR100308479B1 (ko) * 1998-08-11 2001-11-01 윤종용 컴퓨터 시스템 내에서 부트-업 메모리로 사용되는 플래시 메모리 장치 및 그것의 데이터 읽기 방법
FR2784763B1 (fr) * 1998-10-16 2001-10-19 Gemplus Card Int Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees
JP3895925B2 (ja) * 1998-11-05 2007-03-22 エルピーダメモリ株式会社 半導体記憶装置とテストシステム
JP2000215112A (ja) * 1998-11-20 2000-08-04 Sony Computer Entertainment Inc 電子機器及び低電圧検出方法
JP2001222690A (ja) 2000-02-08 2001-08-17 Nec Infrontia Corp Ｐｏｓ装置におけるｉｃカードの情報処理方法
US6629047B1 (en) * 2000-03-30 2003-09-30 Intel Corporation Method and apparatus for flash voltage detection and lockout
JP4601119B2 (ja) * 2000-05-02 2010-12-22 株式会社アドバンテスト メモリ試験方法・メモリ試験装置
US7310760B1 (en) * 2002-12-11 2007-12-18 Chung Sun Apparatus and method for initializing an integrated circuit device and activating a function of the device once an input power supply has reached a threshold voltage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101445105B1 (ko) * 2014-05-16 2014-10-06 주식회사 피앤티세미 비휘발성 메모리를 내장한 마이크로 컨트롤러의 초기시동장치
KR20190086927A (ko) * 2018-01-15 2019-07-24 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
US7305589B2 (en) 2007-12-04
CN101197191A (zh) 2008-06-11
WO2003025848A1 (fr) 2003-03-27
CN1554069A (zh) 2004-12-08
US20090187703A1 (en) 2009-07-23
US20040255205A1 (en) 2004-12-16
JP4173297B2 (ja) 2008-10-29
US20080059852A1 (en) 2008-03-06
JP2003085508A (ja) 2003-03-20
CN101197191B (zh) 2010-09-15
CN100412894C (zh) 2008-08-20
US8051331B2 (en) 2011-11-01
US7549086B2 (en) 2009-06-16

Similar Documents

Publication Publication Date Title
JP4173297B2 (ja) メモリカード
US6751122B2 (en) Nonvolatile semiconductor memory device
US6851018B2 (en) Exchanging operation parameters between a data storage device and a controller
CN110335635B (zh) 用来管理一记忆装置的方法以及记忆装置与控制器
US7793035B2 (en) Memory system and controller
US20080133860A1 (en) Memory card and initialization setting method thereof
US20110063909A1 (en) Nonvolatile semiconductor memory and method of testing the same
JP2002342164A (ja) 記憶装置及びデータ処理装置並びに記憶部制御方法
JP3154892B2 (ja) Ｉｃメモリカードおよびそのｉｃメモリカードの検査方法
JP4294894B2 (ja) メモリカード
US20080155309A1 (en) Memory card and debugging method employed by the same
KR100791838B1 (ko) 스마트 카드 및 스마트 카드의 테스트 방법
US20050138314A1 (en) Write-protected micro memory device
JP2008186481A (ja) メモリカード
JPS59107491A (ja) Ｉｃカ−ド
JP2009176147A (ja) 電子機器および電子機器のメモリアクセス許可判別方法
JP3201368B2 (ja) 半導体集積回路及びそのテスト方法
JP4868979B2 (ja) 携帯可能電子装置およびｉｃカード
US20070134988A1 (en) Information processing apparatus in which memory cards of different sizes can be used
KR20100068469A (ko) 반도체 기억 장치와 그 제어 방법, 전자 기기, 및 제어 장치
KR20230085048A (ko) 스토리지 장치 및 전원 관리 장치
JPS62289999A (ja) デ−タの書込方法
JP2005234928A (ja) 記憶装置
JPH08180151A (ja) Ｉｃカ−ド及びｉｃカ−ドの情報書換方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application