JPS61278992A

JPS61278992A - 故障検査機能を備えたｉｃカ−ド

Info

Publication number: JPS61278992A
Application number: JP60121082A
Authority: JP
Inventors: Hiroshi Watanabe; 弘渡辺
Original assignee: Toppan Moore Co Ltd
Current assignee: Toppan Edge Inc
Priority date: 1985-06-04
Filing date: 1985-06-04
Publication date: 1986-12-09
Also published as: JPH0473195B2; US4760575A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は故障検査機能を備えたＩＣカードに関するも
のである。

（従来の技術）ＩＣカードは一般に第１図に示すような構造をしている
。ＩＣカード１にはプラスチックなどで作られたカード
・コア２の一部に空所３が形成され、この中にＩＣモジ
ュール４を収容している。

ＩＣモジュール４には１個ないし２個のＬＳＩチップが
搭載されている。このＩＣモジュールには８個の接点端
子５が設けられ、外部の回路とＩＣモジュール４が含ま
れている電子回路との間の電気的な接続が行われる。

ＩＣモジュールを保護するために空所３は充てん剤６で
満たす。またカード・コア２の上下には印刷層７，７′
を接合し、その印刷層の表面には、必要に応じ図案、文
字等が印刷され、さらにその表面はこれを保護する表層
８，８′で蔽われている。第２図は、特に厚さを誇張し
て図示しであるが、実際の厚さは例えばカード・コア０
．５５１１１１、印刷１０．１ａ＋Ｉ！＋、表層０．０
２ｍｒｎで、全体でＱ、３＋ｎ程度に仕上げられる。

第２図は、ＩＣモジュール４に含まれるＩＣの構成を例
示するブＯツク図で、ＣＰＵチップ４０とメモリチップ
４１の２チツプ構成の例を示す。

ＣＰＵチップ４０に含まれるＣＰＵ４０１はプログラム
による制御を行ない、ＲＯＭ４０２はプログラムなどを
記憶し、ＲＡＭ４０３はプログラム・ステップの途中に
おいてデータを一時的に記憶する役割などを果たす。メ
モリチップ４１にはＰＲＯＭがあり、主としてデータが
記憶されている。ＰＲＯＭには種々の品種があるが紫外
線によるＥＰＲＯＭ（ＩＣカードに埋設したときは紫外
線を通す窓を設けない限りデータを消去することができ
ない）、データを消去できるＥＥＰＲＯＭなどが使用さ
れる。

ＩＣカードは構造上きわめて薄形に形成されるため機械
的ストレス、特に曲げや衝撃による断線や他の導体との
短絡等の故障を生じやすく、また製造工程上においても
不良を生ずることも少なくない、ＩＣカードの多く起こ
る故障は第１図に４本の矢印で示す個所の接続不良であ
る。その他の故障原因として静電気によるメモリの破損
等がある。これらの故障が存在するときは、データの読
み書きが誤ったり不能となったりする。アドレス線の一
部が断線すれば書込みエリアを誤ったり異なったデータ
を読出したりし、またデータ線の一部が断線すれば誤っ
たデータの読み書きがされることになる。特にコントロ
ール線やｉ！源線の断線はＩＣカードの使用不能状態と
なる。

従来のＩＣカードの故障検査は、一般のデータをメモリ
に記録しこれを読出すことにより、操作する者のモニタ
による確認でデータ処理の正常・異常の判断をするなど
の方法が採られている。

しかし、かかる方法ではデータ線またはアドレス線のい
ずれか一本が断線しまたは他の導体に接触する等の故障
が生じていても、その故障がたまたま故障検査に用いら
れたアドレスまたはデータに影響を与えない状態である
ことがある。かかる場合は、故障が存在するのに正常と
判断されることがあり故障検査の信頼性に欠けることに
なる。

（発明が解決しようとする問題点）ＩＣカードは一般に機械的衝撃、折り曲げ、あるいは静
電気に弱い。ＩＣカードは通常は使用者に常に携帯され
ており外界からの種々の影響を受ける。この影響は機械
的衝撃のみならず、静電気の空中放電によるＩＣメモリ
自体の破壊の危惧があり、特に化繊材料の着衣の際の金
属片に触れた時の放電によるＩＣカードの故障事故も予
想される。このようにＩＣカードは人間が持ち歩くもの
であるだけに故障発生のおそれが大きい。一方、ＩＣカ
ードは金銭出納、健康管理等に利用されることが多く、
特にデータの記録・読出しは正確性が要求され、誤りは
許されない。

従って、この発明の目的は、情報の書込み・読出しに先
立ちいつでも容易に正確な故障検査をすることができ、
また製品検査時や出荷後の点検時等のメンテナンスにお
いて故障箇所を容易に発見できるような故障検査機能を
備えたＩＣカードを提供することにある。

（問題点を解決するための手段）この発明に係る故障検査機能を備えたＩＣカードによれ
ば、データの書込まれるべきメモリアドレス線の数に相
当するテスト・エリアを設け、これらテスト・エリアに
故障検査に必要な相異なる所定のデータを予め記録して
おき、それらデー　タを順次に読出す手段と、読出され
た各データが予め記録されていた故障検査用データと一
致しているか否かを検出する手段と、その検出結果に基
づき故障の存在を判定する手段とを備えている。

（作用および効果）この発明によれば、アドレス線とデータ線の内の多い方
の線数に相当する数のテスト・エリアが与えられるから
、たとえば、アドレス線の方が線数が多い時は、少なく
ともアドレス線の本数に等しい数のテスト・エリアがあ
り、その数と同数のアドレスが必要となる。従って、た
とえば、一本のアドレス線のみが「１」で他は「０」で
あるような相異なるアドレスをアドレス線数だけ用意し
、これらアドレスにより各テスト・エリアをアクセスす
るようにすればすべてのアドレス線についてそれぞれ故
障検査をすることができる。この場合は、データ線の方
がテスト・エリアの数より少なく、かつ各テスト・エリ
アに異なるデータが記録されているから、たとえば、そ
れらデータにデータ線の一本のみに「１」が読出され他
のデータ線上は「Ｏ」となるようなデータをデータ線の
本数と同じ数だけ含めるようにすれば、各データ線につ
いて故障検査をすることができる。

この場合の故障検査は、ＲＯＭに記憶された故障検査用
プログラムに従って、順次にアドレス線上にアドレスを
与えて、テスト・エリアのデータを読出し、順次に読出
される各データが予め記録されたデータと一致するか否
かをＲＯＭに記憶されている対照表の対応テスト・デー
タと比較して判断することにより行われる。一つでも不
一致が検出されれば、いずれかのアドレス線またはデー
タ線に故障があることを判定することができる。

特に製造工場における製品検査時には、アドレス線およ
びデータ線の内のどの線上に故障が生じたかを識別する
ことができ、製造工程上の欠陥を容易に発見でき製造上
の歩留りを向上させることができる。

この発明による故障検査によれば、単にアドレス線やデ
ータ線の故障検査のみならず、これ以外の故障、たとえ
ばコントロール線や電源線の故障、メモリの破壊、ＣＰ
Ｕの故障等もこの発明による検査により共に検査される
ことになり、ＩＣカードの総合的な検査を実現すること
ができるといえる。

（実施例）以下、この発明を図面に示す実施例に基づき詳細に説明
する。

第３図はこの発明に係るＩＣカード全体の回路構成を示
すブロック図であって、第２図に対応する要素には同一
符号が用いられている。

第３図におイテ、ＣＰＵチップ４ｏとＰＲＯＭ４１は、
コントロール線５１．０ビツトが、１２ビツトまである
１３本からなるアドレス線５２およびＯビットから７ビ
ツトまである８本からなるデータ線５３により結合され
ている。ＣＰＵチップ４０のＲＯＭ４０２には、ＰＲＯ
Ｍチップ４１中のテスト・エリアに記録したテスト・デ
ータと同一のデータを記憶する対照表４０４が備えられ
ている。この発明による故障検査時に読出されるデータ
はそれぞれ対照表４０４から読出された対応するデータ
と比較され一致の有無が検出される。

なお、ＰＲＯＭチップ４１は内蔵された電池等で支持さ
れたＲＡＭでおき替えてもよく、ＩＣメモリの品種を限
定しなくてよい。

第４図は第３図に示すＰＲＯＭチップ４１の主要部のよ
り詳細な構成を示すもので、アドレス線５２を通して入
力されるアドレスはアドレス・デコーダ４１２で１つの
出力ライン上にアクセス信号を発し、ＰＲＯＭ４１１上
のそのアドレスに対応するメモリ・エリアをアクセスす
る。この発明の好適な実施例によれば、１３ビツトで示
されるアドレスの内、１ビツトのみ「１」で他のビット
はすべてｒＯＪであるようなアドレスにあるメモリ・エ
リアをテスト・エリアとしている。従って、テスト・エ
リアのアドレスは１．２．４．８゜１６．３２，６４，
１２８，２５６，５１２゜１０２４．２０４８および４
０９６となる。この実施例ではＯのアドレスのメモリ・
エリアもテスト・アドレスに含めている。テスト・アド
レスが与えられると、対応するテスト・エリアからデー
タ線５３上にテスト・データが読出される。

テスト・アドレスに対応するテスト・エリアに記録され
るテスト・ブタは次表とおりとする。

テスト・アドレス　　テスト・データｏ　　　　　　　ｏｏｏｏｏｏｏ。

この様に各テスト・アドレスでアクセスされるテスト・
エリアには上記表に示す通りのテスト・データをＩＣカ
ードの製造時に予め記録しておく。

また、ＲＯＭ４０２には上記表が対照表４０４として記
憶されると共に、この表を利用して故障検査を行うため
の故障検査プログラムも記憶されている。

故障検査は工場における製品検査等のメ・ンテナンス時
と種々の情報の書込み・読出し時とにおいて行われる。

第５図はこの場合の手順を示すものである。第５図にお
いて、ＩＣカードが所定のリーダ・ライタに設置される
等により動作が開始され、まずステップ５５でキーボー
ド等からコマンドが入力されると、ステップ５６でその
コマンドが工場における製品検査時におけるようなメン
テナンスを指示するものであるか否かを判断する。

ステップ５６でｒＹＥＳＪと判断されると予め定めたメ
ンテナンス用の故障検査プログラムに従ってステップ５
７でこの発明による故障検査が行われる。

ステップ５６でｒＮＯＪと判断された時は一般の情報の
書込み・読出しのためのコマンド入力であるから、その
コマンドの実行に先立ちステップ５８でこの発明による
故障検査が故障検査プログラムに従って実行される。こ
の故障検査の結果がステップ５９で判断され、「正常」
と判断された時はステップ５７で入力コマンドの処理が
実行される。ステップ５９で「異常」と判断されればス
テップ６０で故障の存在を通知しコマンド処理は実行し
ない。これにより、誤った情報の書込み・読出しを避け
ることができると共にＩＣカード自体の故障の発見を適
格に行うことができる。

次に、アドレス線またはデータ線の一部に故障が生じた
場合につき例を挙げて説明する。

たとえば、アドレス線２（第３図および第４図では上か
ら第３番目のアドレス線）が断線した場合、入力される
アドレスの３番目のビットはアドレス・デコーダ４１２
に入力されない。この場合、３番目のビットは常に同一
レベルでアドレス・デコーダ４１２に入力されることに
なるが、「１」と「０」のいずれになるかは回路構成に
よるため一部に言えない。特に、アドレス線２がアース
に短絡されれば「０」、電源線に短絡されれば「１」と
なる。また、アドレスｍ２が隣りのアドレス線１または
３と短絡することがある。この場合は隣りのアドレス線
と常に同一レベルとなる。

まず、アドレス線２がアースと短絡した場合はアドレス
の３番目のビットは常にｒＯＪ状態になるから、テスト
・アドレスが４以外の０．１，２゜８．１６．・・・、
４０９６の時は正しいテスト・データが読出されるが、
テスト・アドレスが４の時は０番地のテスト・データを
読み出すことになる。

従って、１つのテスト・アドレスのみが誤って０番地を
読出した時はそのテスト・アドレスに「１」を与えてい
るビットに対応するアドレス線がアース短絡されている
と判断することができる。

また、アドレス線２が電源と短絡し「１」状態にあると
きは、テスト・アドレスが４の時のみ正しくテスト・デ
ータを読出すが、その他のテスト・アドレスではテスト
・データを読出すことができない。たとえばテスト・ア
ドレスが１の時は５番地、テスト・アドレスが８の時は
１２番地をそれぞれアクセスすることになり、テスト・
エリア以外のエリアのデータを読出すことになる。従っ
て、正しく読出されたテスト・データが１つだけの時は
そのテスト・データに「１」を与えるビットに対応する
アドレス線が電源短絡していると判断することができる
。

アドレス線２がアドレス線３と短絡した時は、テスト・
アドレスが４と８の時に１２番地をアクセスすることに
なりテスト・データを読出すことができない。これ以外
のテスト・アドレスでは正しくテスト・データを読出す
ことができる。従って、隣接する２つのテスト・アドレ
スが正しいテスト・データを読出すことができない時は
その誤ったテスト・アドレスに「１」を与えるビットに
対応する２本のアドレス線が短絡していると判断するこ
とができる。

今度は、データ線の一部に故障が生じた場合を考える。

たとえば、データ線３（第４図の４ビツト目）がアース
短絡している時は、テスト・アドレスが８と２０４８の
時のみ誤りを生ずる。またデータ線３が電源線に短絡し
ている時は、テスト・アドレスが８と２０４８の時のみ
正しいテスト・データが読出され、他のテスト・アドレ
スは誤りを生ずる結果となる。更に、データ線３がデー
タ線４と短絡した時は、データ線３と４は常に同レベル
の出力を生じるから、テスト・アドレス８゜１６．２０
４８および４０９６で誤りを生じ、他のテスト・アドレ
スは正しいテスト・データが読出されることになる。従
ってどのテスト・アドレスの時にどのデータ線上に誤り
を生じたかを検出することにより故障したデータ線を判
別することができる。

以上の説明ではアドレス線またはデータ線の一部に故障
が存在する場にその故障のある線を判別する場合につい
て述べたが、これは工場における製品検査あるいはその
後のメンテナンス時に行われるものであって。第５図の
ハードウェア・チェック５８における個々の情報の読出
し・書込み時は単に故障の有無のみをチェックするだけ
で足りる。

第５図のステップ５８のハードウェア・チェックの内容
を第６図に基づき説明する。ステップ６１で後述の正常
・異常を示すフラグをリセットし初期状態にする。ステ
ップ６２で最初のテスト・アドレス（０番地）を読出し
、その読出しデータがＲＯＭ４０２に記憶された対照表
４０４の対応テスト・データと一致しているか否かをス
テップ６３で検出し、ここでｒＮＯＪと判断されればス
テップ６４で異常を示すフラグ・ビットを立てる。ステ
ップ６３でｒＹＥｓＪと判断されればステップ６５で全
テスト・アドレスの読出しは終了したか否かを判断する
。ここで、ｒＮＯＪと判断されればステップ６６で次の
テスト・アドレスのテスト・データを読出してステップ
６３に戻り、前述と同様の動作を繰返す。ステップ６５
でｒＹＥｓＪと判断された時はステップ６７で正常であ
ることを示すフラグ・ビットを立てる。第５図のステッ
プ５９は第６図のステップ６４または６７でセットされ
たフラグ・ビットの内容に基づき判断がなされる。

第５図のステップ５６でメンテナンスと判断された時に
ステップ５７で実行される故障検査の内容を第７図に基
づき説明する。

第７図において、ステップ７１で誤りがあった場合にテ
スト・アドレスやテスト・データの誤りビットを記憶す
るＲＡＭ領域などを初期状態にリセットし、ステップ７
２で最初のテスト・アドレス（０番地）を読出す。次に
、ステップ７３で読出しデータが対照表４０４の対応テ
スト・データと一致しているか否かを判断し、ここで、
ｒＮＯＪと判断されれば、ステップ７４で当該テスト・
アドレスをＲＡＭ４０３に記憶し、次いでステップ７５
で読出しデータの誤りの存在するビットをＲＡＭ４０３
に記憶し次のステップ７６へ進む。

ステップ７３でｒＹＥｓＪと判断された時もステップ７
６へ進み、ここで全シフト・アドレスの読出しを終了し
たか否かが判断される。ここで、「ＮＯ」と判断された
時はステップ７７で次のテスト・アドレスを読出してス
テップ７３へ戻り前述と同様の動作をする。ステップ７
６でｒＹＥｓＪと判断された時はステップ７８へ進み、
ステップ７４で記録されるべきＲＡＭエリアの内容に基
づきテスト・アドレスにより読出された全データがテス
ト・データと正しく一致していたか否かを判断する。こ
こで、ｒＹＥｓＪと判断されればステップ７９で正常で
ある旨の表示をし、ｒＮＯＪと判断された時は、ステッ
プ８０でステップ７４および７５で記憶されたデータに
基づき前述した様な判断手法を用いて故障箇所、即ちア
ドレス線またはデータ線の内の故障している線の判別を
行う。

そして、ステップ８１でその判別結果を表示する。

以上の説明ではテスト・アドレスを０．１．２゜４．８
．・・・、４０９６の様にアドレス線のいずれか１つの
みが「１」となるように設定したが、これに限るもので
はなく、逆にいずれか１つが「０」となるようにしても
よく、また、全てのアドレス線が検査できる限り任意の
アドレスをテスト・アドレスとに設定することもできる
。

また、テスト・データも上記の実施例のものに限定され
るものではなく、全データ線がテストできるように各テ
スト・データ間の対応するビットが全て同一とならない
ようにすると共に、−テスト・データ内に「１」と「０
」の両方を含むものであればテスト・データとして用い
ることができる。

【図面の簡単な説明】

第１図は一般的なＩＣカードの断面図、第２図は一般的
なＩＣカードの回路構成を示すブロック図、第３図はこ
の発明に係る回路構成を示すブロック図、第４図はこの
発明のテスト・アドレスとテスト・データの内容の一実
施例を示す説明図、第５図はこの発明の詳細な説明する
フロー図、第６図および第７図はそれぞれ第５図の要部
を更ｒ詳細に示すフロー図である。４０・・・ＣＰＵチップ、４０２・・・ＲＯＭ、４０３
・・・ＲＡＭ、４０４・・・対照表、４１・・・ＦＲＯ
Ｍチップ、５２・・・アドレス線、５３・・・データ線
。

Claims

【特許請求の範囲】

（１）少なくともＣＰＵとデータの書込みおよび読み出
しを可能にしたメモリとを備えたＩＣカードにおいて、前記メモリに設けられ、故障検査に必要な相異なる所定
のデータを予め記録した、少なくともアドレス線の数に
相当する個数のテスト・エリアと、それらテスト・エリ
アに記録された前記所定のデータを順次に読出す手段と
、該読出し手段で読出された各データが前記テスト・エリ
アに予め記録されている対応する前記所定のデータと一
致するか否かを検出する手段と、該検出手段による検出
結果に基づき当該ＩＣカードにおける故障の存在を判定
する手段と、を備えたことを特徴とする故障検査機能を
備えたＩＣカード。
（２）前記テスト・エリアに記録されたデータが読出さ
れるデータ線のそれぞれに対応する全てのテスト・エリ
アの各ビット位置には、他のテスト・エリアの対応ビッ
ト位置のビットとは異なる少なくとも１つのビットを有
することを特徴とする特許請求の範囲第１項に記載の故
障検査機能を備えたＩＣカード。
（３）前記各テスト・エリアは前記アドレス線の内の一
本のみが他のアドレス線と異なるビットとして表わされ
るアドレスによりアクセスされるものであることを特徴
とする特許請求の範囲第１項または第２項に記載の故障
検査機能を備えたＩＣカード。