JPH08306748A - 半導体素子の検査方法およびそれを用いた半導体製造装置 - Google Patents

Abstract

(57)【要約】 【目的】 プローブ検査のスループットを向上する半導
体素子の検査方法およびそれを用いた半導体製造装置を
提供する。 【構成】 ウェハに形成された半導体素子に対して、プ
ローブを接触させてプローブ検査を行うプローブカード
を備えたメモリテスタ１と、メモリテスタ１と接続され
かつ救済データファイルを収容する記憶装置２を備えた
ホストコンピュータ３と、ホストコンピュータ３と接続
されかつ救済可能不良素子に救済処理を行うビット救済
部４とから構成され、ウェハ上の全ての半導体素子に対
して第１のプローブ検査を行い、前記救済データファイ
ルの救済データを用いて、救済可能不良素子に救済処理
を行った後、前記救済データファイルを用いて、救済処
理後の救済可能不良素子だけに対して第２のプローブ検
査を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体製造技術におい
て、半導体ウェハ（以降、単にウェハという）に形成さ
れた半導体素子のプローブ検査に関し、特に、プローブ
検査のスループット向上を図る半導体素子の検査方法お
よびそれを用いた半導体製造装置に関するものである。

【０００２】

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。

【０００３】ウェハに形成された半導体素子の検査では
プローバを用いて検査を行う。

【０００４】まず、最初に１回目の検査である第１のプ
ローブ検査でウェハ上の全ての半導体素子の検査を行
い、その後、第１のプローブ検査の結果に基づいて、救
済可能不良素子に対して救済処理を行う。

【０００５】ここで、救済可能不良素子の救済処理時に
使用する救済データは、救済処理後に不要となるため消
去する。

【０００６】さらに、救済可能不良素子の救済処理後
に、２回目の検査である第２のプローブ検査を行う。

【０００７】この時、第２のプローブ検査においても、
第１のプローブ検査と同様に全ての半導体素子に対して
検査を行う。

【０００８】また、第１および第２のプローブ検査にお
けるそれぞれの検査結果は、別々の記録媒体（例えば、
フロッピーディスク）などに記録され、各々のデータを
合成する際には、他の演算装置上で合成する。

【０００９】なお、プローブ検査を行うプローバについ
ては、工業調査会発行「電子材料」１９９３年１１月号
別冊、平成５年１１月２０日発行、１９３頁〜１９７頁
に紹介されている。

【００１０】

【発明が解決しようとする課題】ところが、前記した技
術においては、第１および第２のプローブ検査で両方と
もウェハ上の全ての半導体素子に対して検査を行う。し
たがって、第２のプローブ検査でも良品素子や不良素子
に対して検査を行うことから、重複した検査が多数あ
り、プローブ検査のスループット向上を妨げていること
が問題とされる。

【００１１】また、第１および第２のプローブ検査にお
けるそれぞれの検査結果のデータを合成する際にも、別
々の記録媒体を他の演算装置上で合成するため、前記同
様に検査のスループット向上を図れないことが問題とさ
れる。

【００１２】そこで、本発明の目的は、プローブ検査の
スループットを向上する半導体素子の検査方法およびそ
れを用いた半導体製造装置を提供することにある。

【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１４】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１５】すなわち、本発明の半導体素子の検査方法
は、ウェハに形成された半導体素子を検査する第１のプ
ローブ検査を行い、前記第１のプローブ検査の結果に基
づいて、前記半導体素子が良品素子であることを示す良
品データと前記半導体素子が不良素子であることを示す
不良品データと前記半導体素子が救済可能不良素子であ
ることを示す救済データとからなる素子救済手段を形成
し、前記素子救済手段を用いて次工程で検査する半導体
素子を選択し、前記次工程において、選択した半導体素
子だけを検査する第２のプローブ検査を行うものであ
る。

【００１６】また、本発明の半導体素子の検査方法は、
ウェハに形成された半導体素子を検査する第１のプロー
ブ検査を行い、前記第１のプローブ検査の結果に基づい
て、前記半導体素子が良品素子であることを示す良品デ
ータと前記半導体素子が不良素子であることを示す不良
品データと前記半導体素子が救済可能不良素子であるこ
とを示す救済データとからなる素子救済手段を形成し、
前記救済データを用いて前記救済可能不良素子に救済処
理を行い、前記素子救済手段を用いて救済処理後の救済
可能不良素子だけを検査する第２のプローブ検査を行う
ものである。

【００１７】さらに、本発明の半導体素子の検査方法
は、前記第１のプローブ検査において、前記半導体素子
を不良素子と判別した際の検査の種類を示す検査データ
を、前記素子救済手段に収容するものである。

【００１８】また、本発明の半導体素子の検査方法は、
前記第２のプローブ検査終了後、前記素子救済手段を消
去するものである。

【００１９】ここで、本発明の半導体素子の検査方法
は、前記第１または第２のプローブ検査において、一度
に複数個の半導体素子を検査するものである。

【００２０】なお、本発明の半導体製造装置は、前記ウ
ェハに形成された半導体素子に対して、前記第１または
第２のプローブ検査を行う検査部と、前記検査部と接続
されかつ前記素子救済手段を収容する情報記録部を備え
た演算部と、前記演算部と接続されかつ前記救済可能不
良素子に救済処理を行う救済処理部とを有するものであ
る。

【００２１】

【作用】上記した手段によれば、第１のプローブ検査の
結果に基づいて、半導体素子が良品素子であることを示
す良品データと半導体素子が不良素子であることを示す
不良品データと半導体素子が救済可能不良素子であるこ
とを示す救済データとからなる素子救済手段を形成し、
前記素子救済手段を用いて第２のプローブ検査を行うこ
とにより、次工程で検査する半導体素子を選択すること
ができ、第２のプローブ検査において、選択した半導体
素子だけを検査することができる。

【００２２】その結果、第２のプローブ検査では、重複
した検査を省略することが可能になる。

【００２３】なお、第２のプローブ検査の際に、救済可
能不良素子を選択することにより、救済処理を行った救
済可能不良素子だけを検査することができる。

【００２４】さらに、第１のプローブ検査において半導
体素子を不良素子と判別した際の検査の種類を示す検査
データを素子救済手段に収容することにより、第１のプ
ローブ検査と第２のプローブ検査とを合成した結果を出
力することができる。

【００２５】これにより、第２のプローブ検査時には検
査を行わない不良素子における第１のプローブ検査の結
果を第２のプローブ検査の結果と合成して出力すること
ができる。

【００２６】また、第１のプローブ検査において良品素
子と判別した半導体素子についても、前記検査データと
同様のデータを素子救済手段に収容することにより、第
２のプローブ検査時には検査を行わない良品素子の第１
のプローブ検査の結果を第２のプローブ検査の結果と合
成して出力することができる。

【００２７】さらに、第２のプローブ検査終了後、前記
素子救済手段を消去することにより、メモリを不必要に
使用することを防止できる。

【００２８】また、第１または第２のプローブ検査にお
いて、一度に複数個の半導体素子を検査することによ
り、プローブ検査のスループット向上をさらに図ること
ができる。

【００２９】なお、本発明の半導体製造装置は、ウェハ
に形成された半導体素子に対して、前記第１または第２
のプローブ検査を行う検査部と、検査部と接続されかつ
素子救済手段を収容する情報記録部を備えた演算部と、
演算部と接続されかつ前記救済可能不良素子に救済処理
を行う救済処理部とからなることにより、演算部を介し
て検査部と救済処理部とが接続されているため、前記素
子救済手段の情報の転送を素早く、簡単に行うことがで
きる。

【００３０】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。

【００３１】図１は本発明の半導体製造装置の構造の一
実施例を示す構成概念図、図２は本発明の半導体製造装
置のプローブカードの構造の一実施例を示す部分断面
図、図３は本発明の半導体素子の検査方法における工程
の一実施例を示すフローチャート、図４は本発明の半導
体素子の検査方法における素子救済手段の活用状況の一
実施例を示す概念図、図５は本発明の半導体素子の検査
方法における第１と第２のプローブ検査の合成時の素子
救済手段の活用状況の一実施例を示す概念図、図６は本
発明の半導体素子の検査方法に用いる救済データの一実
施例を示すデータフォーマット図である。

【００３２】まず、本実施例の半導体製造装置の構成に
ついて説明すると、ウェハ１０に形成された半導体素子
１１に対して、プローブ１２を接触させてプローブ検査
を行うプローブカード１５を備えたメモリテスタ１（検
査部）と、メモリテスタ１と接続されかつ素子救済手段
である救済データファイル２４を収容する記憶装置２
（情報記録部）を備えたホストコンピュータ３（演算
部）と、ホストコンピュータ３と接続されかつ救済可能
不良素子に救済処理２２を行うビット救済部４（救済処
理部）とから構成されている。

【００３３】ここで、検査部であるメモリテスタ１は専
用回線５などによって演算部であるホストコンピュータ
３に接続されており、さらに、ビット救済部４とホスト
コンピュータ３とは光ファイバケーブル６などによって
接続されている。

【００３４】また、別のビット救済部４もホストコンピ
ュータ３に接続されている。

【００３５】なお、メモリテスタ１とホストコンピュー
タ３とビット救済部４とはネットワークによって接続さ
れている。

【００３６】さらに、ホストコンピュータ３は各ケーブ
ルの中継点となるトランシーバ７、データの入出力点と
なるターミネータ９あるいは工場内の生産技術事務所な
どの端末装置８ともネットワークによって接続されてい
る。

【００３７】また、メモリテスタ１には、ウェハ１０に
形成された半導体素子１１のプローブ検査を行うプロー
ブカード１５が取り付けられている。

【００３８】ここで、プローブカード１５は、エポキシ
系の樹脂などから形成されたプローブカード基板１４と
半導体素子１１の電極に接触させるプローブ１２とプロ
ーブ１２を保持するプローブ保持部１３とから構成され
ている。

【００３９】なお、本実施例で取り上げたプローブカー
ド１５はワイヤ式のものであるが、その方式は他のもの
でもよい。さらに、半導体素子１１の検査は、プローブ
カード１５などを用いて一度に複数個の半導体素子１１
を検査するものであっても、マニュアル式などによって
半導体素子１１を１個ずつ検査するものであってもよ
い。

【００４０】また、素子救済手段である救済データファ
イル２４は、ウェハ１０に形成された全ての半導体素子
１１をプローブ検査する第１のプローブ検査２１を行っ
た後に形成するものであり、半導体素子１１が良品素子
であることを示す良品データ２７と半導体素子１１が不
良素子であることを示す不良品データ２８と半導体素子
１１が救済可能不良素子であることを示す救済データ２
６とから構成されている。

【００４１】ここで、救済データ２６、良品データ２７
および不良品データ２８のデータフォーマットについて
説明すると、その形式は、図６に示すような複数桁の英
数字や文字などによって表され、例えば、救済データ２
６については、ＸおよびＹはウェハ１０上の半導体素子
１１の位置座標、ＬおよびＭは半導体素子１１の救済す
る配線のアドレス、Ｎは入力制限のない補助データ部を
示す。

【００４２】また、良品データ２７は、例えば、救済デ
ータ２６において、ＬおよびＭの項目を削除したもので
あり、さらに、不良品データ２８は、例えば、救済デー
タ２６において、Ｎの補助データ部にだけ所定の数値を
入力したものである。

【００４３】ただし、不良品データ２８は、数値を全く
入力しないものであってもよい。

【００４４】次に、本実施例の半導体素子の検査方法に
ついて説明する。

【００４５】まず、検査部であるメモリテスタ１におい
て、ウェハ１０に形成された全ての半導体素子１１を検
査する第１のプローブ検査２１を行い、各々の半導体素
子１１について、良品素子か不良素子か救済可能不良素
子かを判別する。

【００４６】ここで、第１のプローブ検査２１の結果に
基づいて、救済データ２６と良品データ２７と不良品デ
ータ２８とからなる救済データファイル２４（素子救済
手段）を形成し、情報記録部である記憶装置２に一時的
に保存（収容）する。

【００４７】その後、救済処理部であるビット救済部４
において、救済データファイル２４の救済データ２６を
用いて、救済可能不良素子の救済処理２２を行う。

【００４８】続いて、救済データファイル２４を半導体
素子１１のデータファイルとして用いることにより、次
工程で検査する半導体素子１１を選択することができ、
選択した半導体素子１１だけについて、メモリテスタ１
で第２のプローブ検査２３を行う。これにより、救済処
理２２を行った救済可能不良素子が良品素子に修復され
ているか否かを判別する。

【００４９】すなわち、本実施例においては、救済デー
タファイル使用２９により、救済データ２６を用いて、
前記救済可能不良素子に救済処理２２を行い、その後、
救済データファイル使用２９によって、救済可能不良素
子を選択することにより、救済処理後の救済可能不良素
子だけを検査する第２のプローブ検査２３を行う。

【００５０】さらに、第２のプローブ検査２３の検査終
了後、救済データファイル消去２５を行う。これは、第
２のプローブ検査２３の検査終了後に、メモリ不足を防
止するため、素子救済手段である救済データファイル２
４を消去するものである。

【００５１】また、第２のプローブ検査２３終了後、第
１のプローブ検査２１の結果と第２のプローブ検査２３
の結果とを合わせた検査結果を出力する場合には、第１
のプローブ検査２１において、半導体素子１１を不良素
子と判別した際の検査の種類を示す不良カテゴリデータ
３０（検査データ）を素子救済手段である救済データフ
ァイル２４に追加して収容しておく。

【００５２】すなわち、その一例として、不良素子と判
別した際の検査の種類をＡなどのように記号化（文字
化）した不良カテゴリデータ３０に置き換え、不良品デ
ータ２８の補助データ部に、不良カテゴリデータ３０で
あるＡを入力することにより、救済データファイル２４
に収容しておく。なお、良品素子および救済可能不良素
子についても、良品データ２７の補助データ部に良品素
子の場合＆などを、また、救済データ２６の補助データ
部に救済可能不良素子の場合＃などを入力しておく。

【００５３】これにより、第２のプローブ検査２３終了
後、第１のプローブ検査２１の結果と第２のプローブ検
査２３の結果とを合わせた検査結果を、前記Ａ、前記＆
または前記＃などの文字や記号に置き換えた形式でウェ
ハマップに出力することができる。

【００５４】さらに、第２のプローブ検査２３を行って
いる時に、第１のプローブ検査データ出力３１として、
第１のプローブ検査２１の結果を前記と同様の形式で出
力することもできる。

【００５５】次に、本実施例の半導体素子の検査方法お
よびそれを用いた半導体製造装置によれば、以下のよう
な効果が得られる。

【００５６】すなわち、第１のプローブ検査２１の結果
に基づいて、半導体素子１１が良品素子であることを示
す良品データ２７と半導体素子１１が不良素子であるこ
とを示す不良品データ２８と半導体素子１１が救済可能
不良素子であることを示す救済データ２６とからなる救
済データファイル２４（素子救済手段）を形成し、救済
データファイル２４を用いて第２のプローブ検査２３を
行うことにより、次工程で検査する半導体素子１１を選
択することができ、第２のプローブ検査２３において選
択した半導体素子１１だけを検査することができる。

【００５７】その結果、第２のプローブ検査２３では、
重複した検査を省略することができ、プローブ検査のス
ループット向上を図ることが可能になる。

【００５８】なお、第２のプローブ検査２３の際に、救
済可能不良素子を選択することにより、救済処理２２を
行った救済可能不良素子だけを検査することができる。

【００５９】したがって、第２のプローブ検査２３にお
いては、良品素子および不良素子の検査を省略すること
ができるため、前記同様に、プローブ検査のスループッ
ト向上を図ることが可能になる。

【００６０】さらに、第１のプローブ検査２１において
半導体素子１１を不良素子と判別した際の検査の種類を
示す不良カテゴリデータ３０（検査データ）を、救済デ
ータファイル２４における不良品データ２８の補助デー
タ部に記号化または文字化して入力することにより、第
１のプローブ検査２１と第２のプローブ検査２３とを合
成した結果を出力することができる。

【００６１】したがって、第２のプローブ検査２３の際
には検査を行わない不良素子の第１のプローブ検査２１
の結果を、第２のプローブ検査２３の結果と合成して出
力することができる。

【００６２】また、第１のプローブ検査２１において良
品素子と判別した半導体素子１１についても、良品デー
タ２７の補助データ部に不良カテゴリデータ３０と同様
の記号化または文字化されたデータを入力することによ
り、第２のプローブ検査２３の際には検査を行わない良
品素子の第１のプローブ検査２１の結果を第２のプロー
ブ検査２３の結果と合成して出力することができる。さ
らに、第２のプローブ検査２３の際に、第１のプローブ
検査２１の結果を出力することができる。

【００６３】ここで、第２のプローブ検査２３の終了
後、救済データファイル２４を消去することにより、メ
モリを不必要に使用することを防止できる。

【００６４】また、第１のプローブ検査２１あるいは第
２のプローブ検査２３において、一度に複数個の半導体
素子１１を検査することにより、プローブ検査のスルー
プット向上をさらに図ることができる。

【００６５】なお、本実施例の半導体製造装置は、ウェ
ハ１０に形成された半導体素子１１に対して、第１のプ
ローブ検査２１または第２のプローブ検査２３を行うメ
モリテスタ１と、メモリテスタ１と接続されかつ救済デ
ータファイル２４を収容する記憶装置２を備えたホスト
コンピュータ３と、ホストコンピュータ３と接続されか
つ救済可能不良素子に救済処理２２を行うビット救済部
４とからなることにより、ホストコンピュータ３を介し
てメモリテスタ１とビット救済部４とが接続されている
ため、救済データファイル２４内の情報の転送を素早
く、簡単に行うことができる。

【００６６】その結果、プローブ検査のスループット向
上を図ることができる。

【００６７】さらに、メモリテスタ１、ホストコンピュ
ータ３、ビット救済部４あるいは各事務所などにおける
端末装置８とがネットワークによって接続されているこ
とにより、前記同様、情報の転送を素早く、簡単に行う
ことができ、その結果、プローブ検査のスループット向
上を図ることができる。

【００６８】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。

【００６９】例えば、前記実施例で説明した第１のプロ
ーブ検査と第２のプローブ検査とは、その内容は同じも
のであるが、第２のプローブ検査の内容が第１のプロー
ブ検査の内容を含んだそれ以上のものである場合には、
第１のプローブ検査と第２のプローブ検査とで、その内
容が異なっていてもよい。

【００７０】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００７１】（１）．第１のプローブ検査の結果に基づ
いて、半導体素子が良品素子であることを示す良品デー
タと半導体素子が不良素子であることを示す不良品デー
タと半導体素子が救済可能不良素子であることを示す救
済データとからなる素子救済手段を形成し、前記素子救
済手段を用いて第２のプローブ検査を行うことにより、
次工程で検査する半導体素子を選択することができ、第
２のプローブ検査において、選択した半導体素子だけを
検査することができる。

【００７２】その結果、第２のプローブ検査では、重複
した検査を省略することができ、プローブ検査のスルー
プット向上を図ることが可能になる。

【００７３】（２）．第２のプローブ検査の際に、救済
可能不良素子を選択することにより、救済処理を行った
救済可能不良素子だけを検査することができる。

【００７４】したがって、第２のプローブ検査において
は、良品素子および不良素子の検査を省略することがで
きるため、前記同様に、プローブ検査のスループット向
上を図ることが可能になる。

【００７５】（３）．第１のプローブ検査において半導
体素子を不良素子と判別した際の検査の種類を示す検査
データを素子救済手段に収容することにより、第１のプ
ローブ検査と第２のプローブ検査とを合成した結果を出
力することができる。これにより、第２のプローブ検査
時には検査を行わない不良素子における第１のプローブ
検査の結果を、第２のプローブ検査の結果と合成して出
力することができる。

【００７６】（４）．第１のプローブ検査において良品
素子と判別した半導体素子についても、前記検査データ
と同様のデータを素子救済手段に収容することにより、
第２のプローブ検査時には検査を行わない良品素子の第
１のプローブ検査の結果を、第２のプローブ検査の結果
と合成して出力することができる。さらに、第２のプロ
ーブ検査時に、第１のプローブ検査の結果を出力するこ
とができる。

【００７７】（５）．第２のプローブ検査終了後、前記
素子救済手段を消去することにより、メモリを不必要に
使用することを防止できる。

【００７８】（６）．第１または第２のプローブ検査に
おいて、一度に複数個の半導体素子を検査することによ
り、プローブ検査のスループット向上をさらに図ること
ができる。

【００７９】（７）．本発明の半導体製造装置は、ウェ
ハに形成された半導体素子に対して、前記第１または第
２のプローブ検査を行う検査部と、検査部と接続されか
つ素子救済手段を収容する情報記録部を備えた演算部
と、演算部と接続されかつ前記救済可能不良素子に救済
処理を行う救済処理部とからなることにより、演算部を
介して検査部と救済処理部とが接続されているため、前
記素子救済手段の情報の転送を素早く、簡単に行うこと
ができる。

【００８０】その結果、プローブ検査のスループット向
上を図ることができる。

【００８１】（８）．検査部、演算部、救済処理部ある
いは各事務所などにおける端末装置とがネットワークに
よって接続されていることにより、情報の転送を素早
く、簡単に行うことができ、その結果、プローブ検査の
スループット向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の半導体製造装置の構造の一実施例を示
す構成概念図である。

【図２】本発明の半導体製造装置のプローブカードの構
造の一実施例を示す部分断面図である。

【図３】本発明の半導体素子の検査方法における工程の
一実施例を示すフローチャートである。

【図４】本発明の半導体素子の検査方法における素子救
済手段の活用状況の一実施例を示す概念図である。

【図５】本発明の半導体素子の検査方法における第１と
第２のプローブ検査の合成時の素子救済手段の活用状況
の一実施例を示す概念図である。

【図６】本発明の半導体素子の検査方法に用いる救済デ
ータの一実施例を示すデータフォーマット図である。

【符号の説明】

１ メモリテスタ（検査部） ２ 記憶装置（情報記録部） ３ ホストコンピュータ（演算部） ４ ビット救済部（救済処理部） ５ 専用回線 ６ 光ファイバケーブル ７ トランシーバ ８ 端末装置 ９ ターミネータ １０ ウェハ（半導体ウェハ） １１ 半導体素子 １２ プローブ １３ プローブ保持部 １４ プローブカード基板 １５ プローブカード ２１ 第１のプローブ検査 ２２ 救済処理 ２３ 第２のプローブ検査 ２４ 救済データファイル（素子救済手段） ２５ 救済データファイル消去 ２６ 救済データ ２７ 良品データ ２８ 不良品データ ２９ 救済データファイル使用 ３０ 不良カテゴリデータ（検査データ） ３１ 第１のプローブ検査データ出力

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 27/04 Ｔ 21/822

Claims (6)

【特許請求の範囲】
1. 【請求項１】 プローブを用いる半導体素子の検査方法
   であって、 半導体ウェハに形成された半導体素子を検査する第１の
   プローブ検査を行い、前記第１のプローブ検査の結果に
   基づいて、前記半導体素子が良品素子であることを示す
   良品データと前記半導体素子が不良素子であることを示
   す不良品データと前記半導体素子が救済可能不良素子で
   あることを示す救済データとからなる素子救済手段を形
   成し、 前記素子救済手段を用いて、次工程で検査する半導体素
   子を選択し、 前記次工程において、選択した半導体素子だけを検査す
   る第２のプローブ検査を行うことを特徴とする半導体素
   子の検査方法。
2. 【請求項２】 プローブを用いる半導体素子の検査方法
   であって、 半導体ウェハに形成された半導体素子を検査する第１の
   プローブ検査を行い、 前記第１のプローブ検査の結果に基づいて、前記半導体
   素子が良品素子であることを示す良品データと前記半導
   体素子が不良素子であることを示す不良品データと前記
   半導体素子が救済可能不良素子であることを示す救済デ
   ータとからなる素子救済手段を形成し、 前記救済データを用いて、前記救済可能不良素子に救済
   処理を行い、 前記素子救済手段を用いて、救済処理後の救済可能不良
   素子だけを検査する第２のプローブ検査を行うことを特
   徴とする半導体素子の検査方法。
3. 【請求項３】 請求項１または２記載の半導体素子の検
   査方法であって、前記第１のプローブ検査において、前
   記半導体素子を不良素子と判別した際の検査の種類を示
   す検査データを、前記素子救済手段に収容することを特
   徴とする半導体素子の検査方法。
4. 【請求項４】 請求項１，２または３記載の半導体素子
   の検査方法であって、前記第２のプローブ検査終了後、
   前記素子救済手段を消去することを特徴とする半導体素
   子の検査方法。
5. 【請求項５】 請求項１，２，３または４記載の半導体
   素子の検査方法であって、前記第１または第２のプロー
   ブ検査において、一度に複数個の半導体素子を検査する
   ことを特徴とする半導体素子の検査方法。
6. 【請求項６】 請求項１，２，３，４または５記載の半
   導体素子の検査方法を用いた半導体製造装置であって、 前記半導体ウェハに形成された半導体素子に対して、前
   記第１または第２のプローブ検査を行う検査部と、 前記検査部と接続され、かつ前記素子救済手段を収容す
   る情報記録部を備えた演算部と、 前記演算部と接続され、かつ前記救済可能不良素子に救
   済処理を行う救済処理部とを有することを特徴とする半
   導体製造装置。