JPS63239836A - ウエハ検査方法 - Google Patents

ウエハ検査方法

Info

Publication number
JPS63239836A
JPS63239836A JP7141787A JP7141787A JPS63239836A JP S63239836 A JPS63239836 A JP S63239836A JP 7141787 A JP7141787 A JP 7141787A JP 7141787 A JP7141787 A JP 7141787A JP S63239836 A JPS63239836 A JP S63239836A
Authority
JP
Japan
Prior art keywords
inspection
wafer
element region
defective
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7141787A
Other languages
English (en)
Inventor
Masahiko Kondo
雅彦 近藤
Hirobumi Kitagami
北上 博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7141787A priority Critical patent/JPS63239836A/ja
Publication of JPS63239836A publication Critical patent/JPS63239836A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ウェハ検査、たとえばウェハのプローブ検査
に利用して有効な技術に関するものである。
〔従来の技術〕
ウェハのプローブ検査については、たとえば、株式会社
工業調査会、昭和60年11月20日発行、「電子材料
別冊、超LSI製造・試験装置ガイドブックJP215
〜F221に記載されている。
本発明者は、ウェハのプローブ検査について検討した。
以下は、公知とされた技術ではないが、本発明者によっ
て検討された技術であり、その概要は次の通りである。
すなわち、ウェハの前処理と呼ばれる処理工程において
は、ウェハ上に形成された各素子のパッド部分にプロー
ブ検査針を接触させて、所定の電圧、信号等を印加して
、該素子の良否状態を検査するプローブ検査が行われて
いる。
ところで、前記プローブ検査では、同一内容の検査が同
一のウェハに対して複数回行われる場合がある。たとえ
ば、EP−ROM素子等の製造におけるマスク処理の前
後で行われるプローブ検査がこの一例といえる。これは
、たとえば第1回目の検査では、ウニへ全体における素
子領域の不良率を検出して、一定基準に達しないウェハ
は、ウニハネ良としてラインから排除し、第2回目の検
査では、ペレットを構成する各素子領域の個々について
良否を検出するためである。
前記のように、同一のウェハに対して合計2回のプロー
ブ検査を行う場合には、第1回および第2回の双方のプ
ローブ検査共に、全素子領域に対してプローブ部分をス
キャンさせて同一手順で検査を行うことが一般的である
〔発明が解決しようとする問題点〕
ところで、前記のようなプローブ検査では、第1回目の
検査において既に不良の検出された素子領域は、第2回
目の検査を行っても不良が検出されることは明らかであ
る。すなわち、第2回目の検査の本来的な目的は、第1
回目の検査で良品とされた素子領域のうち、その後のマ
スク工程等で不良が発生したものを検出することである
。にもかかわらず、第2回目の検査においても、ウェハ
上の全て゛の素子領域を再度検査しているため、検査効
率が向上せず、ウェハ処理遅延を生じる一因ともなって
いた。さらに前記検査方法においては、第2回目の検査
で不良が検出された場合に、この不良がウェハプロセス
のどの段階で生じた不良であるのか解析することは困難
であった。
本発明は、上記問題点に着目してなされたものであり、
その目的は効率的なウェハ検査を行うことのできる技術
を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、同一ウェハ上の素子領域に対して複数回の検
査を行う際に、各回の検査結果に基づく素子領域の良否
情、報を記憶手段に記憶させておき、後続の検査時に前
記記憶手段からの前記良否情報の出力に基づいてウェハ
上の不良素子領域部分を回避して検査を行うものである
〔作用〕
上記した手段によれば、後続の検査にふいては、記憶手
段からの記憶情報に基づいて良品とされた素子領域のみ
を再度検査すれば足りるため、ウェハの検査効率を著し
く向上させることができる。
〔実施例〕
第1図は本発明の一実施例であるウェハのプローブ検査
工程を示す概念図、第2図、第3図ふよび第4図はそれ
ぞれ各工程におけるウェハの検査状態を示す説明図、第
5図は記憶手段に記憶されるウェハに関する良否データ
を示す説明図である。
本実施例は、本発明をいわゆるウェハ1のプローブ検査
に適用した例であり、検査Aと検査Bとからなる2回の
プローブ検査を行う場合である。
本実施例に用いられるシステムは、ウェハ1の各素子領
域に対して電源電圧の供給および信号の印可をふこなう
ブローμ2と、該ブローμ2への書き込みデータの送信
および読み込みデータの受信を行うテスタ3と、さらに
、ウェハ2からのマツプデータとテスタ3からのデータ
読み書き情報とをフロッピーディスク等の記憶媒体4に
記録するディスクドライブ等の人出力装冒5を備えてい
る。ここで、該人出力装W5は、検査Aにおいては、主
として記憶媒体4へのデータの書き込み用いられ、検査
Bにおいては、主としてこの記憶媒体4からのデータの
読み出し用として用いられるものである。
なお、前記ブローμ2とテスタ3とは検査Aと検査Bと
で同一のものを用いてもよいし、別装置を用いてもよい
次に、本実施例のプローブ検査工程を第2図〜第5図に
よって説明する。
ウェハlは、たとえばカートリッジ6の単位によって、
検査情報が単一の記憶媒体4に記録され、この記憶媒体
4がカートリッジ6とともに工程間を移送されるように
なっている。ここで、本実施例では記憶媒体4には、検
査工程への検査結果を記憶させた場合について説明する
が、これらの情報のほかに、前工程に右けるウェハ履歴
等を入力したものであってもよい。
第2図にふいて、X軸およびY軸は、ウェハ1上に形成
された各素子領域のマツプアドレスを指示するものであ
り、またウェハ1上に実線で示される矢印は、ブローμ
2による各素子領域間のスキャン順序を示している。
本実施例によれば、まず図示されないXY制御手段等に
よってウェハ1の全体の位置合わせを行った後、ウェハ
1上の各素子領域に対応させたマツピングを行う。
次に、前記マツピングによって付与されたXYアドレス
に基づいて、原点位置に最も近い素子領域(X7.Y5
)に対して、ブローμ2のプローブ検査針2aを接触さ
せて1個目の素子領域を検査可能な状態とする。次に、
テスタ3より出力された書き込みデータがブローμ2を
経て該素子領域(X7.Y5)に書き込まれる。該素子
領域(X7.Y5)の内部に全てのデータが書き込まれ
ると、次にこのデータの読み出しが行われ、該読み出し
データはテスタ3に再度入力される。テスタ3の内部で
は、前記書き込みデータとこの読み出しデータとを比較
して、素子の良否、すなわち良品(PASS)であるか
不良(FA I L)であるかを判定し、このX7.Y
5でアドレス指定された素子領域に関する良否情報とし
て入出力装置5を経て記憶媒体4に記憶させる。
次に、前記ウェハアドレスのYパラメータを固定して、
Xパラメータに1を加えた分だけブローμ2を相対的に
移動させ、前記素子領域(X7゜Y5)に隣接した次の
素子領域(X8.Y5)にブローμ2を相対的に移動さ
せて、この素子領域(X8.Y5)の検査を行う。この
ようにして順次75行の各素子領域(X7〜12.Y5
)の検査を完了した後、Yパラメータに1が加算されて
、Y6行の検査が行われる。このとき、本装置ではブロ
ーμ2の相対移動を合理的に行うために、前75行での
最終検査列X12に最も近い位置にある素子領域(x1
3、Y6)をまず選択して、前75行とは逆方向にブロ
ーμ2を順次スキャンさせながら検査Aを継続するとと
もに、その結果を記憶媒体4に記録する。このようにし
て、該記憶媒体4には検査結果から得られた素子領域の
良否情報が順次記録されていく。
このようにして、ウェハ1上の全ての素子領域の検査へ
が完了した後、この第1回目の検査段階において一定数
量以上の不良素子領域Fが検出されたウェハは、ウニハ
ネ良として工程から排除される。
前記の検査へにおいて、一定数量以上の良品領域Pが検
出されて全体として良品と判定されたウェハ1は、カー
トリッジ6の単位で次のマスク工程が施された後に、再
度本実施例の検査工程に戻され、第2回目の検査Bが行
われる。
ここで、検査Bは、前記第1回目の検査Aの検査内容と
ほぼ同様のものであるが、ウェハ1上でのブローμ2の
スキャン順序が異なる。
すなわち、検査Bでは第3図の斜線部で示されるように
、第1回目の検査Aの検査結果より、ウェハ1上での不
良素子領域Fが既に明らかとなっており、このような不
良素子領域Fに関する情報は、第5図に示されるデータ
として記憶媒体4に既に記憶されている。したがって、
検査Bではウェハ1に対するブローμ2の相対的移動、
すなわちスキャン順序は、第4図に示されるように、不
良素子領域Fを通過あるいは回避しながら良品素子領域
Pのみで検査が行われるようになっている。
これを第4図および第5図によって具体的に説明すると
以下の通りである。
まず、検査Aと同様に、ブローμ2はウェハ1上での検
査開始素子領域(X7.Y5)に位置される。このとき
、入出力装置5を通じて記憶媒体4より素子領域(X7
.Y5)に関する情報がブローμ2に送られる。ここで
、第4図および第5図に示されるように、該素子領域(
X7.Y5)は、検査へにおいて不良(F/ML)と判
定された領域である。このため、ブローμ2は該素子領
域(X7.Y5)に対して検査を行わずに次の素子領域
(X8.Y5)に関する情報を入出力装置5より受は取
る。ここで、該素子領域(X8.Y5)についても不良
(FA■L)と判定されているため、さらに次の素子領
域(X9.Y5)の情報を受は取る。ここで、素子領域
(X9.Y5)は良品(PASS)と判定されているた
め、プローバ2は前記不良素子領域(X8.Y5)およ
び(X9.Y5)を通過して良品素子領域(X9゜Y5
)の位置まで相対移動して第2回目の検査Bを開始する
前記の良品素子領域(X9.Y5)での検査が完了した
後、プローバ2はさらに次の良品素子領域(X11.Y
5)の情報を受は取り、その間にある不良素子領域(X
IO,Y5)を通過してプローバ2が移動される。この
ようにして、検査へのスキャン順序に対応して、良品素
子領域Pを次々に選択的に検査対象とする。
以上のようにして、第2回目の検査已においては、不良
素子領域Fを通過あるいは回避してプローバ2が移動さ
れるため、第1回目の検査へで不良と判定された領域F
を再度検査することによる検査処理効率の低下を有効に
防止できる。
また、前記検査Bの検査結果については、テスタ3およ
び外部入出力装置5を通じて、検査Aの検査結果ととも
に記憶媒体4に記録しておいてもよい。この結果、第1
回目の検査Aで良品と判定された後、第2回目の検査B
では不良とされた素子領域があった場合には、両検査A
、B間で行われたマスク工程における処理不良として判
断でき、ウェハ1の不良発生原因の解析が容易となる。
このように、本実施例によれば以下の効果を得ることが
できる。
(1)、第1回目の検査への検査結果で不良と判定され
た素子領域Fをプローバ2が通過あるいは回避して第2
回目の検査Bが行われるため、既知の不良領域Fの再検
査を防止でき、複数回の同一検査を行う検査工程におい
て検査効率を向上させることが可能となる。
(2)、第1回目の検査結果と、第2回目の検査結果と
を比較することにより、ウェハ2の不良発生原因の解析
が容易となる。
(3)、上記(1)〜(2)により、さらに効率的かつ
信頼性の高いウェハ処理が可能となる。
以上本発明者によってなされた発明を実施例に。
基づき具体的に説明したが、本発明は前記実施例に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。たとえば、記憶
媒体および入出力装置としては、フロッピィディスクお
よびフロビイディスクドライブを図示して説明したが、
これに限らず磁気テープあるいは光ディスク等の他の記
憶媒体およびそれに対応した入出力装置であってもよい
また、実施例では同一内容の検査を2回行う場合につい
て説明したが、3回以上の重複検査を行う製品であって
もよい。
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるウェハのプローブ検査
に適用した場合について説明したが、これに限定される
ものではなく、多数の検査領域を有する被検査物におい
て複数回の検査を行うものであれば如何なるものにも適
用できる。
〔発明の効果〕
本願にふいて開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、各回の検査結果に基づく素子領域の良否情報
を記憶手段に記憶させておき、後続の検査時に前記記憶
手段からの前記良否情報の出力に基づいてウェハ上の良
品とされた素子領域部分のみに対して検査を行うことに
よって、後続の検査においては、記憶手段からの記憶情
報に基づいて前回の検査で良品とされた素子領域のみを
再度検査すれば足りるため、ウェハの検査効率を著しく
向上させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例であるウェハのプローブ検査
工程を示す概念図、 第2図、第3図、第4図はそれぞれ実施例の各工程にお
けるウェハの検査状態を示す説明図、第5図は同じ〈実
施例の記憶手段に記憶されるウェハに関する良否データ
を示す説明図である。 1・・・ウェハ(被検査物)、2・・・プローバ、2a
・・・プローブ検査針、3・・・テスタ、4・・・記憶
媒体、5・・・入出力装置、6・・・カートリッジ、A
・・・第1回検査、B・・・第2回検査、F・・・不良
素子領域、P・・・良品素子領域。 B−$2’qJ’PJ!x 第  2  図 第  4  図 第  3  図 第  5  図

Claims (1)

  1. 【特許請求の範囲】 1、同一ウェハ上の素子領域に対して複数回の検査を行
    うウェハ検査方法であって、各回の検査結果に基づく素
    子領域の良否情報を記憶手段に記憶させておき、後続の
    検査時に前記記憶手段からの前記良否情報の出力に基づ
    いてウェハ上の良品とされた素子領域部分のみに対して
    検査を行うことを特徴とするウェハ検査方法。 2、前記複数回の検査が同一種類の検査であることを特
    徴とする特許請求の範囲第1項記載のウェハ検査方法。
JP7141787A 1987-03-27 1987-03-27 ウエハ検査方法 Pending JPS63239836A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7141787A JPS63239836A (ja) 1987-03-27 1987-03-27 ウエハ検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7141787A JPS63239836A (ja) 1987-03-27 1987-03-27 ウエハ検査方法

Publications (1)

Publication Number Publication Date
JPS63239836A true JPS63239836A (ja) 1988-10-05

Family

ID=13459916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7141787A Pending JPS63239836A (ja) 1987-03-27 1987-03-27 ウエハ検査方法

Country Status (1)

Country Link
JP (1) JPS63239836A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362943A (ja) * 1989-07-31 1991-03-19 Tokyo Electron Ltd 半導体検査方法
JP2006093344A (ja) * 2004-09-22 2006-04-06 New Japan Radio Co Ltd 半導体チップ測定方法
JP2008010485A (ja) * 2006-06-27 2008-01-17 Denso Corp ウエハ検査システム及びウエハ検査方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362943A (ja) * 1989-07-31 1991-03-19 Tokyo Electron Ltd 半導体検査方法
JP2006093344A (ja) * 2004-09-22 2006-04-06 New Japan Radio Co Ltd 半導体チップ測定方法
JP4606827B2 (ja) * 2004-09-22 2011-01-05 新日本無線株式会社 半導体チップ測定方法
JP2008010485A (ja) * 2006-06-27 2008-01-17 Denso Corp ウエハ検査システム及びウエハ検査方法

Similar Documents

Publication Publication Date Title
US6971054B2 (en) Method and system for determining repeatable yield detractors of integrated circuits
US20070061637A1 (en) Process for conducting high-speed bitmapping of memory cells during production
KR100458357B1 (ko) 메모리를 검사하기 위한 검사 장치
EP1624464A1 (en) Built-in self diagnosis device for a random access memory and method of diagnosing a random access memory
JPS63239836A (ja) ウエハ検査方法
JPH0577178B2 (ja)
JPH11213695A (ja) 半導体メモリ試験装置
JP2008082976A (ja) Fbm生成装置、fbm生成方法
JPS59228726A (ja) 不良解析装置
JPH0312099A (ja) 直列データ伝送路を有する記録素子のテスト方法
JP2010135030A (ja) 半導体メモリと半導体メモリの不良解析方法
JP2001357696A (ja) 半導体メモリ検査装置と検査方法及び検査プログラムを記録した記録媒体
JPS6237467B2 (ja)
JP2518534B2 (ja) Lsi検査方法
JPS60167200A (ja) 半導体記憶装置の検査方法
JPH0628896A (ja) Bistによるメモリのテスト方法
JPH0712903A (ja) 半導体集積回路装置及びその検査方法
KR0167598B1 (ko) 반도체 웨이퍼 검사 장치 및 그 방법
JPH08306748A (ja) 半導体素子の検査方法およびそれを用いた半導体製造装置
JP2003036694A (ja) 半導体装置
JPH01179300A (ja) 半導体装置
JPS5816559B2 (ja) 半導体記憶装置の検査装置および検査方法
JPH0963051A (ja) 磁気ディスク検査方法及び検査装置
JPS63127499A (ja) メモリ素子検査装置
Barry Failure diagnosis on the LT1280