JP2518534B2 - Lsi検査方法 - Google Patents
Lsi検査方法Info
- Publication number
- JP2518534B2 JP2518534B2 JP5237087A JP23708793A JP2518534B2 JP 2518534 B2 JP2518534 B2 JP 2518534B2 JP 5237087 A JP5237087 A JP 5237087A JP 23708793 A JP23708793 A JP 23708793A JP 2518534 B2 JP2518534 B2 JP 2518534B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- data
- address
- lsi
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【産業上の利用分野】本発明はLSI検査方法に関し、
特に電子ビームを用いて配線の電位を調べる方法に関す
る。
特に電子ビームを用いて配線の電位を調べる方法に関す
る。
【0002】
【従来の技術】従来の技術としては、LSIチップ上に
電子ビームを照射して検出する二次電子の量で被測定物
の電位を調べる方法はあった。また、LSIを動作させ
ながら、ある特定のタイミングの所に電子ビームを同期
させて照射することでそのタイミングにおける被測定物
の電位を調べる方法はあった。しかし、配線上に絶縁膜
がついている場合は図5に示すように絶縁膜がチャージ
アップすることにより絶縁膜上の電位は固定電位V0に
近ずく。この状態で像取得を行なうと電位コントラスト
が消失して配線の電位を確認することが困難となる問題
点があった。また、図6に示すように特定のタイミング
の所でストロボ的に電子ビームを照射してそのタイミン
グにおける配線電位を調べる方法でも絶縁膜のチャージ
アップが配線電位のコントラストを打ち消す方向に働く
ので電位コントラストが消失し、配線の電位を確認する
ことが困難となる問題点があった。
電子ビームを照射して検出する二次電子の量で被測定物
の電位を調べる方法はあった。また、LSIを動作させ
ながら、ある特定のタイミングの所に電子ビームを同期
させて照射することでそのタイミングにおける被測定物
の電位を調べる方法はあった。しかし、配線上に絶縁膜
がついている場合は図5に示すように絶縁膜がチャージ
アップすることにより絶縁膜上の電位は固定電位V0に
近ずく。この状態で像取得を行なうと電位コントラスト
が消失して配線の電位を確認することが困難となる問題
点があった。また、図6に示すように特定のタイミング
の所でストロボ的に電子ビームを照射してそのタイミン
グにおける配線電位を調べる方法でも絶縁膜のチャージ
アップが配線電位のコントラストを打ち消す方向に働く
ので電位コントラストが消失し、配線の電位を確認する
ことが困難となる問題点があった。
【0003】
【発明が解決しようとする課題】この様な従来の方法で
は、LSIの配線の電位を調べる場合、配線が露出して
いるものについては配線の電位を知ることが出来るが、
配線の上に絶縁層がある場合には絶縁層がチャージアッ
プして電位コントラストが消失し配線の電位を調べるこ
とが困難であった。
は、LSIの配線の電位を調べる場合、配線が露出して
いるものについては配線の電位を知ることが出来るが、
配線の上に絶縁層がある場合には絶縁層がチャージアッ
プして電位コントラストが消失し配線の電位を調べるこ
とが困難であった。
【0004】
【課題を解決するための手段】本発明のLSI検査方法
は、LSIチップ上に電子ビームを照射して二次電子を
検出し画像化する方法において、前記LSIの絶縁層よ
り下にある特定の配線の電位を第1の電位と第2の電位
に交互にパルス的に変化させ、第1の電位のパルスの保
持時間を第2の電位のパルスの保持時間よりも長くし
て、第1の電位の状態の間も電子ビームを照射して、第
1の電位の後の第2の電位にした状態で検出する二次電
子を画像の情報として取り出すことを特徴とする。
は、LSIチップ上に電子ビームを照射して二次電子を
検出し画像化する方法において、前記LSIの絶縁層よ
り下にある特定の配線の電位を第1の電位と第2の電位
に交互にパルス的に変化させ、第1の電位のパルスの保
持時間を第2の電位のパルスの保持時間よりも長くし
て、第1の電位の状態の間も電子ビームを照射して、第
1の電位の後の第2の電位にした状態で検出する二次電
子を画像の情報として取り出すことを特徴とする。
【0005】又、本発明のLSI検査方法は、メモリL
SIの第1のアドレスと第1のアドレスに相補的な第2
のアドレスを交互に選択して、第1のアドレスの時間を
第2のアドレスの時間よりも長くしてアドレス1の状態
の間も電子ビームを照射して、第1のアドレスの後の第
2のアドレスの状態で検出する二次電子を画像の情報と
して取り出すことを特徴とする。 又、本発明のLSI
検査方法は、メモリLSIの書き込み叉は読み出しのデ
ータを第1のデータと第1のデータに相補的な第2のデ
ータを交互に選択して、第1のデータの時間を第2のデ
ータの時間よりも長くして第1のデータの状態の間も電
子ビームを照射して、第1のデータの後の第2のデータ
の状態で検出する二次電子を画像の情報として取り出す
ことを特徴とする。
SIの第1のアドレスと第1のアドレスに相補的な第2
のアドレスを交互に選択して、第1のアドレスの時間を
第2のアドレスの時間よりも長くしてアドレス1の状態
の間も電子ビームを照射して、第1のアドレスの後の第
2のアドレスの状態で検出する二次電子を画像の情報と
して取り出すことを特徴とする。 又、本発明のLSI
検査方法は、メモリLSIの書き込み叉は読み出しのデ
ータを第1のデータと第1のデータに相補的な第2のデ
ータを交互に選択して、第1のデータの時間を第2のデ
ータの時間よりも長くして第1のデータの状態の間も電
子ビームを照射して、第1のデータの後の第2のデータ
の状態で検出する二次電子を画像の情報として取り出す
ことを特徴とする。
【0006】
【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例を説明する図である。絶縁
膜であるパッシベーション膜でおおわれているLSIの
配線電位を低電位と高電位に交互にパルス的に変化さ
せ、低電位の保持時間を高電位の保持時間よりも約三倍
長くする。この時、電子ビームは連続的に照射し続け
る。絶縁膜上の電位は配線電位が急激に変化している時
はそのへんか量に応じて変化するが、配線電位が一定の
時はチャージアップにより固定電位に近ずく。このチャ
ージアップ速度は電子ビームのビーム電流や、配線まわ
りの電位分布に依存するが、ビーム電流が大きい程チャ
ージアップ速度は速い。すなわち電子ビームを照射して
いない時は、配線電位一定の絶縁膜の電位はほとんど変
化しないが、電子ビームを照射している時はV0に近ず
いて行く。従って配線電位が例えば高電位の状態をコン
トラスト良く画像にする為には電子ビームを連続的に照
射し続け、配線電位が低電位の状態を長くしてこの時の
絶縁膜上の電位をV0に近ずける。また、配線電位が高
電位の状態を短くしてこの時の絶縁膜上の電位をあまり
V0に近ずけない様にする。この様なサイクルを続けて
いくと配線電位が低電位の時の絶縁膜上電位がV0に近
くなり、配線電位が高電位の時の絶縁膜上電位はV0と
の電位差が配線電位の振幅に近くなるので、ここで像取
得を行なうと高電位の状態をコントラスト良く画像にす
ることが出来る。またこの発明を使うことによりLSI
の故障箇所を発見することも容易となる。すなわち、良
品の配線が高電位で不良品の配線が低電位となっている
場合、本発明により良品の配線が高電位の場所をコント
ラスト良く画像にすることが出来、不良品の不良箇所は
低電位なので両方の画像を比較することで不良の箇所を
容易に発見することが可能となる。
る。図1は本発明の一実施例を説明する図である。絶縁
膜であるパッシベーション膜でおおわれているLSIの
配線電位を低電位と高電位に交互にパルス的に変化さ
せ、低電位の保持時間を高電位の保持時間よりも約三倍
長くする。この時、電子ビームは連続的に照射し続け
る。絶縁膜上の電位は配線電位が急激に変化している時
はそのへんか量に応じて変化するが、配線電位が一定の
時はチャージアップにより固定電位に近ずく。このチャ
ージアップ速度は電子ビームのビーム電流や、配線まわ
りの電位分布に依存するが、ビーム電流が大きい程チャ
ージアップ速度は速い。すなわち電子ビームを照射して
いない時は、配線電位一定の絶縁膜の電位はほとんど変
化しないが、電子ビームを照射している時はV0に近ず
いて行く。従って配線電位が例えば高電位の状態をコン
トラスト良く画像にする為には電子ビームを連続的に照
射し続け、配線電位が低電位の状態を長くしてこの時の
絶縁膜上の電位をV0に近ずける。また、配線電位が高
電位の状態を短くしてこの時の絶縁膜上の電位をあまり
V0に近ずけない様にする。この様なサイクルを続けて
いくと配線電位が低電位の時の絶縁膜上電位がV0に近
くなり、配線電位が高電位の時の絶縁膜上電位はV0と
の電位差が配線電位の振幅に近くなるので、ここで像取
得を行なうと高電位の状態をコントラスト良く画像にす
ることが出来る。またこの発明を使うことによりLSI
の故障箇所を発見することも容易となる。すなわち、良
品の配線が高電位で不良品の配線が低電位となっている
場合、本発明により良品の配線が高電位の場所をコント
ラスト良く画像にすることが出来、不良品の不良箇所は
低電位なので両方の画像を比較することで不良の箇所を
容易に発見することが可能となる。
【0007】次に図2に本発明の第二の実施例を示す。
この例では連続的に電子ビームを照射して配線電位を低
電位を長く、高電位を短くし、高電位の各サイクルで像
取得を行なう。
この例では連続的に電子ビームを照射して配線電位を低
電位を長く、高電位を短くし、高電位の各サイクルで像
取得を行なう。
【0008】また、図3に本発明をメモリLSIに適用
した例を示す。アドレスの選択をアドレスAとこれに相
補的なアドレスA−を交互に選択する。これによりデコ
ーダー回路の配線も低電位と高電位が交互に繰り変えさ
れる。この時、電子ビームを連続的に照射しながらアド
レスAを長く、A−を短くして、A−の状態で像の取得
を行なうことにより、A−の時の配線電位をコントラス
ト良く画像にすることが出来る。
した例を示す。アドレスの選択をアドレスAとこれに相
補的なアドレスA−を交互に選択する。これによりデコ
ーダー回路の配線も低電位と高電位が交互に繰り変えさ
れる。この時、電子ビームを連続的に照射しながらアド
レスAを長く、A−を短くして、A−の状態で像の取得
を行なうことにより、A−の時の配線電位をコントラス
ト良く画像にすることが出来る。
【0009】次に図4に本発明の第4の実施例を示す。
メモリLSIに書き込むデータをDとこれに相補的なデ
ータD−を交互に書き込む。これによりデータに関連す
る回路の配線電位も低電位と高電位が交互に繰り返され
る。この時、電子ビームを連続的に照射しながらデータ
Dの書き込み時間を長く、D−の書き込み時間を短くし
て、D−の状態で像の取得を行なうことにより、D−の
時の配線電位をコントラスト良く画像にすることが出来
る。
メモリLSIに書き込むデータをDとこれに相補的なデ
ータD−を交互に書き込む。これによりデータに関連す
る回路の配線電位も低電位と高電位が交互に繰り返され
る。この時、電子ビームを連続的に照射しながらデータ
Dの書き込み時間を長く、D−の書き込み時間を短くし
て、D−の状態で像の取得を行なうことにより、D−の
時の配線電位をコントラスト良く画像にすることが出来
る。
【0010】
【発明の効果】以上説明した様に本発明は、LSIチッ
プ上に電子ビームを連続的に照射して低電位と高電位に
交互にパルス的に変化させ、低電位の保持時間を高電位
の保持時間よりも長くして、低電位の後の高電位の状態
で検出する二次電子を画像化したので配線電位をコント
ラスト良く画像化することが可能となるという結果を有
する。
プ上に電子ビームを連続的に照射して低電位と高電位に
交互にパルス的に変化させ、低電位の保持時間を高電位
の保持時間よりも長くして、低電位の後の高電位の状態
で検出する二次電子を画像化したので配線電位をコント
ラスト良く画像化することが可能となるという結果を有
する。
【図1】本発明の一実施例の図。
【図2】本発明の第二実施例の図。
【図3】本発明の第三実施例の図。
【図4】本発明の第四実施例の図。
【図5】従来例1の説明図。
【図6】従来例2の説明図。
Claims (3)
- 【請求項1】 LSIチップ上に電子ビームを照射して
二次電子を検出し画像化する方法において、前記LSI
の絶縁層より下にある特定の配線の電位を第1の電位と
第2の電位に交互にパルス的に変化させ、第1の電位の
パルスの保持時間を第2の電位のパルスの保持時間より
も長くして、第1の電位の状態の間も電子ビームを照射
して、第1の電位の後の第2の電位にした状態で検出す
る二次電子を画像の情報として取り出すことを特徴とす
るLSI検査方法。 - 【請求項2】 メモリLSIの第1のアドレスと第1の
アドレスに相補的な第2のアドレスを交互に選択して、
第1のアドレスの時間を第2のアドレスの時間よりも長
くしてアドレス1の状態の間も電子ビームを照射して、
第1のアドレスの後の第2のアドレスの状態で検出する
二次電子を画像の情報として取り出すことを特徴とする
請求項1記載のLSI検査方法。 - 【請求項3】 メモリLSIの書き込み叉は読み出しの
データを第1のデータと第1のデータに相補的な第2の
データを交互に選択して、第1のデータの時間を第2の
データの時間よりも長くして第1のデータの状態の間も
電子ビームを照射して、第1のデータの後の第2のデー
タの状態で検出する二次電子を画像の情報として取り出
すことを特徴とする請求項1記載のLSI検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5237087A JP2518534B2 (ja) | 1993-09-24 | 1993-09-24 | Lsi検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5237087A JP2518534B2 (ja) | 1993-09-24 | 1993-09-24 | Lsi検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0792238A JPH0792238A (ja) | 1995-04-07 |
JP2518534B2 true JP2518534B2 (ja) | 1996-07-24 |
Family
ID=17010223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5237087A Expired - Lifetime JP2518534B2 (ja) | 1993-09-24 | 1993-09-24 | Lsi検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2518534B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2776358B2 (ja) * | 1996-01-12 | 1998-07-16 | 日本電気株式会社 | 電子ビームによるlsi検査方法及び装置 |
JP3633545B2 (ja) | 2001-11-07 | 2005-03-30 | セイコーエプソン株式会社 | 電子ビームテストシステム及び電子ビームテスト方法 |
-
1993
- 1993-09-24 JP JP5237087A patent/JP2518534B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0792238A (ja) | 1995-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3187827B2 (ja) | パターン検査方法および装置 | |
KR860000329B1 (ko) | 패턴 식별 장치 및 방법 | |
US4628531A (en) | Pattern checking apparatus | |
GB1574511A (en) | Method and apparatus for automatically inspecting and correcting masks | |
JPS6095309A (ja) | プリント配線基板を検査する方法および装置 | |
JPS6317523A (ja) | 電子ビ−ム描画装置 | |
JPH09318707A (ja) | 半導体メモリ試験方法および装置 | |
JPH0829503A (ja) | Ic不良解析方法及び不良解析装置 | |
JP3409670B2 (ja) | 外観検査方法およびその装置 | |
US5499249A (en) | Method and apparatus for test generation and fault simulation for sequential circuits with embedded random access memories (RAMs) | |
JP2518534B2 (ja) | Lsi検査方法 | |
KR100436484B1 (ko) | 집적 반도체 메모리의 메모리 셀의 기능 검사 방법 | |
EP0094501B1 (en) | Methods of inspecting pattern masks | |
JP3919505B2 (ja) | パターン検査装置および方法 | |
JP2952882B2 (ja) | Icウェハ及びicの良否識別方法 | |
JPH05119122A (ja) | スキヤン回路のテストパターン生成方法 | |
JPS63239836A (ja) | ウエハ検査方法 | |
JPH0731919B2 (ja) | Prom検査装置 | |
JP2648528B2 (ja) | Lsi設計方法 | |
JPS6147365B2 (ja) | ||
JP2001281164A (ja) | パターン検査方法および装置 | |
JPH0145735B2 (ja) | ||
JPH0628896A (ja) | Bistによるメモリのテスト方法 | |
JPH04366842A (ja) | フォトマスク検査装置 | |
JP2778279B2 (ja) | 半導体集積回路の故障箇所絞り込み方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960326 |