JP2778279B2 - 半導体集積回路の故障箇所絞り込み方法 - Google Patents
半導体集積回路の故障箇所絞り込み方法Info
- Publication number
- JP2778279B2 JP2778279B2 JP3081186A JP8118691A JP2778279B2 JP 2778279 B2 JP2778279 B2 JP 2778279B2 JP 3081186 A JP3081186 A JP 3081186A JP 8118691 A JP8118691 A JP 8118691A JP 2778279 B2 JP2778279 B2 JP 2778279B2
- Authority
- JP
- Japan
- Prior art keywords
- failure
- integrated circuit
- semiconductor integrated
- narrowing
- test pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路チップ
のプロービング手法を用いた試験／解析による半導体集
積回路の故障箇所絞り込み方法に関するものである。
のプロービング手法を用いた試験／解析による半導体集
積回路の故障箇所絞り込み方法に関するものである。
【０００２】特に、半導体集積回路の不良品や故障品を
解析する際に、電子ビームプロービング、レーザビーム
プロービング等のプロービング手法を用いて、故障箇所
を絞り込む半導体集積回路の故障箇所絞り込み方法に関
するものである。
解析する際に、電子ビームプロービング、レーザビーム
プロービング等のプロービング手法を用いて、故障箇所
を絞り込む半導体集積回路の故障箇所絞り込み方法に関
するものである。
【０００３】
【従来の技術】電子ビームプロービング手法の一手法で
あるＤＦＩ（Ｄｙｎａｍｉｃ Ｆａｕｌｔ Ｉｍａｇｉ
ｎｇ）と呼ばれている手法を例にとって従来技術を説明
する。ＤＦＩ手法とは、対象となる不良品や故障品（以
下、不良品）とそれに対応する良品の双方のストロボ像
（ストロボ法による電位分布像）の差の像（故障像）を
とることにより、電気的な故障箇所を明示させ、故障像
を調査することにより、電気的故障発生箇所を検出し、
物理的故障箇所の検出を支援するための手法である。通
常、ＤＦＩ像（不良品像，良品像，故障像）の取得，編
集は、ワークステーション上で行われている。従来、Ｄ
ＦＩ手法により故障箇所を絞り込むに際して、故障の発
生タイミングをテストパタン（テストベクトル）の時間
幅の精度で捉えていた。
あるＤＦＩ（Ｄｙｎａｍｉｃ Ｆａｕｌｔ Ｉｍａｇｉ
ｎｇ）と呼ばれている手法を例にとって従来技術を説明
する。ＤＦＩ手法とは、対象となる不良品や故障品（以
下、不良品）とそれに対応する良品の双方のストロボ像
（ストロボ法による電位分布像）の差の像（故障像）を
とることにより、電気的な故障箇所を明示させ、故障像
を調査することにより、電気的故障発生箇所を検出し、
物理的故障箇所の検出を支援するための手法である。通
常、ＤＦＩ像（不良品像，良品像，故障像）の取得，編
集は、ワークステーション上で行われている。従来、Ｄ
ＦＩ手法により故障箇所を絞り込むに際して、故障の発
生タイミングをテストパタン（テストベクトル）の時間
幅の精度で捉えていた。
【０００４】図２に、従来法による絞り込みの概念を示
す。縦軸はチップ表面の２次元面を１次元で表現した軸
（Ｘ，Ｙ）であり、上部はチップ上のボンディング・パ
ッド部分３、下部はチップ上の中心部分４である。横軸
は、時間軸（ｔ）である。矢印６はテストパタン（テス
トベクトル）の流れの向きを示し、矢印７はＤＦＩによ
る絞り込みの流れの向きを示す。１０，１１は、ＤＦＩ
像により電気的故障が発生していると判断された（故障
発生認識時刻ｔo）時空座標上の位置であり、１０は真
の電気的故障発生箇所を、１１は疑似的な電気的故障発
生箇所を示している。
す。縦軸はチップ表面の２次元面を１次元で表現した軸
（Ｘ，Ｙ）であり、上部はチップ上のボンディング・パ
ッド部分３、下部はチップ上の中心部分４である。横軸
は、時間軸（ｔ）である。矢印６はテストパタン（テス
トベクトル）の流れの向きを示し、矢印７はＤＦＩによ
る絞り込みの流れの向きを示す。１０，１１は、ＤＦＩ
像により電気的故障が発生していると判断された（故障
発生認識時刻ｔo）時空座標上の位置であり、１０は真
の電気的故障発生箇所を、１１は疑似的な電気的故障発
生箇所を示している。
【０００５】このデバイスは、図の時間軸のｔfに対応
するテストパタンにおいて電気的故障箇所がボンディン
グパッドに到達し、集積回路のパッケージのリード端子
から故障として検出された。従来の方法では、このテス
トパタンを時間の若い方へさかのぼることにより、時刻
ｔoに対応するテストパタンにおいて故障被疑箇所が検
出できた。従来法により発見できる故障発生時間はテス
トパタンの時間幅分の幅を持っているため、真の電気的
故障発生箇所１０のみならず、疑似的な電気的故障発生
箇所１１も故障被疑箇所として検出されている。このう
ちどの箇所が真の故障箇所であるかの判断は、他の手段
により行わねばならなかった。
するテストパタンにおいて電気的故障箇所がボンディン
グパッドに到達し、集積回路のパッケージのリード端子
から故障として検出された。従来の方法では、このテス
トパタンを時間の若い方へさかのぼることにより、時刻
ｔoに対応するテストパタンにおいて故障被疑箇所が検
出できた。従来法により発見できる故障発生時間はテス
トパタンの時間幅分の幅を持っているため、真の電気的
故障発生箇所１０のみならず、疑似的な電気的故障発生
箇所１１も故障被疑箇所として検出されている。このう
ちどの箇所が真の故障箇所であるかの判断は、他の手段
により行わねばならなかった。
【０００６】上述したように、ＤＦＩ手法により故障箇
所を絞り込むに際して、故障の発生タイミングをテスト
パタン（テストベクトル）の時間幅の精度で捉えるた
め、その同一時間幅内で真の電気的故障箇所以外の箇所
においても、電気的な故障が発生し、真の故障箇所と区
別が付けにくかった。
所を絞り込むに際して、故障の発生タイミングをテスト
パタン（テストベクトル）の時間幅の精度で捉えるた
め、その同一時間幅内で真の電気的故障箇所以外の箇所
においても、電気的な故障が発生し、真の故障箇所と区
別が付けにくかった。
【０００７】本発明の目的は、このような問題点を解決
した半導体集積回路の故障箇所絞り込み方法を提供する
ことにある。
した半導体集積回路の故障箇所絞り込み方法を提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
の故障箇所絞り込み方法は、半導体集積回路チップ上で
のプロービング結果を用いて故障箇所の絞り込みを行う
半導体集積回路の故障箇所絞り込み方法において、テス
トパタンの時間幅により故障発生箇所を検出する第一絞
り込みと、第一絞り込みの後、第一絞り込みで得られた
故障源に対応するテストパタンを更に短く分割した時間
幅で故障発生箇所を特定する第二絞り込みと、からなる
ことを特徴とする。
の故障箇所絞り込み方法は、半導体集積回路チップ上で
のプロービング結果を用いて故障箇所の絞り込みを行う
半導体集積回路の故障箇所絞り込み方法において、テス
トパタンの時間幅により故障発生箇所を検出する第一絞
り込みと、第一絞り込みの後、第一絞り込みで得られた
故障源に対応するテストパタンを更に短く分割した時間
幅で故障発生箇所を特定する第二絞り込みと、からなる
ことを特徴とする。
【０００９】
【作用】上記構成を有する半導体集積回路の故障箇所絞
り込み方法により、テストパタンの時間幅による第一絞
り込みを行って故障源を検出した後に、故障源に対応す
るテストパタンを更に短く分割した時間幅による第二絞
り込みが行われ、検出された故障源の中から真の故障発
生箇所が特定される。このように、第一絞り込みの後
に、テストパタンより短い時間間隔でのＤＦＩ像を用い
た第二絞り込みを行うというのが、本発明の主旨であ
り、テストパタンより短い時間間隔でのＤＦＩ像を用い
ることにより、真の電気的故障箇所を容易に且つ正確に
発見できるようになる。
り込み方法により、テストパタンの時間幅による第一絞
り込みを行って故障源を検出した後に、故障源に対応す
るテストパタンを更に短く分割した時間幅による第二絞
り込みが行われ、検出された故障源の中から真の故障発
生箇所が特定される。このように、第一絞り込みの後
に、テストパタンより短い時間間隔でのＤＦＩ像を用い
た第二絞り込みを行うというのが、本発明の主旨であ
り、テストパタンより短い時間間隔でのＤＦＩ像を用い
ることにより、真の電気的故障箇所を容易に且つ正確に
発見できるようになる。
【００１０】
【実施例】従来技術の説明において用いた図２に示した
ような故障の発生及び伝達の仕方をする故障デバイスを
例にとって説明する。既に説明したように、従来の方法
では、このテストパタンを時間の若い方へさかのぼるこ
とにより、時間ｔoに対応するテストパタンにおいて故
障被疑箇所が検出できた。図２の例では３箇所が故障被
疑箇所として検出されている。このうちどの箇所が真の
故障箇所であるかの判断は、他の手段により行わねばな
らなかった。
ような故障の発生及び伝達の仕方をする故障デバイスを
例にとって説明する。既に説明したように、従来の方法
では、このテストパタンを時間の若い方へさかのぼるこ
とにより、時間ｔoに対応するテストパタンにおいて故
障被疑箇所が検出できた。図２の例では３箇所が故障被
疑箇所として検出されている。このうちどの箇所が真の
故障箇所であるかの判断は、他の手段により行わねばな
らなかった。
【００１１】図１に本発明により真の電気的故障発生箇
所を絞り込んだ例を示す。図２と同じデバイスで図２の
段階まで絞り込んだ後、図１のように時間ｔ0 を時間ｔ
01，ｔ02，ｔ03，ｔ04，・・・ｔ0nとｎ分割し、分割し
た時間幅でＤＦＩ像をとった。即ち、テストパタンの時
間幅による概略的な第一絞り込みを行って故障源を検出
した後に、この第一絞り込みで得られた故障源に対応す
るテストパタンを更に短く分割した時間幅による、精度
を高めた第二絞り込みを行って、故障発生箇所を特定す
る。この結果、図１に“発見”と記した時刻ｔ02で、時
刻ｔ 0 で３箇所あった故障被疑箇所（図２参照）の内の
２箇所が消え１箇所のみが残った。このようにして、疑
似的電気的故障発生箇所１１を真の電気的故障発生箇所
１０と区別することが可能になる。よって、本願発明に
係る故障箇所絞り込み方法により、疑似的な電気的故障
発生箇所を含めた故障被疑箇所の検出と、故障被疑箇所
からの真の故障源の特定とを組み合わせて、真の電気的
故障発生箇所を容易に且つ正確に発見することができ、
集積回路の故障解析の効率及び成功率が大幅に向上す
る。
所を絞り込んだ例を示す。図２と同じデバイスで図２の
段階まで絞り込んだ後、図１のように時間ｔ0 を時間ｔ
01，ｔ02，ｔ03，ｔ04，・・・ｔ0nとｎ分割し、分割し
た時間幅でＤＦＩ像をとった。即ち、テストパタンの時
間幅による概略的な第一絞り込みを行って故障源を検出
した後に、この第一絞り込みで得られた故障源に対応す
るテストパタンを更に短く分割した時間幅による、精度
を高めた第二絞り込みを行って、故障発生箇所を特定す
る。この結果、図１に“発見”と記した時刻ｔ02で、時
刻ｔ 0 で３箇所あった故障被疑箇所（図２参照）の内の
２箇所が消え１箇所のみが残った。このようにして、疑
似的電気的故障発生箇所１１を真の電気的故障発生箇所
１０と区別することが可能になる。よって、本願発明に
係る故障箇所絞り込み方法により、疑似的な電気的故障
発生箇所を含めた故障被疑箇所の検出と、故障被疑箇所
からの真の故障源の特定とを組み合わせて、真の電気的
故障発生箇所を容易に且つ正確に発見することができ、
集積回路の故障解析の効率及び成功率が大幅に向上す
る。
【００１２】
【発明の効果】前述したように、従来の方法では電気的
故障の有無を、テストパタン（テストベクトル）の時間
幅の精度で捉えるため、その同一時間幅内で電気的故障
箇所以外の箇所においても、電気的な故障が発生した場
合は、真の故障箇所と区別がつけにくかった。本発明で
は、テストパタンの時間幅による概略的な故障情報と、
テストパタンより短い時間間隔での故障情報とを組み合
わせて用いることにより、真の電気的故障箇所を、従来
より容易に且つ正確に、また、始めからテストパタンよ
り短い時間間隔で絞り込みを行うよりも迅速且つ効率的
に、発見できるようになる。
故障の有無を、テストパタン（テストベクトル）の時間
幅の精度で捉えるため、その同一時間幅内で電気的故障
箇所以外の箇所においても、電気的な故障が発生した場
合は、真の故障箇所と区別がつけにくかった。本発明で
は、テストパタンの時間幅による概略的な故障情報と、
テストパタンより短い時間間隔での故障情報とを組み合
わせて用いることにより、真の電気的故障箇所を、従来
より容易に且つ正確に、また、始めからテストパタンよ
り短い時間間隔で絞り込みを行うよりも迅速且つ効率的
に、発見できるようになる。
【００１３】この結果、集積回路の故障解析の効率及び
成功率が大幅に向上し、集積回路の開発／設計／製造／
出荷／ユーザーからのクレーム処理のすべてのフェーズ
において、納期／正確さ／コストのすべての面で大幅な
改善が計れる。
成功率が大幅に向上し、集積回路の開発／設計／製造／
出荷／ユーザーからのクレーム処理のすべてのフェーズ
において、納期／正確さ／コストのすべての面で大幅な
改善が計れる。
【図１】ＤＦＩの本発明による手法での絞り込みの概念
を示したものである。
を示したものである。
【図２】ＤＦＩの従来法による絞り込みの概念を示した
ものである。
ものである。
【符号の説明】３ チップ上のボンディングパッド部分 ４ チップ上の中心部分 ６ テストパタン（テストベクトル）の流れの向き ７ ＤＦＩによる絞り込みの流れの向き １０ 真の電気的故障発生箇所 １１ 疑似的電気的故障発生箇所
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−41376（ＪＰ，Ａ) 特開 平１−108739（ＪＰ，Ａ) 特開 昭61−59271（ＪＰ，Ａ) 特開 昭60−138933（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/302 H01L 21/66
Claims (1)
- 【請求項１】半導体集積回路チップ上でのプロービング
結果を用いて故障箇所の絞り込みを行う半導体集積回路
の故障箇所絞り込み方法において、 テストパタンの時間幅により故障発生箇所を検出する第
一絞り込みと、 第一絞り込みの後、第一絞り込みで得られた故障源に対
応するテストパタンを更に短く分割した時間幅で故障発
生箇所を特定する第二絞り込みと、 からなることを特徴とする半導体集積回路の故障箇所絞
り込み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3081186A JP2778279B2 (ja) | 1991-03-22 | 1991-03-22 | 半導体集積回路の故障箇所絞り込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3081186A JP2778279B2 (ja) | 1991-03-22 | 1991-03-22 | 半導体集積回路の故障箇所絞り込み方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05264670A JPH05264670A (ja) | 1993-10-12 |
| JP2778279B2 true JP2778279B2 (ja) | 1998-07-23 |
Family
ID=13739438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3081186A Expired - Fee Related JP2778279B2 (ja) | 1991-03-22 | 1991-03-22 | 半導体集積回路の故障箇所絞り込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2778279B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0341376A (ja) * | 1989-07-07 | 1991-02-21 | Fujitsu Ltd | 電子ビーム装置 |
-
1991
- 1991-03-22 JP JP3081186A patent/JP2778279B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05264670A (ja) | 1993-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100775437B1 (ko) | 패턴검사장치및그방법 | |
| US5561293A (en) | Method of failure analysis with CAD layout navigation and FIB/SEM inspection | |
| US11669957B2 (en) | Semiconductor wafer measurement method and system | |
| JPH0645418A (ja) | 半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路 | |
| JP3356056B2 (ja) | 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法 | |
| JP2007188968A (ja) | ウエーハマップデータの解析方法および解析プログラム | |
| US12062166B2 (en) | Method and system for diagnosing a semiconductor wafer | |
| US6992499B2 (en) | Test method and test apparatus for semiconductor device | |
| JP2778279B2 (ja) | 半導体集積回路の故障箇所絞り込み方法 | |
| US5825191A (en) | IC fault location tracing apparatus and method | |
| US5448650A (en) | Thin-film latent open optical detection with template-based feature extraction | |
| KR20170012525A (ko) | 전자 기판의 엑스레이 검사 방법 | |
| JPH0996662A (ja) | Ｃｍｏｓ論理回路の故障箇所特定方法 | |
| US6686757B1 (en) | Defect detection in semiconductor devices | |
| JPH0645428A (ja) | 半導体装置の製造方法 | |
| JP2663135B2 (ja) | 集積回路試験装置 | |
| JP2894078B2 (ja) | 集積回路装置の故障解析装置及び故障解析方法 | |
| CN113625149B (zh) | 异常芯片检测方法与异常芯片检测系统 | |
| JPH0894537A (ja) | 回路パターン検査装置 | |
| JP3312395B2 (ja) | ワイヤボンディングの検査方法 | |
| JPH10223707A (ja) | ウエハテスト方法及び装置 | |
| JP2024112094A (ja) | 外観検査方法及び外観検査装置 | |
| KR20160006052A (ko) | 전자 기판의 엑스레이 검사 방법 | |
| JP3171949B2 (ja) | ワイヤボンディング検査方法 | |
| JP2003007779A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |