JPH0792238A - Ｌｓｉ検査方法 - Google Patents
Ｌｓｉ検査方法Info
- Publication number
- JPH0792238A JPH0792238A JP5237087A JP23708793A JPH0792238A JP H0792238 A JPH0792238 A JP H0792238A JP 5237087 A JP5237087 A JP 5237087A JP 23708793 A JP23708793 A JP 23708793A JP H0792238 A JPH0792238 A JP H0792238A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- wiring
- lsi
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩチップの配線電位を電子ビームをもち
いて画像化する方法において、配線上に絶縁膜がある場
合でもチャージアップによる電位コントラストの消失を
ふせぎ、コントラストの良い電位像を得る。 【構成】 ＬＳＩチップ上に電子ビームを照射して二次
電子を検出し画像化する方法において、ＬＳＩの絶縁膜
より下にある特定の配線の電位を電位１と電位２に交互
にパルス的に変化させ、電位１のパルスの保持時間を電
位２のパルスの保持時間よりも長くして、電位１の状態
の間も電子ビームを照射して、電位１の後の電位２にし
た状態で検出する二次電子を画像の情報として取り出
す。
いて画像化する方法において、配線上に絶縁膜がある場
合でもチャージアップによる電位コントラストの消失を
ふせぎ、コントラストの良い電位像を得る。 【構成】 ＬＳＩチップ上に電子ビームを照射して二次
電子を検出し画像化する方法において、ＬＳＩの絶縁膜
より下にある特定の配線の電位を電位１と電位２に交互
にパルス的に変化させ、電位１のパルスの保持時間を電
位２のパルスの保持時間よりも長くして、電位１の状態
の間も電子ビームを照射して、電位１の後の電位２にし
た状態で検出する二次電子を画像の情報として取り出
す。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ検査方法に関し、
特に電子ビームを用いて配線の電位を調べる方法に関す
る。
特に電子ビームを用いて配線の電位を調べる方法に関す
る。
【０００２】
【従来の技術】従来の技術としては、ＬＳＩチップ上に
電子ビームを照射して検出する二次電子の量で被測定物
の電位を調べる方法はあった。また、ＬＳＩを動作させ
ながら、ある特定のタイミングの所に電子ビームを同期
させて照射することでそのタイミングにおける被測定物
の電位を調べる方法はあった。しかし、配線上に絶縁膜
がついている場合は図５に示すように絶縁膜がチャージ
アップすることにより絶縁膜上の電位は固定電位Ｖ０に
近ずく。この状態で像取得を行なうと電位コントラスト
が消失して配線の電位を確認することが困難となる問題
点があった。また、図６に示すように特定のタイミング
の所でストロボ的に電子ビームを照射してそのタイミン
グにおける配線電位を調べる方法でも絶縁膜のチャージ
アップが配線電位のコントラストを打ち消す方向に働く
ので電位コントラストが消失し、配線の電位を確認する
ことが困難となる問題点があった。
電子ビームを照射して検出する二次電子の量で被測定物
の電位を調べる方法はあった。また、ＬＳＩを動作させ
ながら、ある特定のタイミングの所に電子ビームを同期
させて照射することでそのタイミングにおける被測定物
の電位を調べる方法はあった。しかし、配線上に絶縁膜
がついている場合は図５に示すように絶縁膜がチャージ
アップすることにより絶縁膜上の電位は固定電位Ｖ０に
近ずく。この状態で像取得を行なうと電位コントラスト
が消失して配線の電位を確認することが困難となる問題
点があった。また、図６に示すように特定のタイミング
の所でストロボ的に電子ビームを照射してそのタイミン
グにおける配線電位を調べる方法でも絶縁膜のチャージ
アップが配線電位のコントラストを打ち消す方向に働く
ので電位コントラストが消失し、配線の電位を確認する
ことが困難となる問題点があった。
【０００３】
【発明が解決しようとする課題】この様な従来の方法で
は、ＬＳＩの配線の電位を調べる場合、配線が露出して
いるものについては配線の電位を知ることが出来るが、
配線の上に絶縁層がある場合には絶縁層がチャージアッ
プして電位コントラストが消失し配線の電位を調べるこ
とが困難であった。
は、ＬＳＩの配線の電位を調べる場合、配線が露出して
いるものについては配線の電位を知ることが出来るが、
配線の上に絶縁層がある場合には絶縁層がチャージアッ
プして電位コントラストが消失し配線の電位を調べるこ
とが困難であった。
【０００４】
【課題を解決するための手段】本発明のＬＳＩ検査方法
は、ＬＳＩチップ上に電子ビームを照射して二次電子を
検出し画像化する方法において、前記ＬＳＩの絶縁層よ
り下にある特定の配線の電位を第１の電位と第２の電位
に交互にパルス的に変化させ、第１の電位のパルスの保
持時間を第２の電位のパルスの保持時間よりも長くし
て、第１の電位の状態の間も電子ビームを照射して、第
１の電位の後の第２の電位にした状態で検出する二次電
子を画像の情報として取り出すことを特徴とする。
は、ＬＳＩチップ上に電子ビームを照射して二次電子を
検出し画像化する方法において、前記ＬＳＩの絶縁層よ
り下にある特定の配線の電位を第１の電位と第２の電位
に交互にパルス的に変化させ、第１の電位のパルスの保
持時間を第２の電位のパルスの保持時間よりも長くし
て、第１の電位の状態の間も電子ビームを照射して、第
１の電位の後の第２の電位にした状態で検出する二次電
子を画像の情報として取り出すことを特徴とする。
【０００５】又、本発明のＬＳＩ検査方法は、メモリＬ
ＳＩの第１のアドレスと第１のアドレスに相補的な第２
のアドレスを交互に選択して、第１のアドレスの時間を
第２のアドレスの時間よりも長くしてアドレス１の状態
の間も電子ビームを照射して、第１のアドレスの後の第
２のアドレスの状態で検出する二次電子を画像の情報と
して取り出すことを特徴とする。 又、本発明のＬＳＩ
検査方法は、メモリＬＳＩの書き込み叉は読み出しのデ
ータを第１のデータと第１のデータに相補的な第２のデ
ータを交互に選択して、第１のデータの時間を第２のデ
ータの時間よりも長くして第１のデータの状態の間も電
子ビームを照射して、第１のデータの後の第２のデータ
の状態で検出する二次電子を画像の情報として取り出す
ことを特徴とする。
ＳＩの第１のアドレスと第１のアドレスに相補的な第２
のアドレスを交互に選択して、第１のアドレスの時間を
第２のアドレスの時間よりも長くしてアドレス１の状態
の間も電子ビームを照射して、第１のアドレスの後の第
２のアドレスの状態で検出する二次電子を画像の情報と
して取り出すことを特徴とする。 又、本発明のＬＳＩ
検査方法は、メモリＬＳＩの書き込み叉は読み出しのデ
ータを第１のデータと第１のデータに相補的な第２のデ
ータを交互に選択して、第１のデータの時間を第２のデ
ータの時間よりも長くして第１のデータの状態の間も電
子ビームを照射して、第１のデータの後の第２のデータ
の状態で検出する二次電子を画像の情報として取り出す
ことを特徴とする。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を説明する図である。絶縁
膜であるパッシベーション膜でおおわれているＬＳＩの
配線電位を低電位と高電位に交互にパルス的に変化さ
せ、低電位の保持時間を高電位の保持時間よりも約三倍
長くする。この時、電子ビームは連続的に照射し続け
る。絶縁膜上の電位は配線電位が急激に変化している時
はそのへんか量に応じて変化するが、配線電位が一定の
時はチャージアップにより固定電位に近ずく。このチャ
ージアップ速度は電子ビームのビーム電流や、配線まわ
りの電位分布に依存するが、ビーム電流が大きい程チャ
ージアップ速度は速い。すなわち電子ビームを照射して
いない時は、配線電位一定の絶縁膜の電位はほとんど変
化しないが、電子ビームを照射している時はＶ０に近ず
いて行く。従って配線電位が例えば高電位の状態をコン
トラスト良く画像にする為には電子ビームを連続的に照
射し続け、配線電位が低電位の状態を長くしてこの時の
絶縁膜上の電位をＶ０に近ずける。また、配線電位が高
電位の状態を短くしてこの時の絶縁膜上の電位をあまり
Ｖ０に近ずけない様にする。この様なサイクルを続けて
いくと配線電位が低電位の時の絶縁膜上電位がＶ０に近
くなり、配線電位が高電位の時の絶縁膜上電位はＶ０と
の電位差が配線電位の振幅に近くなるので、ここで像取
得を行なうと高電位の状態をコントラスト良く画像にす
ることが出来る。またこの発明を使うことによりＬＳＩ
の故障箇所を発見することも容易となる。すなわち、良
品の配線が高電位で不良品の配線が低電位となっている
場合、本発明により良品の配線が高電位の場所をコント
ラスト良く画像にすることが出来、不良品の不良箇所は
低電位なので両方の画像を比較することで不良の箇所を
容易に発見することが可能となる。
る。図１は本発明の一実施例を説明する図である。絶縁
膜であるパッシベーション膜でおおわれているＬＳＩの
配線電位を低電位と高電位に交互にパルス的に変化さ
せ、低電位の保持時間を高電位の保持時間よりも約三倍
長くする。この時、電子ビームは連続的に照射し続け
る。絶縁膜上の電位は配線電位が急激に変化している時
はそのへんか量に応じて変化するが、配線電位が一定の
時はチャージアップにより固定電位に近ずく。このチャ
ージアップ速度は電子ビームのビーム電流や、配線まわ
りの電位分布に依存するが、ビーム電流が大きい程チャ
ージアップ速度は速い。すなわち電子ビームを照射して
いない時は、配線電位一定の絶縁膜の電位はほとんど変
化しないが、電子ビームを照射している時はＶ０に近ず
いて行く。従って配線電位が例えば高電位の状態をコン
トラスト良く画像にする為には電子ビームを連続的に照
射し続け、配線電位が低電位の状態を長くしてこの時の
絶縁膜上の電位をＶ０に近ずける。また、配線電位が高
電位の状態を短くしてこの時の絶縁膜上の電位をあまり
Ｖ０に近ずけない様にする。この様なサイクルを続けて
いくと配線電位が低電位の時の絶縁膜上電位がＶ０に近
くなり、配線電位が高電位の時の絶縁膜上電位はＶ０と
の電位差が配線電位の振幅に近くなるので、ここで像取
得を行なうと高電位の状態をコントラスト良く画像にす
ることが出来る。またこの発明を使うことによりＬＳＩ
の故障箇所を発見することも容易となる。すなわち、良
品の配線が高電位で不良品の配線が低電位となっている
場合、本発明により良品の配線が高電位の場所をコント
ラスト良く画像にすることが出来、不良品の不良箇所は
低電位なので両方の画像を比較することで不良の箇所を
容易に発見することが可能となる。
【０００７】次に図２に本発明の第二の実施例を示す。
この例では連続的に電子ビームを照射して配線電位を低
電位を長く、高電位を短くし、高電位の各サイクルで像
取得を行なう。
この例では連続的に電子ビームを照射して配線電位を低
電位を長く、高電位を短くし、高電位の各サイクルで像
取得を行なう。
【０００８】また、図３に本発明をメモリＬＳＩに適用
した例を示す。アドレスの選択をアドレスＡとこれに相
補的なアドレスＡ−を交互に選択する。これによりデコ
ーダー回路の配線も低電位と高電位が交互に繰り変えさ
れる。この時、電子ビームを連続的に照射しながらアド
レスＡを長く、Ａ−を短くして、Ａ−の状態で像の取得
を行なうことにより、Ａ−の時の配線電位をコントラス
ト良く画像にすることが出来る。
した例を示す。アドレスの選択をアドレスＡとこれに相
補的なアドレスＡ−を交互に選択する。これによりデコ
ーダー回路の配線も低電位と高電位が交互に繰り変えさ
れる。この時、電子ビームを連続的に照射しながらアド
レスＡを長く、Ａ−を短くして、Ａ−の状態で像の取得
を行なうことにより、Ａ−の時の配線電位をコントラス
ト良く画像にすることが出来る。
【０００９】次に図４に本発明の第４の実施例を示す。
メモリＬＳＩに書き込むデータをＤとこれに相補的なデ
ータＤ−を交互に書き込む。これによりデータに関連す
る回路の配線電位も低電位と高電位が交互に繰り返され
る。この時、電子ビームを連続的に照射しながらデータ
Ｄの書き込み時間を長く、Ｄ−の書き込み時間を短くし
て、Ｄ−の状態で像の取得を行なうことにより、Ｄ−の
時の配線電位をコントラスト良く画像にすることが出来
る。
メモリＬＳＩに書き込むデータをＤとこれに相補的なデ
ータＤ−を交互に書き込む。これによりデータに関連す
る回路の配線電位も低電位と高電位が交互に繰り返され
る。この時、電子ビームを連続的に照射しながらデータ
Ｄの書き込み時間を長く、Ｄ−の書き込み時間を短くし
て、Ｄ−の状態で像の取得を行なうことにより、Ｄ−の
時の配線電位をコントラスト良く画像にすることが出来
る。
【００１０】
【発明の効果】以上説明した様に本発明は、ＬＳＩチッ
プ上に電子ビームを連続的に照射して低電位と高電位に
交互にパルス的に変化させ、低電位の保持時間を高電位
の保持時間よりも長くして、低電位の後の高電位の状態
で検出する二次電子を画像化したので配線電位をコント
ラスト良く画像化することが可能となるという結果を有
する。
プ上に電子ビームを連続的に照射して低電位と高電位に
交互にパルス的に変化させ、低電位の保持時間を高電位
の保持時間よりも長くして、低電位の後の高電位の状態
で検出する二次電子を画像化したので配線電位をコント
ラスト良く画像化することが可能となるという結果を有
する。
【図１】本発明の一実施例の図。
【図２】本発明の第二実施例の図。
【図３】本発明の第三実施例の図。
【図４】本発明の第四実施例の図。
【図５】従来例１の説明図。
【図６】従来例２の説明図。
Claims (3)
- 【請求項１】 ＬＳＩチップ上に電子ビームを照射して
二次電子を検出し画像化する方法において、前記ＬＳＩ
の絶縁層より下にある特定の配線の電位を第１の電位と
第２の電位に交互にパルス的に変化させ、第１の電位の
パルスの保持時間を第２の電位のパルスの保持時間より
も長くして、第１の電位の状態の間も電子ビームを照射
して、第１の電位の後の第２の電位にした状態で検出す
る二次電子を画像の情報として取り出すことを特徴とす
るＬＳＩ検査方法。 - 【請求項２】 メモリＬＳＩの第１のアドレスと第１の
アドレスに相補的な第２のアドレスを交互に選択して、
第１のアドレスの時間を第２のアドレスの時間よりも長
くしてアドレス１の状態の間も電子ビームを照射して、
第１のアドレスの後の第２のアドレスの状態で検出する
二次電子を画像の情報として取り出すことを特徴とする
請求項１記載のＬＳＩ検査方法。 - 【請求項３】 メモリＬＳＩの書き込み叉は読み出しの
データを第１のデータと第１のデータに相補的な第２の
データを交互に選択して、第１のデータの時間を第２の
データの時間よりも長くして第１のデータの状態の間も
電子ビームを照射して、第１のデータの後の第２のデー
タの状態で検出する二次電子を画像の情報として取り出
すことを特徴とする請求項１記載のＬＳＩ検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5237087A JP2518534B2 (ja) | 1993-09-24 | 1993-09-24 | Ｌｓｉ検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5237087A JP2518534B2 (ja) | 1993-09-24 | 1993-09-24 | Ｌｓｉ検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0792238A true JPH0792238A (ja) | 1995-04-07 |
| JP2518534B2 JP2518534B2 (ja) | 1996-07-24 |
Family
ID=17010223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5237087A Expired - Lifetime JP2518534B2 (ja) | 1993-09-24 | 1993-09-24 | Ｌｓｉ検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518534B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0785441A3 (en) * | 1996-01-12 | 1998-01-21 | Nec Corporation | Method of producing clear potential contrast image through scanning with electron beam for diagnosis of semiconductor device and electron beam testing system used therein |
| US6839646B2 (en) | 2001-11-07 | 2005-01-04 | Seiko Epson Corporation | Electron beam test system and electron beam test method |
-
1993
- 1993-09-24 JP JP5237087A patent/JP2518534B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0785441A3 (en) * | 1996-01-12 | 1998-01-21 | Nec Corporation | Method of producing clear potential contrast image through scanning with electron beam for diagnosis of semiconductor device and electron beam testing system used therein |
| KR100272124B1 (ko) * | 1996-01-12 | 2000-12-01 | 가네꼬 히사시 | 반도체 장치의 검사를 위해 전자빔 주사를 통한 선명한 전위 콘트라스트 화상을 생성하는 방법 및 그에 사용되는 전자빔을 이용한 검사 장치 |
| US6839646B2 (en) | 2001-11-07 | 2005-01-04 | Seiko Epson Corporation | Electron beam test system and electron beam test method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2518534B2 (ja) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3187827B2 (ja) | パターン検査方法および装置 | |
| JPS6317523A (ja) | 電子ビ−ム描画装置 | |
| KR850003061A (ko) | 포토마스크 패턴 검사방법 및 장치 | |
| JPH0829503A (ja) | Ｉｃ不良解析方法及び不良解析装置 | |
| JP3409670B2 (ja) | 外観検査方法およびその装置 | |
| US5499249A (en) | Method and apparatus for test generation and fault simulation for sequential circuits with embedded random access memories (RAMs) | |
| JPH05144295A (ja) | メモリ試験装置 | |
| JP2518534B2 (ja) | Ｌｓｉ検査方法 | |
| JPH0248139B2 (ja) | ||
| JPH0577178B2 (ja) | ||
| KR100436484B1 (ko) | 집적 반도체 메모리의 메모리 셀의 기능 검사 방법 | |
| EP0094501B1 (en) | Methods of inspecting pattern masks | |
| JP2941328B2 (ja) | 荷電ビーム装置 | |
| JPS63239836A (ja) | ウエハ検査方法 | |
| JPS6147365B2 (ja) | ||
| JPH0731919B2 (ja) | Ｐｒｏｍ検査装置 | |
| JPH0145735B2 (ja) | ||
| JPH0498698A (ja) | 半導体メモリ用オンチップテスト方式 | |
| JPH0621179A (ja) | Ｉｃチップの除去エリアの消去方法 | |
| JPH0126536B2 (ja) | ||
| JPH0244270A (ja) | 半導体装置の配線電位の測定方法 | |
| JP2778279B2 (ja) | 半導体集積回路の故障箇所絞り込み方法 | |
| JPS62110170A (ja) | スキヤン論理機構の検証方法 | |
| JPH04366842A (ja) | フォトマスク検査装置 | |
| JPH0785129A (ja) | テストパターン生成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960326 |