KR100272124B1 - 반도체 장치의 검사를 위해 전자빔 주사를 통한 선명한 전위 콘트라스트 화상을 생성하는 방법 및 그에 사용되는 전자빔을 이용한 검사 장치 - Google Patents

반도체 장치의 검사를 위해 전자빔 주사를 통한 선명한 전위 콘트라스트 화상을 생성하는 방법 및 그에 사용되는 전자빔을 이용한 검사 장치 Download PDF

Info

Publication number
KR100272124B1
KR100272124B1 KR1019970001407A KR19970001407A KR100272124B1 KR 100272124 B1 KR100272124 B1 KR 100272124B1 KR 1019970001407 A KR1019970001407 A KR 1019970001407A KR 19970001407 A KR19970001407 A KR 19970001407A KR 100272124 B1 KR100272124 B1 KR 100272124B1
Authority
KR
South Korea
Prior art keywords
electron beam
electron
potential contrast
beam irradiation
image
Prior art date
Application number
KR1019970001407A
Other languages
English (en)
Other versions
KR970060433A (ko
Inventor
하마다 히로유키
Original Assignee
가네꼬 히사시
닛본 덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970060433A publication Critical patent/KR970060433A/ko
Application granted granted Critical
Publication of KR100272124B1 publication Critical patent/KR100272124B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/305Contactless testing using electron beams
    • G01R31/307Contactless testing using electron beams of integrated circuits

Abstract

2차 전자 관측치의 변화를 측정하기 위해 특정 전위가 인가된 목표위치(11c)에 전자 펄스 신호(PLS)가 반복적으로 조사(照射)되고, 전위 콘트라스트 화상으로 부터 목표위치(11c) 상의 절연 패시베이션(passivation) 막(11e)의 전기적인 영향을 제거하기 위해 두 2차 전자 관측치 사이의 각 변화에 이산값(-Th2, -Th1, Th1, Th2)이 할당된다.

Description

반도체 장치의 검사를 위해 전자빔 주사를 통한 선명한 전위 콘트라스트 화상을 생성하는 방법 및 그에 사용되는 전자빔을 이용한 검사 장치
본 발명은 반도체 장치 검사를 위한 전위 콘트라스트 화상 생성 기술에 관한 것으로서, 특히 반도체 장치를 검사하기 위한 전자빔의 주사를 통하여 선명한 전위 콘트라스트 화상을 생성하는 방법 및 상기 검사 방법에 사용되는 전자빔을 이용한 검사 시스템에 관한 것이다.
제조업체에서 반도체 장치를 제조하면, 다양한 테스트를 통해 반도체 장치를 검사한다. 이러한 테스트 중 하나로서 반도체 장치의 배선의 문제여부를 테스트 할 수 있다. 그러한 테스트를 위해서는 전자빔을 이용한 검사 시스템이 사용된다. 전자빔을 이용한 검사 시스템은 전자총을 구비하며, 패시베이션막(passivation layer)으로 덮힌 반도체 장치의 배선에 전압을 인가한다. 전자총이 패시베이션 막을 통해 배선상의 선택된 점에 전자빔을 조사(照射)할 때, 그 점으로부터 2차 전자가 방출되며 2차 전자 관측치는 그 점에서의 전위 레벨에 의존한다. 전자총이 반도체 장치의 패시베이션 막 표면을 스위프(sweep)하는 동안, 전자빔을 이용한 검사 시스템은 2차 전자 관측치를 측정하고 2차 전자로부터 전위 콘트라스트를 형성한다. 전위 콘트라스트는 전위가 인가된 배선의 위치를 나타내는데, 예를 들면, 전위 콘트라스트를 배선 설계와 비교함으로서 단선이 결정된다. 전자빔이 장치 기능과 동기화하여 선택된 점에 조사되면, 동작하는 동안 선택된 점에서의 전위 레벨의 변화를 결정할 수 있다.
그러나, 상기 종래 기술의 방법은 2차 전자로부터 정확한 전위 콘트라스트 화상을 거의 얻을 수 없다. 상세히 설명하면, 제1도는 종래 기술의 전자빔을 이용한 검사 시스템을 예시한 것으로서, 종래 기술의 전자빔을 이용한 검사 시스템은 테스트 패턴 신호를 반도체 장치(2)의 패드(2a)에 인가하는 테스트 패턴 발생기(1a)와, 패시베이션 막(2b) 상에서 전자 펄스 신호(3a)를 조사하는 전자총(1b)과, 2차 전자(3b)를 검출하는 2차 전자 검출기(1c)를 구비한다. 전자 펄스 신호(3a)는 패시베이션 막(2b)을 통과하여 배선(2c, 2d, 2e)이 2차 전자(3b)를 발생하게 한다.
2차 전자 검출기(1c)는 2차 전자(3b)의 양을 측정하고, 각 조사된 점에서 2차 전자 관측치를 나타내는 데이터 신호(S1)를 생성한다.
종래 기술의 전자빔을 이용한 검사 시스템은 또한 2차 전자빔의 관측치 분포를 나타내는 데이터 정보를 기억하기 위한 화상 메모리(1d), 상기 분포를 나타내는 비디오 신호를 발생하는 디스플레이 드라이버(1e), 테스트 동작을 제어하는 제어기(1f), 화면(1h)상에 전위 콘트라스트 화상을 생성하는 디스플레이 유닛(1g)을 구비한다. 제어기(1f)는 패드(2a)에 인가되는 테스트 패턴을 테스트 패턴 발생기(1a)에 지정하고, 2차 전자 검출기(1c)가 전자 펄스 신호(3a)의 조사를 통해 2차 전자 관즉치를 측정하도록 한다. 제어기(1f)는 또한 데이터 신호(S1)에 대한 화상 메모리(1d)의 메모리 위치를 어드레스하고, 2차 전자 관측치의 변화는 화상 메모리(1d)에 기억된다. 디스플레이 드라이버(1e)는 화상 메모리(1d)로부터 전위 정보를 순차적으로 판독하여 화면(1h) 상에 전위 콘트라스트 화상을 형성한다.
전자총(1b)이 전자 펄스 신호(3a)로 패시베이션 막(2b)을 스위프하는 동안 테스트 패턴 발생기(1a)는 시간(t1)에서 배선(2d)을 고레벨로 변화시키는 테스트 패턴을 패드(2a)에 공급한다(제2도 참조). 전자 펄스 신호(3a)가 시간(t2)에서 배선(2d)에 조사되면, 2차 전자(3b)가 생성되고, 2차 전자 검출기(1c)는 2차 전자(3b) 량을 측정한다. 데이터 신호(S1)는 화상 메모리(1d)에 공급되며, 배선(2d)으로부터의 2차 전자(3b)의 양을 나타내는 전위 정보는 화상 메모리(1d)에 기록된다. 전자총(1b)이 패시베이션 막(2b)에 걸쳐서 스위프 처리를 완료할 때, 디스플레이 드라이버(1e)는 화상 메모리(1d)로부터 전위 정보를 판독하여 화면(1h)상에 전위 콘트라스트 화상을 형성한다.
그러나, 배선(2c 내지 2e)은 패시베이션 막(2b)에 영향을 주어, 패시베이션 막(2b)들 충전시킨다. 패시베이션 막(2b)상의 전위 레벨은 배선(2c 내지 2e)상의 전위 레벨과 함께 변하여, 패시베이션 막(2b)상의 전위 레벨은 2차 전자(3b)에 영향을 준다. 그러한 이유로, 테스트 패턴 발생기(1a)가 시간(t4)에 배선(2d)으로부터 전위를 제거하여도, 2차 전자(3b)의 관측치는 배선(2d) 상의 전위 레벨을 따르지 않는다. 2차 전자(3b)는 시간(t3)에서 시간(t5)까지 전위 레벨을 계단식으로 감소시킨다. 데이터 신호(S1)는 시간(t2)에서의 전자 펄스 신호(3a)의 조사 바로 직후에 2차 전자(3b)의 관측치 로부터 거의 생성되지 않고, 시간(t3)에서의 변화 이후에 2차 전자(3b)의 관측치로부터 생성된다. 이러한 이유로, 전위 콘트라스트 화상은 배선(2d)과 주위간의 실질적인 전위차를 정확하게 반영하지 않는다.
한가지 해결책으로 비심사 출원 일본 특허 공보 제(Kokai) 62-52841호에 제안되어 있다. 상기 비심사 출원의 일본 특허 공보에서 설명된 종래 기술의 전자빔을 이용한 검사 시스템은 전자빔을 반도체 장치에 조사하고, 반도체 장치의 각 표본화 점에서 발생된 2차 전자 관측치를 주기적으로 표본화한다. 종래 기술의 전자빔을 이용한 검사 시스템은 표본화된 2차빔의 관측치로부터 시간 상수를 계산하여 화면상에 전위 콘트라스트 화상을 만든다. 전위 콘트라스트 화상은 조도의 변화나 색조의 변화를 이용하여 표현된다. 시간 상수는 표본화 점에서의 전위 레벨에 의존하며, 패시베이션 막이 2차 빔의 관측치에 영향을 미치지 않는다.
그러나. 윤곽선이 거의 식별되지 않기 때문에 전위 콘트라스트 화상이 덜 선명하다. 이는 전위 콘트라스트 화상이 조도/색조의 변화로 표현된다는 사실때문이다.
본 발명의 중요한 목적은 윤곽선이 분명히 식별되는 선명한 전위 콘트라스트화상을 생성하는 방법을 제공하는 것이다.
본 발명의 또 다른 중요한 목적은 또한 선명한 전위 콘트라스트 화상을 생성하는 방법에 사용되는 전자빔을 이용한 검사 시스템을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은 전자빔 조사점에 이산값을 선택적으로 할당한다.
본 발명의 한 특성에 따르면, a) 절연층으로 덮힌 검사 대상의 전자빔 조사(照射)점들을 결정하는 단계와, b) 전자 펄스 신호를 조사하는 동안 바이어스 전압 인가하에 상기 전자빔 조사점들 각각으로부터 방출된 2차 전자 관측치(intensity)를 측정하는 단계와, c) 상기 바이어스 전압의 계속적인 인가하에 또 다른 2차 전자 관측치를 측정하기 위하여 상기 단계 b)를 반복하는 단계와, d) 상기 2차 전자 관측치와 상기 또 다른 2차 전자 관측치 사이의 차를 결정하는 단계와, e) 상기 차를 복수의 임계치와 비교하여 상기 복수의 임계치에서 변화된 이산값을 상기 전자 빔 조사점들 각각에 할당하는 단계와, f) 상기 복수의 전자빔 조사점들 각각에서의 이산값으로부터 상기 복수의 전자빔 조사점들 간의 전위 콘트라스트를 생성하는 단계와, g) 상기 전위 콘트라스트를 나타내는 전위 콘트라스트 화상을 생성하는 단계를 포함하는 전위 콘트라스트 화상 생성 방법이 제공된다.
본 발명의 또 다른 특성에 따르면, 절연층(11e)으로 덮힌 복수의 전자빔 조사점들(11b/11c/11d)을 갖는 반도체 장치를 검사하기 위한 전자빔을 이용한 검사 장치로서, 상기 절연층을 통해 상기 복수의 전자빔 조사점들에 전자 펄스 신호(PLS)를 반복적으로 조사하는 조사 유닛(10a)과, 상기 복수의 전자빔 조사점들을 특정 바이어스 전압으로 선택적으로 바이어스 하는 바이어스 유닛(lOc)과, 상기 특정 바이어스 전압으로 상기 전자 펄스 신호를 조사하는 동안 상기 복수의 전자빔 조사점들 각각으로부터 방출된 2차 전자 관측치를 측정하는 2차 전자 검출기(10b)와, 상기 복수의 전자빔 조사점들로부터 방출된 2차 전자 관측치로부터 2차 전자 관측치의 분포를 생성하도록 상기 복수의 전자빔 조사점들에 각각 할당된 복수의 메모리 위치를 갖는 관측치(intensity) 데이터 기억장치(10f)와, 복수의 이산값들 중 하나의 이산값을, 이전의 상기 전자 펄스 신호 조사 동안 측정된 2차 전자 관측 치 간의 차의 크기에 따라서 상기 복수의 전자빔 조사점들 각각에 할당하여, 상기 복수의 전자빔 조사점들 사이의 전위 콘트라스트를 생성하는 데이터 처리 유닛(10g)과, 상기 전위 콘트라스트를 나타내는 전위 콘트라스트 화상을 생성하는 화상 생성 서브 시스템(10h/10i)을 포함하고, 상기 데이터 처리 유닛은 상기 차를 복수의 임계치들과 비교하여 상기 이산값들을 할당하는 전자빔을 이용한 검사 장치가 제공된다.
제1도는 종래 기술의 전자빔을 이용한 검사 장치를 도시한 도면.
제2도는 종래 기술의 전자빔을 이용한 검사 장치에서 생성된 기본적인 신호 파형을 도시한 도면.
제3도는 본 발명에 따른 전자빔을 이용한 검사 시스템을 도시한 도면.
제4도는 전자빔을 이용한 검사 시스템에 포함된 화상 메모리들간의 데이터 전송을 도시한 블록도.
제5(a)도 내지 제5(c)도는 본 발명에 따라 화면상에 전위 콘트라스트 화상을 생성하는 방법을 도시한 흐름도.
제6도는 전자빔을 이용한 검사 시스템에서 생성된 기본적인 신호의 파형을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
10a : 전자총 10k : 이산값 할당기
제3도에는, 본 발명에 따른 전자빔을 이용한 반도체 장치(11) 검사 시스템(10)이 제공되어 있다. 반도체 장치(11)는 반도체 기판(11a) 상에 생성되고, 전도성 배선(11b, 11c, 11d)은 반도체 기판(11a)의 주표면에 걸쳐 패턴화된다. 절연 패시베이션 막(11e)이 반도체 기판(11a)상에 형성되어, 배선(11b 내지 11d)은 절연 패시베이션 막(11e)으로 덮힌다. 배선(11b 내지 11d)은 절연 패시베이션 막(11e)으로 덮히지 않은 패드(11f 및 11g)에 선택적으로 연결된다. 제3도에서는 도시되지 않았지만, 반도체 장치(1l)는 트랜지스터와 같은 회로 소자를 더 가질 수 있고. 그 회로 성분과 배선(11b 내지 11d)은 집적 회로를 형성한다.
전자빔을 이용한 검사 시스템(10)은 전자총(10a), 2차 전자 검출기(1Ob), 테스트 패턴 발생기(10c). 및 진공 챔버(chamber)(10e)를 한정하는 용기(10d)를 구비한다. 전자총, 2차 전자 검출기(10b), 및 반도체 장치(11)는 진공 챔버(10e) 내에 수납된다.
전자총(10a)은 전자 펄스 신호(PLS)를 조사하고, 전자 펄스 신호(PLS)로 반도체 장치(11)의 전 표면을 스위프 처리할 수 있다. 다수의 전자빔 조사점이 반도체 장치의 전 표면으로부터 선택되면, 전자총(10a)은 전자 펄스 신호(PLS)로 전자 빔 조사점을 순차적으로 주사한다. 이하, 점으로의 순차적인 조사는 “주사 싸이클(scanning cycle)”이라 한다. 전자빔 조사점은 배선(11b, 11c, 11d)상에 지정될 수도 있다.
2차 전자 검출기(10b)는 반도체 장치(11)에서 방출된 2차 전자를 검출하고, 2차 전자 관측치를 측정한다. 2차 전자 검출기(10b)는 각 전자빔 조사점에서 2차 전자 관측치를 나타내는 데이터 신호(S10)를 만든다.
테스트 패턴 발생기(10c)는 패드(11f 및 11g)에 연결되어 테스트 패턴을 패드(11f/11g)에 공급한다. 그래서, 테스트 패턴 발생기(10c)는 전위 레벨을 패드(11f/11g)를 통해 배선(11b 내지 11d)에 선택적으로 인가한다. 2차 전자 관측치는 전자빔 조사점의 전위 레벨과 함께 변화가능하다.
전자빔을 이용한 검사 시스템(10)은 또한 관측치 데이터 기억부(10f), 데이터 처리 유닛(1Og), 화상 데이터 기억부(10h), 및 디스플레이 유닛(10i)을 구비한다. 관측치 데이터 기억부(10f)와 화상 데이터 기억부(10g)는 추후 제4도를 참조로 상세히 설명된다.
데이터 처리 유닛(10g)은 감산기(10j), 이산값 할당기(10k), 및 가산기(10m)를 포함한다. 이러한 회로(10j 내지 10m)는 포선 논리 회로나 마이크로프로세서와 적절한 소프트웨어의 결합으로 실행될 수 있다. 감산기(10j)와 가산기(10m)는 당 업자들에게 이미 공지되어 있으므로 더 이상의 설명은 생략한다. 이산값 할당기(10k)는 각 전자빔 조사 위치에서의 2차 전자 관측치의 차를 다수의 임계치와 비교하고, 전자빔 조사 위치에 이산값 중 하나를 할당한다.
제4도에서, 관측치 데이터 기억부(10f)와 화상 데이터 기억부(10b)는 화상 메모리(10n 및 10o)와 화상 메모리(10p 및 10q)를 각각 포함한다. 화상 메모리(10n)는 디스플레이 유닛(10i)의 화면(10ii)의 픽셀에 각각 할당된 다수의 메모리 위치를 갖고, 픽셀은 주사 영역(SCN)을 커버한다(제3도를 참조). 이러한 이유로, 특정 메모리 위치가 주사 영역(SCN)의 전자빔 조사 위치에 할당된다. 다른 화상 메모리(10m)는 또한 화상 메모리(10m)의 메모리 위치에 각각 대응하는 다수의 메모리 위치를 갖고, 전자빔 조사 위치는 또한 선택된 메모리위치에 대응한다. 2차 전자 관측치는 256 개의 등급들 중 하나로 표현된다.
디지털 데이터 신호(S10)는 각 전자빔 조사 위치에서의 2차 전자 관측치를 화상 메모리(10m)에 운반하고, 화상 메모리(10m)의 특정 메모리 위치 그룹에 기록된다. 전자총(10a)이 한 주사 주기 동안 전자빔 조사 위치에 전자 펄스 신호(PLS)를 순차적으로 조사할 때, 디지털 데이터 신호(S10)는 2차 전자 관측치의 분포를 화상 메모리(10m)에 전달하고, 전자빔 조사 위치에 할당된 화상 메모리(1Om)의 특정 메모리 위치에 기억된다. 주사 싸이클이 완료되면, 전자총(10a)은 주사 싸이클을 반복하고, 2차 전자 검출기(1Ob)는 2차 전자 관측치의 새로운 분포를 나타내는 디지털 데이터 신호(S10)를 화상 메모리(10m)에 공급한다. 이때, 2차 전자 관측치의 앞선 분포는 화상 메모리(1Om)의 특정한 메모리 위치에서 화상 메모리(1Om) 중 대응하는 메모리 위치로 전달되고, 2차 전자 관측치의 새로운 분포가 화상 메모리(10m)의 특정 메모리 위치에 기억된다.
사각형으로 표시된 메모리 위치 그룹은 전자빔 조사 위치(SPT1)에 할당된 것으로 가정하며, 앞선 주사 싸이클 동안 그에 공급된 2차 전자 관측치를 이미 기억하고 있다. 전자총(10a)은 주사 싸이클을 반복하고, 디지털 데이터 신호(S10)는 전자빔 조사 위치(SPT)에서의 새로운 2차 전자 관측치를 화상 메모리(10m)에 운반한다. 앞선 2차 전자 관측치는 먼저 전자빔 조사 위치(SPT)에 할당된 화상 메모리(1Om)의 메모리 위치 그룹에 전달되고, 이어서 화상 메모리(10m)의 특정 메모리 위치 그룹에는 새로운 관측치가 기억된다. 그래서, 화상 메모리(1Om)의 메모리 위치는 화상 메모리(1Om)의 메모리 위치에 대응하고, 관측치 데이터 기억부(10f)는 2주사 싸이클을 통해 얻어진 2차 전자 관측치의 2개의 분포를 기억한다. 반도체 장치(11)가 소정의 테스트 패턴에서 동작하면, 배선(11b 내지 11d) 상의 전위는 시간에 따라 변하고, 2차 전자 관측치의 분포는 시간에 따라 순차적으로 갱신된다.
상술된 바와 같이, 데이터 처리 유닛(1Og)은 특정한 메모리 위치의 그룹과 그에 대응하는 선택된 메모리 위치의 그룹에 억세스하고, 이산값을 전자빔 조사 위치에 선택적으로 할당한다. 이산값은 256개의 등급들 중 하나를 나타낸다.
화상 메모리(1Op)는 또한 화상 메모리(1Om)의 메모리 위치에 대응하는 다수의 메모리 위치를 가지며, 특정한 메모리 위치의 그룹에 대응하는 메모리 위치에 이산값이 기억된다. 전자빔 조사 위치(SPT1)에 대한 이산값은 전자빔 조사 위치(SPT1)에 또한 할당된 화상 메모리(1Om)의 특정한 메모리 위치 그룹에 대응하는 메모리 위치의 그룹에 기억된다. 화상 메모리(1Op)에 기억된 데이터는 주사 영역(SCN)에 걸친 전위 콘트라스트를 나타낸다. 반도체 장치가 소정의 테스트 패턴에서 동작하면, 전위 콘트라스트는 또한 시간에 따라 변한다.
화상 메모리(1Op)는 또한 화상 메모리(1Op)의 메모리 위치에 대응하는 다수의 메모리 위치, 따라서 화상 메모리(1On)의 메모리 위치를 갖는다. 반도체 장치가 소정의 테스트 패턴에서 동작하면, 전위 콘트라스트는 주기적으로 화상 메모리(1Op)에서 화상 메모리(10q)로 전달되고, 디스플레이 유닛(10i)은 전위 콘트라스트로부터 화면(10ii)상에 시간에 따라 변하는 전위 콘트라스트 화상을 형성한다.
제3도에서, 전자빔을 이용한 검사 시스템(10)은 또한 전자빔 검사 동작을 제어하는 제어 유닛(10r)과 트리거(trigger) 회로(10s)를 구비한다. 트리거 회로(10s) 는 트리거 신호(TG)를 화상 데이터 기억부(10h)에 공급하고, 트리거 신호(TG)로 화상 메모리(1Op)는 활성 레벨 동안 전위 콘트라스트를 화상 메모리(10q)에 전달한다. 트리거 신호(TG)를 이용하던 반도체 장치(11)의 동작 동안 특정한 시간에서의 전위 콘트라스트를 확인할 수 있다.
제5(a)도 내지 제5(c)도는 본 발명에 따라 전위 콘트라스트 화상을 생성하는 방법을 설명한다. 제6도는 배선(11c)상에서의 방법에 초점을 두어, 전자빔을 이용한 검사 시스템(10)에서 만들어진 기본적인 신호의 파형을 도시한다.
상기 방법들 단계(SP1)에서 반도체 장치(11)에서의 전자빔 조사 위치의 선택으로 시작한다. 전자빔 조사 위치는 분석을 위해 전위 레벨을 알고자 하는 위치로 선택되며, 통상적으로 배선(11b 내지 11d) 상에 있다.
이어서, 테스트 패턴 발생기(10c)는 단계(SP2)에서 수개의 배선을 고전위 레벨로 충전하고 다른 배선을 저전위 레벨로 유지시키도록 테스트 패턴을 공급하고, 단계(SP3)에서 전자층(10a)이 고전위 레벨에서의 배선과 저전위 레벨에서의 배선에 고주파수 전자 펄스 신호를 조사한다. 고주파수 전자 펄스 신호는 높은 주파수이므로 절연 패시베이션 막(11e)이 거의 전하를 축적하지 못한다. 고주파수 전자 펄스 신호는 전위 하강이 발생되지 않기 때문에 패드(11f/11g)에 인접한 배선(11b 및 11d)과 같은 선택된 배선의 위치점에 조사된다. 상기 위치점은 전위 콘트라스트로 부터 자동적으로 선택되거나 마우스(도시되지 않은)를 통하여 할당될 수 있다.
위치점은 2차 전자를 방출하고, 2차 전자 관측치(a 및 b)가 2차 전자 검출기(10b)에 의해 측정된다. 제어 유닛(10r)은 단계(SP4)에서 고전위 레벨에서의 배선으로부터 방출된 2차 전자 관측치(a)와 저전위 레벨에서의 배선으로부터 방출된 2차 전자 관측치(b)에서 임계치(Th1 및 Th2)를 계산한다.
[수학식 1]
Th1 = (b - a)/3
[수학식 2]
Th2 = 2 × (b-a)/3
제어 유닛(10r)은 단계(SP5)에서 임계치(Th1 및 Th2)를 이산값 할당기(10k)에 전달한다.
이어서, 테스트 패턴 발생기(10c)는 반도체 장치(11)로부터 테스트 패턴을 제거하고, 모든 배선(11b 내지 11d)에 전위 바이어스가 인가되지 않는다. 전자총(10a)은 단계(SP6)에서 주사 영역(SCN) 상에 전자 펄스 신호(PLS)를 조사하고, 2차전자 검출기(10b)는 2차 전자 관측치를 측정한다. 2차 전자 관측치는 조사된 점에 따라 변하고, 주사 영역(SCN)내의 모든 조사 위치에서의 2차 전자 관측치를 기억하도록 데이터 신호(S10)가 화상 메모리(10n)에 공급된다. 주사가 완료되면, 2차 전자 관측치의 초기 분포가 화상 메모리(1On)에 기억되고, 단계(SP7)에서 화상 메모리(1On)에서 화상 메모리(10o)로 전달된다. 2차 전자 관측치의 초기 분포는 또한 데이터 처리 유닛(1Og)으로 전달되고, 데이터 처리 유닛(1Og)은 단계(SP8)에서 초기 전위 콘트라스트를 결정한다. 초기 전위 콘트라스트는 화상 메모리(1Op)로 전달되고, 단계(SP9)에서 상기 화상 메모리에 기억된다. 초기 전위 콘트라스트는 또 한 화면(10ii)상에 초기 전위 콘트라스트 화상을 생성하도록 화상 메모리(10q)에 전달될 수 있다.
이어서 단계(SP1O)에서 테스트 패턴 발생기(1Oc)는 반도체 장치가 기능을 시작하도록 패드(11f/11g)에 테스트 패턴을 전한다. 전자총(10a)은 단계(SP11)에서 전자빔 조사 위치로부터 선택된 목표 위치에 전자 펄스 신호(PLS)를 조사한다. 목표 위치는 2차 전자를 방출하고, 2차 전자 검출기(1Ob)는 2차 전자 관측치를 측정한다. 2차 전자 검출기(1Ob)는 화상 메모리(1On)에 데이터 신호(S10)를 공급하고, 단계(SP12)에서 목표위치에 할당된 특정한 메모리 위치에 2차 전자 관측치가 기억된다.
제어 유닛(10r)은 단계(SP13)에서 모든 전자빔 조사 위치가 주사되는가 여부를 확인한다. 단계(SP13)에서의 응답이 부정으로 주어지면, 단계(SP14)에서 목표 위치가 다른 전자빔 조사 위치로 변하고, 전자빔을 이용한 검사 시스템(10)은 단계(SP11)로 복귀한다. 그래서, 전자빔을 이용한 검사 시스템(10)은 전자 펄스 신호(PLS)로 전자빔 조사 위치를 순차적으로 주사하고, 단계(SP11)에서 (SP14)로 구성된 루프를 통해 화상 메모리(1On)에 2차 전자 관측치의 분포를 형성한다.
전자빔을 이용한 검사 시스템(10)이 모든 전자빔 조사 위치에 대해 주사 싸이클을 완료할 때, 단계(SP13)에서의 응답은 긍정으로 바뀌게 되고, 단계(SP15)로 진행하여 전자빔을 이용한 검사 시스템(10)은 전위 콘트라스트를 화상 메모리(1Op)로부터 화상 메모리(10q)에 전달한다. 디스플레이 유닛(10i)은 화상 메모리(10q)에 기억된 전위 콘트라스트로부터 화면(10ii)상에 전위 콘트라스트 화상을 형성한다. 주사 싸이클과 전압 콘트라스트 화상의 생성간에 시간 지연이 주어지더라도, 시간 지연은 매우 짧아 분석하는 동안에 무시될 수 있다.
2차 전자 관측치의 초기 분포와 주사를 통해 얻어진 2차 전자 관측치의 분포는 각각 화상 메모리(1On 및 10o)에 이미 기억되어 있다. 감산기(10j)는 단계 (SP16)에서 한 전자빔 조사 위치에 대해 화상 메모리(10n 및 10o)에 기억된 데이터 사이에서 2차 전자 관측치의 차를 계산한다. 전자빔 조사 위치 중 하나는 이후 “목표위치”라 한다. 감산기(10j)는 2차 전자 관측치의 차를 이산값 할당기(10k)에 전달하고, 이산값 할당기(10k)는 단계(SP17)에서 임계치 중 하나를 목표위치에 할당한다. 차(D)와 이산값 사이의 관계는 다음과 같다.
차(D)가 임계치(Th1)의 절대값과 같거나 작으면, 목표위치에는 이산값 “0”이 할당된다.
차(D)가 임계치(Th1)보다 크고 임계치(Th2)와 같거나 작으면, 목표위치에는 이산값(b-a)/2가 할당된다.
차(D)가 임계치(Th2)보다 크면, 목표위치에는 이산값(b-a)가 할당된다.
차(D)가 임계치(-Th1)보다 작고 임계치(-Th2)와 같거나 크면, 목표위치에는 이산값 -(b-a)/2가 할당된다.
차(D)가 임계치(-Th2)보다 작으면, 목표위치에는 이산값 -(b-a)이 할당된다.
목표위치에서의 이산값은 가산기(lOm)에 공급되고, 단계(SP18)에서 목표위치에 할당된 메모리 위치에 기억된 값에 더해진다. 그 합은 단계(SP19)에서 화상 메모리(10q)의 메모리 위치에 재기억된다.
절연 패시베이션 막(11e)의 전기적인 영향으로 인한 변화는 아주 작아서 이산값들은 그 변화에 의해 영향을 받지 않으며, 전위 콘트라스트는 절연 패시베이션 막(11r)의 전기적인 영향들 거의 받지 않는다. 한편, 테스트 패턴에 의한 변화는 이산값에 영향을 줄만큼 충분히 크다. 그 결과, 전위 콘트라스트는 테스트 패턴에 의한 2차 전자 관측치의 변화만을 나타낸다.
제어 유닛(10r)은 단계(SP2O)에서 주사 영역(SCN)에 걸쳐 전위 콘트라스트가 생성되는가 또는 이산값이 모든 전자빔 조사 위치에 할당되었는가 여부를 확인한다. 단계(SP2O)에서의 응답이 부정으로 주어지면, 목표위치는 또 다른 전자빔 조사 위치로 변하고, 전자빔을 이용한 검사 시스템(10)은 단계(SP16)로 복귀한다.
그래서, 전자빔을 이상한 검사 시스템(10)은 모든 전자빔 조사 위치에 이산값을 할당하도록 단계(SP16)에서 (SP21)로 구성된 루프를 반복한다.
이산값이 모든 전자빔 조사 위치에 할당될 때, 전위 콘트라스트가 화상 메모리(1Op)에 형성되고, 단계(SP2O)에서의 응답은 긍정으로 주어진다. 이때, 전자빔을 이용한 검사 시스템(10)은 2차 전자의 분포를 화상 메모리(1On)에서 화상 메모리(10o)로 전달하고, 단계(SP23)로 진행한다. 제어 유닛(10r)은 단계(SP23)에서 반도체 장치(11)가 기능을 종료하는가 여부를 확인한다. 단계(SP23)에서의 응답이 부정으로 주어지면, 전자빔을 이용한 검사 시스템(10)은 단계(SP11)로 복귀하고, 주사 영역(SCN) 상의 전위 콘트라스트를 갱신하도록 단계(SP11 내지 SP23)로 구성된 루프를 반복한다.
반도체 장치(11)가 기능을 완료할 때, 단계(SP23)에서의 응답은 긍적으로 변하고, 전자빔을 이용한 검사 시스템(10)은 상기 순서를 종료한다.
본 발명에 따른 방법이 배선(11c)에 초점을 두면, 전자빔을 이용한 검사 시스템(10)은 제6도에 도시된 바와 같이 화면(10ii) 상에 배선(11c)에 대한 전위 콘트라스트 화상을 만든다. 테스트 패턴 발생기(1Oc)는 시간(t10)에서 배선(10c)에 연결된 패드(도시되지 않은)에 테스트 패턴을 공급하고, 배선(10c)은 전위 레벨을 고 레벨로 높힌다. 테스트 패턴 발생기(1Oc)는 시간(t16)에서 반도체 장치(11)로부터 테스트 패턴을 제거하여, 배선(10c)에서의 전위 레벨이 직사각형 파형(PL1)으로 표시된다.
테스트 패턴 발생기(1Oc)가 배선(10c)상의 전위 레벨을 고레벨로 유지할 때, 전자총(10a)은 각각의 주사 싸이클 동안 시간(t11),(t13),(t14), 및(t15)에서 전자 펄스 신호(PLS)를 조사한다. 절연 패시베이션 막(11e)은 충전되고, 시간(t10)에서의 전위 레벨은 최대 레벨에 이른다. 그러나, 절연 패시베이션 막(11e) 상의 전위 레벨이 점차적으로 감소되어 비직사각형 파형(PL2)을 형성한다.
2차 전자 검출기(1Ob)는 시간(t11),(t13),(t14),(t15), 및(t17)에서의 전자 펄스 신호(PLS)에 응답하여 2차 전자 관측치를 반복적으로 측정하고, 2차 전자 관측치는 절연 패시베이션 막(11e)의 전기적인 영향으로 인해 시간(t11)에서 시간(t17)까지 계단식으로 감소된다.
상술된 바와 같이, 감산기(10j)는 앞선 주사 싸이클에서의 관측치와 현재 주사 싸이클에서의 관측치 사이에서 2차 전자 관측치내의 차를 계산하고, 그 차(D)는 임계치(Th1, Th2, -Th1, -Th2)와 비교된다. 비록 시간(t11 및 t17)에서의 전위차(D)는 크지만, 시간(t13, t14), t15)에서의 전위차(D)는 작아서 시간(t13) 내지 시간(t15)에서의 차에는 “0”의 이산값이 할당된다. 그 결과, 배선(11c)에서의 전위 콘트라스트는 파형(PL1)과 유사한 직사각형 파형(PL3)을 가지며, 본 발명에 따른 방법은 절연 패시베이션 막(11e)의 전기적인 영향에 대해 효과적이다.
트리거 회로(10s)가 시간(t12)에 트리거 신호(TG)를 화상 데이터 기억부(10h)에 공급하면, 화상 메모리(10q)는 시간(t12)에 전위 콘트라스트를 유지하고 디스플레이 유닛(10i)은 플롯(PL4)으로 표시된 바와 같이 시간(t12)에서 전위 콘트라스트를 연속적으로 도시한다.
상술된 설명에서부터 알 수 있는 바와 같이, 본 발명에 따라 전위 콘트라스트 화상을 생성하는 방법은 전자빔 조사 위치에서의 전위 콘트라스트로부터 절연 패시베이션 막(11e)의 바람직하지 못한 전기적인 영향을 제거하고, 화면(10ii)상에 선명한 전위 콘트라스트 화상을 만든다. 제3도 및 제4도에 도시된 전자빔을 이용한 검사 시스템은 본 발명에 따른 방법에 따라 동작한다.
본 발명의 특정한 실시예가 도시되고 설명되었지만, 종래 기술에 숙련된 자에게는 본 발명의 의도와 범위에서 벗어나지 않고 다양한 변화와 수정이 이루어질 수 있음이 명백하다.
예를 들면, 2차 전자 관측치의 다른 모든 변화가 2차 전자 발생기에서 감산기로 직접 공급될 수 있다. 이러한 예에서, 데이터 기억 용량은 본 실시예의 반으로 감소된다.
상술된 실시예에서 감산기는 연속적으로 실행된 2 주사 싸이클 사이에서 2차 전자 관측치의 차를 계산한다. 그러나, 그 차는 특정한 주사 싸이클을 통해 얻어진 2차 전자 관측치의 변화와 그 특정한 주사 싸이클보다 한 주사 싸이클 빠르게 실행된 주사 싸이클을 통해 얻어진 2차 전자 관측치의 변화 사이에서 계산될 수 있다.
본 발명에 따른 방법은 다층 배선 구조의 전위 변화를 판별할 수도 있다. 다중층 배선 구조의 하위 배선은 절연 패시베이션 막의 전기적인 영향하에서 2차 전자의 관즉치를 급속하게 감소시키며, 절연 패시베이션 막은 하위 배선에서의 전위 변화에 영향을 덜 받는다. 이러한 이유로, 주사 싸이클이 짧은 시간내에 주사를 완료하도록 조정될 수 있으며, 임계치간의 범위가 좁아질 수도 있다.
임계치는 4개의 임계치, 즉,(-Th2),(-Th1),(Th1),(Th2) 이상이 될 수 있다. 임계치의 수는 분석의 대상 및 분석에 의존하므로, 단 하나의 임계치가 분석에 사용될 수도 있다.

Claims (12)

  1. 화면상에 전위 콘트라스트 화상을 생성하는 방법으로서, a) 절연층(11e)으로 덮힌 검사 대상(11)의 전자빔 조사(照射)점들(11b/11c/11d)을 결정하는 단계와, b) 전자 펄스 신호(PLS)를 조사하는 동안 바이어스 전압 인가하에 상기 전자빔 조사점들 각각으로부터 방출된 2차 전자 관측치(intensity)를 측정하는 단계와, c) 상기 바이어스 전압의 계속적인 인가하에 또 다른 2차 전자 관측치를 측정하기 위하여 상기 단계 b)를 반복하는 단계와, d) 상기 2차 전자 관측치와 상기 또 다른 2차 전자 관측치 사이의 차를 결정하는 단계와, e) 상기 차를 복수의 임계치와 비교하여 상기 복수의 임계치에서 변화된 이산값을 상기 전자빔 조사점들 각각에 할당하는 단계와, f) 상기 복수의 전자빔 조사점들 각각에서의 이산값으로부터 상기 복수의 전자빔 조사점들 간의 전위 콘트라스트를 생성하는 단계와, g) 상기 전위 콘트라스트를 나타내는 전위 콘트라스트 화상을 생성하는 단계를 포함하는 전위 콘트라스트 화상 생성 방법.
  2. 제1항에 있어서, 상기 단계 a)와 상기 단계 b) 사이에, 초기 전위 콘트라스트를 생성하기 위하여 상기 절연층(11e) 상에 상기 전자 펄스 신호(PLS)를 조사하는 동반 바이어스 전압을 인가하지 않고 상기 검사 대상(11)으로부터 방출된 2차 전자의 초기 분포를 측정하는 단계를 더 포함하는 전위 콘트라스트 화상 생성 방법.
  3. 제1항에 있어서, 상기 단계 a)와 상기 단계 b) 사이에, 제1전위 레벨로 바이어스된 제1부가점(11b)으로부터 방출된 2차 전자 관측치와 제2전위 레벨로 바이어스된 제2부가점(11d)으로부터 방출된 2차 전자 관측치 간의 차로부터 상기 복수의 임계치(-Th2, -Th1, Th1, Th2)를 각각 결정하는 단계를 더 포함하는 전위 콘트라스트 화상 생성 방법.
  4. 제3항에 있어서, 상기 절연층(11e)이 충전되지 않도록 고주파수 전자 펄스신호가 상기 절연층을 통해 상기 제1 및 제2부가점에 조사되는 전위 콘트라스트 화상 생성 방법.
  5. 제1항에 있어서, 상기 단계 b)와 상기 단계 c) 사이에, 상기 2차 전자 관측치를 메모리(10f)에 기억하는 단계를 더 포함하는 전위 콘트라스트 화상 생성 방법.
  6. 제1항에 있어서, 상기 전위 콘트라스트 화상을 갱신하도록 상기 단계 c),d), e), f)를 반복하는 단계를 더 포함하는 전위 콘트라스트 화상 생성 방법.
  7. 제6항에 있어서, 상기 단계 c) 내지 f)가 반복되는 동안 분석에 의해 지정된 타이밍으로 상기 전위 콘트라스트 화상이 생성되는 전위 콘트라스트 화상 생성 방법.
  8. 절연층(11e)으로 덮힌 복수의 전자빔 조사점들(11b/11c/11d)을 갖는 반도체 장치를 검사하기 위한 전자빔을 이용한 검사 장치로서, 상기 절연층을 통해 상기 복수의 전자빔 조사점들에 전자 펄스 신호(PLS)를 반복적으로 조사하는 조사 유닛(10a)과, 상기 복수의 전자빔 조사점들을 특정 바이어스 전압으로 선택적으로 바이어스 하는 바이어스 유닛(1Oc)과, 상기 특정 바이어스 전압으로 상기 전자 펄스 신호를 조사하는 동안 상기 복수의 전자빔 조사점들 각각으로부터 방출된 2차 전자 관측치를 측정하는 2차 전자 검출 기(10b)와, 상기 복수의 전자빔 조사점들로부터 방출된 2차 전자 관측치로부터 2차 전자관측치의 분포를 생성하도록 상기 복수의 전자빔 조사점들에 각각 할당된 복수의 메모리 위치를 갖는 관측치(intensity) 데이터 기억장치(10f)와, 복수의 이산값들 중 하나의 이산값을, 이전의 상기 전자 펄스 신호 조사 동안 측정된 2차 전자 관측치 간의 차의 크기에 따라서 상기 복수의 전자빔 조사점들 각각에 할당하여, 상기 복수의 전자빔 조사점들 사이의 전위 콘트라스트를 생성하는 데이터 처리 유닛(1Og)과, 상기 전위 콘트라스트를 나타내는 전위 콘트라스트 화상을 생성하는 화상 생성 서브 시스템(10h/10i)을 포함하고, 상기 데이터 처리 유닛은 상기 차를 복수의 임계치들과 비교하여 상기 이산값들을 할당하는 전자빔을 이용한 검사 장치.
  9. 제5항에 있어서. 상기 관측치(intensity) 데이터 기억장치는 상기 2차 전자 관측치의 분포를 기억하기 위한 제1화상 메모리(1On)와, 상기 복수의 전자빔 조사점들에 상기 전자 펄스 신호를 앞서 조사하는 동안 생성된 이전의 2차 전자 관측치의 분포를 기억하기 위한 제2화상 메모리(10o)를 포함하는 전자빔을 이용한 검사 장치.
  10. 제8항에 있어서, 상기 데이터 처리 유닛은 상기 관측치 데이터 기억장치(10f)에 연결되어 있으며, 상기 복수의 전자빔 조사점들 각각에 대해 2차 전자 관측치의 차를 계산하는 감산기(10j)와, 상기 감산기(10j)에 연결되어 있으며, 상기 차의 크기에 따라 상기 복수의 전자빔 조사점들 각각에 상기 복수의 이산값들 중 하나의 이산값을 할당하는 이산값 할당기(10k)와, 상기 이산값 할당기(10k)와 상기 화상 생성 서브 시스템(10h/10i)에 연결되어 상기 전위 콘트라스트를 갱신하는 가산기(1Om)를 포함하는 전자빔을 이용한 검사 장치.
  11. 제8항에 있어서, 상기 조사 유닛(10a)이 상기 복수의 전자빔 조사점들(11b/11c/11d)로의 상기 전자 펄스 신호(PLS)의 조사를 반복할 때 상기 데이터 처리 유닛은 상기 전위 콘트라스트를 갱신하고, 상기 화상 생성 서브 시스템은 상기 데이터 처리 유닛(1Og)에 연결되어 상기 전위 콘트라스트를 기억하는 제1화상 메모리(1Op)와, 상기 전위 콘트라스트로부터 화면(10ii)상에 상기 전위 콘트라스트 화상을 생성하는 디스플레이 유닛(10i)과, 상기 제1화상 메모리(1Op)와 상기 디스플레이 유닛(10i) 사이에 연결되어 있으며, 상기 제1화상 메모리로부터 상기 전위 콘트라스트를 공급받는 제2화상 메모리(10q)를 포함하고, 상기 디스플레이 유닛은 상기 제2화상 메모리(10q)에 기억된 상기 전위 콘트라스트로부터 상기 전위 콘트라스트 화상을 생성하는 전자빔을 이용한 검사 장치.
  12. 제11항에 있어서, 상기 화상 생성 서브 시스템에 트리거 신호(TG)를 공급하는 트리거 회로(10s)를 더 포함하고, 상기 제1화상 메모리(1Op)는 상기 트리거 신호에 응답하여 상기 전위 콘트라스트를 상기 제2화상 메모리(10q)에 전달하는 전자빔을 이용한 검사 장치.
KR1019970001407A 1996-01-12 1997-01-13 반도체 장치의 검사를 위해 전자빔 주사를 통한 선명한 전위 콘트라스트 화상을 생성하는 방법 및 그에 사용되는 전자빔을 이용한 검사 장치 KR100272124B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-21775 1996-01-12
JP8021775A JP2776358B2 (ja) 1996-01-12 1996-01-12 電子ビームによるlsi検査方法及び装置

Publications (2)

Publication Number Publication Date
KR970060433A KR970060433A (ko) 1997-08-12
KR100272124B1 true KR100272124B1 (ko) 2000-12-01

Family

ID=12064448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001407A KR100272124B1 (ko) 1996-01-12 1997-01-13 반도체 장치의 검사를 위해 전자빔 주사를 통한 선명한 전위 콘트라스트 화상을 생성하는 방법 및 그에 사용되는 전자빔을 이용한 검사 장치

Country Status (5)

Country Link
US (1) US5995647A (ko)
EP (1) EP0785441A3 (ko)
JP (1) JP2776358B2 (ko)
KR (1) KR100272124B1 (ko)
TW (1) TW309592B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725453B1 (ko) 2005-11-29 2007-06-07 삼성전자주식회사 기판의 스캐닝 방법, 결정 특성 검사 방법 및 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6648730B1 (en) * 2000-10-30 2003-11-18 Applied Materials, Inc. Calibration tool
JP3633545B2 (ja) * 2001-11-07 2005-03-30 セイコーエプソン株式会社 電子ビームテストシステム及び電子ビームテスト方法
US6941529B1 (en) * 2002-11-05 2005-09-06 Advanced Micro Devices, Inc. Method and system for using emission microscopy in physical verification of memory device architecture
TW200642440A (en) * 2005-02-22 2006-12-01 Fuji Photo Film Co Ltd Image data storing method and control device and program, frame data generation method and its device and program, drawing method and device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0792238A (ja) * 1993-09-24 1995-04-07 Nec Corp Lsi検査方法
EP0652444A1 (en) * 1993-11-08 1995-05-10 Advantest Corporation Method and apparatus for forming a potential distribution image of a semiconductor integrated circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999731A (ja) * 1982-11-30 1984-06-08 Toshiba Corp 電子装置の電位分布測定装置
JPS6252841A (ja) 1985-08-30 1987-03-07 Jeol Ltd 電位分布像表示装置
US4996659A (en) * 1986-08-20 1991-02-26 Hitachi, Ltd. Method of diagnosing integrated logic circuit
US5528156A (en) * 1993-07-30 1996-06-18 Advantest Corporation IC analysis system and electron beam probe system and fault isolation method therefor
JP3472971B2 (ja) * 1994-07-15 2003-12-02 株式会社アドバンテスト Ic不良解析方法及び不良解析装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0792238A (ja) * 1993-09-24 1995-04-07 Nec Corp Lsi検査方法
EP0652444A1 (en) * 1993-11-08 1995-05-10 Advantest Corporation Method and apparatus for forming a potential distribution image of a semiconductor integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725453B1 (ko) 2005-11-29 2007-06-07 삼성전자주식회사 기판의 스캐닝 방법, 결정 특성 검사 방법 및 장치
US7626164B2 (en) 2005-11-29 2009-12-01 Samsung Electronics Co., Ltd. Method of scanning a substrate, and method and apparatus for analyzing crystal characteristics

Also Published As

Publication number Publication date
TW309592B (en) 1997-07-01
JPH09197022A (ja) 1997-07-31
JP2776358B2 (ja) 1998-07-16
KR970060433A (ko) 1997-08-12
EP0785441A3 (en) 1998-01-21
EP0785441A2 (en) 1997-07-23
US5995647A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
EP0264482B1 (en) Method for contactless testing of integrated circuit packaging boards under atmospheric conditions
US4417203A (en) System for contactless electrical property testing of multi-layer ceramics
US5612626A (en) System using induced current for contactless testing of wiring networks
EP0953203A2 (en) Electron bean dose control for scanning electron microscopy and critical dimension measurement instruments
US5640539A (en) IC analysis system having charged particle beam apparatus for improved contrast image
KR100272124B1 (ko) 반도체 장치의 검사를 위해 전자빔 주사를 통한 선명한 전위 콘트라스트 화상을 생성하는 방법 및 그에 사용되는 전자빔을 이용한 검사 장치
JPH03269310A (ja) 半田の形状検査方法
US4575630A (en) Electron-beam testing of semiconductor wafers
US5521516A (en) Semiconductor integrated circuit fault analyzing apparatus and method therefor
JP2003142019A (ja) 基板検査方法及び基板検査装置
JPH0236376A (ja) Cmos回路のラツチアップ検査方法および装置
JPS6164135A (ja) 半導体解析装置
JP3166849B2 (ja) 電位像取得方法とその装置
RU1798834C (ru) Способ контрол чипов на пластине
JP3259762B2 (ja) Lsi電位分布像取得方法
JPH03108349A (ja) Lsi評価装置
JP2002064127A (ja) 試料検査装置
TW202407368A (zh) 用於測試封裝基板的方法和用於測試封裝基板的裝置
JPH049682A (ja) 集積回路の導電路上の電位測定方法
SU1091251A1 (ru) Способ микроанализа гетерофазных объектов
JPS63248046A (ja) ストロボ走査型電子顕微鏡装置
JPS59172735A (ja) 半導体集積回路装置
El-Kareh Testing printed circuit boards and MCMs with electron beams
JPH0417250A (ja) 電子ビーム装置
JPH11242071A (ja) 荷電粒子線試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee