JPH0236376A - Cmos回路のラツチアップ検査方法および装置 - Google Patents

Cmos回路のラツチアップ検査方法および装置

Info

Publication number
JPH0236376A
JPH0236376A JP1142868A JP14286889A JPH0236376A JP H0236376 A JPH0236376 A JP H0236376A JP 1142868 A JP1142868 A JP 1142868A JP 14286889 A JP14286889 A JP 14286889A JP H0236376 A JPH0236376 A JP H0236376A
Authority
JP
Japan
Prior art keywords
latch
circuit
generator
infrared radiation
time interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1142868A
Other languages
English (en)
Inventor
Erich Plies
エーリツヒ、ピリース
Joerg Quincke
イエルク、クウインケ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH0236376A publication Critical patent/JPH0236376A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、CMOS回路内のラッチアップ伝播を回路
から放射される赤外線放射の検出により検査する方法お
よびこの方法を実施するための装置に関するものである
〔従来の技術〕
集積CMOS回路内には常に寄生的なサイリスク構造が
存在し、その点弧がそれと同時に生ずる電流経路の加熱
の結果として構成要素の損傷に通じ得る。原理的には、
ラッチアンプと呼ばれる現象は供給電流の跳濯的な上昇
および自己保持で認識され得るが、当該の回路部分を同
定し、また設計またはテクノロジー的措置(より高い凹
部および基板ドーピング、低抵抗のエピタキシャル層の
使用など)の変更により改善し得ない、従って、集積C
MOS回路内のラッチアップに敏感な範囲を位置6il
認するための一連の方法が開発された(たとえばVDI
報告、第659号(I987)、第381〜393頁、
シーメンス研究開発報告、第13巻(I984)、第1
号、第9〜I4頁およびIEE巳/[RPS=国際信顛
性物理シンポジウム[984、第122〜127頁参照
)、その際、IEEE/IRPsから公知の方法は特に
、旧来の液晶技術によっては位置確認可能でない一次的
なラッチアップ中心が同定され得るという利点を提供す
る。
〔発明が解決しようとする課題〕
本発明の課題は、冒頭に記載した種類の方法であって、
CMOS@路内のラッチアンプ伝播を高い位置的および
時間的分解能で検査し得る方法を提供することである。
さらに、本発明の課題は、この方法を実施するための装
置を提供することである。
(!l!!flを解決するための手段〕このi!!!題
を解決するため、本発明による方法においては、ラフチ
アツブが周期的にトリガされ、赤外線の強度が次々と複
数の測定個所において記録され、測定個所においてそれ
ぞれ、どの時間I′g!隔のなかでラッチアップのトリ
ガの後に赤外線放射の強度がしきい値に達するかが確認
され、それぞれ時間間隔を表す測定値が位置に関係して
記録され、本発明による装置においては、測定個所から
出発する赤外線放射を集束するためのレンズ系と、回路
内のそのつどの測定個所の位置を定める出力信号を生ず
るラスター発生器により駆動される偏向装置と、測定個
所切換を定める信号を制濯入力端に与えられ、ラッチア
ンプをトリガするトリガ信号を発生するための第1の装
置と、赤外線放射を検出するための検出器と、コンパレ
ータと、トリガ信号の生起とコンパレータのなかで予め
定められたしきい値の到達との間の時間間隔に相応する
測定値を発生するための第2の装置と、メモリユニット
とを含んでいる。
請求項2ないし5には請求項1記載の方法の好ましい実
施例が、また請求項マないし9には請求項6記載の装置
の好ましい実施例があげられている。
〔発明の効果〕
本発明により得られる利点は特に、CMOS回路内のラ
ッチアップ伝播が高い位1的および時間的分解能で検査
され得ることにある。
〔実施例〕
以下、図面により本発明を一層詳細に説明する。
IEEE/IRPSから公知の方法では、CMOS回路
内のラッチアップ伝播が、回路から放射される赤外線の
検出により検査される。その際、特に重要なのは、サイ
リスタ構造の電気的加熱の結果として生じ、λ−8ない
し101mに強度極大を有する熱放射と、過剰な電子−
正孔対の再結合により発生され、特に通過方向の極性の
pn接合の範囲内に生じ、λ=1.1μmに強度極大を
存する赤外線放射とである。CMOS回路内のラッチア
ップ伝播を高い位置的および時間的分解能で変形された
走査レーザー顕微鏡で検査し得るように、 回路の寄生的なサイリスタ構造をトリガ信号により制御
されて周期的に点弧し、 一再結合および(または)熱放射(以下単に赤外線放射
という)の強度を次々と、回路を好ましくはラスター状
に覆う複数の測定個所において記録し、 一測定個所においてそれぞれ、どの時間間隔てのなかで
ラフチアツブのトリガの後に赤外線放射の強度!  (
t)が予め定められたしきい(i! 1 。
に達するかを確認し、 それぞれ時間間隔て=js−1゜(ここで、1゜はラッ
チアップをトリガするトリガ信号の生起の時点、またt
、はしきい値t0の到達の時点)を表す測定値を記録し
、 場合によっては回路の像を発生し、その際に時間間隔で
が測定個所にそれぞれ対応付けられている像点の明るさ
を決定する ことが提案される。
本発明による方法を実施するためには、たとえば走査(
Scanning)、第7巻(I985L第88〜96
頁から公知の走査レーザー顕微鏡を使用し得る。その概
略の構成が第1図に示されている。
この走査レーザー顕微鏡は光源Q(ヘリウム−ネオンレ
ーザ−)と、レーザービームLAを広げるための望遠鏡
TEと、音響光学的変調器MOと、半透過性鏡H3と、
2つの高精度のガルバノメータ鏡S1およびS2から成
る偏向ユニットと、偏向鏡USと、試料IC1好ましく
は集積CMOS回路の上にレーザービームLAの焦点を
合わせるための対物レンズOLとを含んでいる。さらに
走査レーザー類vIImは第1図には示されていないテ
レセンドリンク光学系をも設けられており、この光学系
は、レーザービームLAが対物瞳のなかに位置的にとど
まり、またこうして瞳を回転点とする回転運動のみを行
うことを保証する。こうして、直交軸線の回りに回転可
能なガルバノメータ鏡S1およびS2の位置に無関係に
常に対物レンズOLの全開口が利用され、その際に試料
IC上の光点の大きさは試料表面の平面内の焦点の位置
に無関係である。
試料Ic上のレーザービームLAの位置を定める偏向電
圧は高精度のラスター発生器SGのなかで発生され、ま
たタンデム増幅器VTVのなかで増幅され、その出力信
号がmslおよびS2に対応付けられている駆動ユニッ
トASIおよびAS2の入力端に与えられている。試料
ICの明像を発生するため、対物レンズOLのなかへ後
方散乱されて半透過性鏡H3により偏向されたビームが
光電子増倍管PMにより検出され、その増幅された出力
信号がモニタMOの書込みビームの強度を高める。モニ
タMOの前に好ましくはビデオ増幅器Zv■が接続され
ており、その入力端には光電子増倍管PMの出力信号も
試料IC上のレーザービームLAの位置を表すタンデム
増幅器VTVの出力信号も与えられている。測定データ
(試料IC上の測定個所の座標、後方散乱されたビーム
の強度など)は、測定後にそれらを表示かつ評価し得る
ように、通常の仕方でモニタMOに対応付けられている
像メモリBSPのなかに記憶される。
本発明による方法を実施するため走査レーザー顕微鏡は
追加的に、光路内に組込み可能な偏向鏡ASを設けられ
ており(本方法の実施のために主要な走査レーザー顕微
鏡の構成要素のみが示されている第2図を参照)、それ
によりそのつどの測定個所から出発する赤外線放射IR
が偏向されて検出器DTに供給される。その際、試料表
面上の測定個所の位置は鏡SlまたはS2の位置を定め
るラスター発生器SGの偏向電圧により予め定められる
。こうして、鏡31またはS2の駆動ユニットAS1お
よびAS2に第3図f、gに示されているのこぎり波状
の信号を与えるならば、測定個所がラスター状に試料表
面にわたり分布される。
偏向された赤外線放射は2つのレンズおよび1つの孔絞
り(絞り直径:数μm)から成る空間フィルタ(擾乱お
よび背景放射の抑制)を通過し、続いて窒素冷却された
ゲルマニウム−ビン−ダイオードにより検出される。検
出器DTの後にコンパレータCMPが接続されており、
そのなかで赤外線放射rRの強度1 (t)を表す信号
が好ましくは設定可能なしきい値1.と比較される。コ
ンパレータCMPは、強21  (t)が予め定められ
たしきい値1.に達するときには常にトリガ信号を、出
力側で像メモリBSPのデータ入力端と接続されている
サンプル・アンド・ホールド回路SHに与える。
試料ICのなかでラッチアップがパルス化された供給電
圧により周期的にトリガされ、また抑制される。従って
、試料ICの駆動はラフチアシブトリガ信号を発生する
パルス発生器PCを介して行われる。パルス発生器PG
の制御入力端は測定個所切換(周波数fAt”tloo
Hz−1kHz)を定める信号CLK、たとえばラスク
ー発生器SGの内部クロック信号を与えられている。そ
の際、パルス発生器PGの出力信号(ラッチアップ・ト
リガ信号、第3図C参照)はのこぎり波発生器RGの入
力端にも与えられており、その出力電圧(第3図C参照
)はサンプル・アンド・ホールド回路S Hのなかで、
そのつどの測定個所における赤外線放射IR(第3図す
参照)の強度1 (t)がコンパレータCMPのなかで
予め定められたしきい値■。に達するまで積分される(
積分を終了するコンパレータCMPのトリガ信号は第3
図d中に示されている)0次いでサンプル・アンド・ホ
ールド回路SHの出力信号(第3図C参照)はラフチア
ツブ−トリガ信号の生起(時点to)としきい値I0の
到達(時点ts)との間の時間間隔τ=t、−toを表
す0時間間隔τに相当する測定値が続いて像メモリBS
Pのなかに読入れられ、その第2の入力端は同時にその
つどの測定個所の座標をラスクー発生器SGから受は入
れる。
測定の終了後に試料ICの像が走査レーザー顕微鏡のモ
ニタMO上に発生され、その際に時間間隔て−1,−1
,を表す測定値が測定個所にそれぞれ対応付けられてい
る像点の明るさを決定する。
等しい明るさの線は特定の時点t、でのラッチアップ−
フロントの伝播環を示す。
本発明はもちろん前記の実施例に限定されない。
たとえば、寄生的サイリスタ構造を回路のラッチアップ
に敏感な範囲に向けられるレーザーまたは電子線によっ
ても点弧することが容易に可能である。
もちろん、偏向された赤外線放射を波長依存性のビーム
スプリフタにより、再結合放射および熱放射を表す2つ
の部分ビームに分割し、その強度をそれぞれ当該のビー
ムに対して敏感な検出器で測定することも可能である。
【図面の簡単な説明】
第1図は1つの走査レーザー顕微鏡の概略構成を示す図
、第2図は本発明による方法を実施するための1つの装
置の実施例を示す図、第3図は本発明による装置のなか
で生ずるいくつかの信号の時間的関係を示す図である。 ASI、AS2・・・駆動ユニット BSP・・・像メモリ CMP・・・コンパレータ DT・・・検出器 H3・・・半透過性鏡 ■。・・・しきい値 IC・・・試料(CMOS回路) IR・・・赤外線放射 LA・・・レーザービーム MO・・・音響光学変温器、モニタ OL・・・対物レンズ系 PC・・・パルス発生器 PM・・光電子増倍管 Q・・・光源 RF・・・空間フィルタ RG・・・のこぎり波発生器 Sl、S2・・・偏向ユニット SC・・・ラスクー発生器 SH・・・サンプル・アンド・ホールド回路TE・・・
望遠鏡 US・・・偏向鏡 VTV・・・タンデム増幅器

Claims (1)

  1. 【特許請求の範囲】 1)CMOS回路内のラッチアップ伝播を、回路から放
    射される赤外線放射(IR)の検出により検査するため
    の方法において、 ラッチアップが周期的にトリガされ、 赤外線(IR)の強度(I(t))が次々 と複数の測定個所において記録され、 測定個所においてそれぞれ、どの時間間隔 (τ)のなかでラッチアップのトリガの後に赤外線放射
    (IR)の強度(I(t))がしきい値(I_0)に達
    するかが確認され、 それぞれ時間間隔(τ)を表す測定値が位 置に関係して記録される ことを特徴とするCMOS回路のラッチア ップ検査方法。 2)回路(IC)の像がディスプレイ装置(MO)上に
    発生され、その際に時間間隔(τ)が測定個所にそれぞ
    れ対応付けられている像点の明るさを決定することを特
    徴とする請求項1記載の方法。 3)ラッチアップが回路(IC)に向けられた粒子線(
    LA)によりトリガされることを特徴とする請求項1ま
    たは2記載の方法。 4)ラッチアップが電気的トリガ信号によりトリガされ
    ることを特徴とする請求項1または2記載の方法。 5)測定個所が回路(IC)をラスター状に覆うことを
    特徴とする請求項1ないし4の1つに記載の方法。 6)請求項1記載の方法を実施するための装置において
    、 測定個所から出発する赤外線放射(IR) を集束するためのレンズ系(OL)と、 回路(IC)内のそのつどの測定個所の位 置を定める出力信号を生ずるラスター発生器(SG)に
    より駆動される偏向装置(S1、S2)と、 測定個所切換を定める信号(CLK)を制 御入力端に与えられ、ラッチアップをトリガするトリガ
    信号を発生するための第1の装置(PG)と、 赤外線放射(IR)を検出するための検出 器(DT)と、 コンパレータ(CMP)と、 トリガ信号の生起とコンパレータ(CMP)のなかで予
    め定められたしきい値(I_0)の到達との間の時間間
    隔(τ)に相応する測定値を発生するための第2の装置
    と、 メモリユニット(BSP)と を含んでいることを特徴とするCMOS回 路のラッチアップ検査装置。 7)第1の装置が回路(IC)を駆動するパルス発生器
    (PG)から成っていることを特徴とする請求項6記載
    の装置。 8)第2の装置が、入力端にトリガ信号を与えられるの
    こぎり波発生器(RG)と、入力端でのこぎり波発生器
    (RG)の出力端と接続されているサンプル・アンド・
    ホールド回路(SH)とを有し、サンプル・アンド・ホ
    ールド回路(SH)のトリガ入力端がコンパレータ(C
    MP)の出力信号を与えられていることを特徴とする請
    求項6または7記載の装置。 9)検出器(DT)の前に接続されている空間フィルタ
    (RF)を含んでいることを特徴とする請求項6ないし
    8の1つに記載の装置。
JP1142868A 1988-06-08 1989-06-05 Cmos回路のラツチアップ検査方法および装置 Pending JPH0236376A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3819488 1988-06-08
DE3819488.0 1988-06-08

Publications (1)

Publication Number Publication Date
JPH0236376A true JPH0236376A (ja) 1990-02-06

Family

ID=6356116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1142868A Pending JPH0236376A (ja) 1988-06-08 1989-06-05 Cmos回路のラツチアップ検査方法および装置

Country Status (3)

Country Link
US (1) US5012100A (ja)
EP (1) EP0345701A3 (ja)
JP (1) JPH0236376A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234907A (ja) * 2011-04-28 2012-11-29 Fujitsu Semiconductor Ltd 半導体素子の検査方法
WO2014174577A1 (ja) 2013-04-22 2014-10-30 Ykk株式会社 スライドファスナー用射出成形エレメント及びそれを備えたスライドファスナー

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2036453B1 (es) * 1991-06-21 1995-12-16 Consejo Superior Investigacion Estructura de test para la caracterizacion, del latch-up en circuitos cmo5.
US5504431A (en) * 1991-12-09 1996-04-02 Matsushita Electric Industrial Co., Ltd. Device for and method of evaluating semiconductor integrated circuit
JP4397993B2 (ja) * 1999-03-24 2010-01-13 オリンパス株式会社 顕微鏡写真撮影装置
TW508714B (en) * 2001-12-21 2002-11-01 Chen Miin Jang Inspection method of interface quality between silicon semiconductor and gate insulation layer in metal oxide semiconductor device
US7450245B2 (en) * 2005-06-29 2008-11-11 Dcg Systems, Inc. Method and apparatus for measuring high-bandwidth electrical signals using modulation in an optical probing system
US8115170B2 (en) * 2007-01-09 2012-02-14 International Business Machines Corporation Method and apparatus for creating time-resolved emission images of integrated circuits using a single-point single-photon detector and a scanning system
CN103997325B (zh) * 2014-04-09 2016-09-21 西北核技术研究所 一种脉冲响应型瞬时电离辐射敏感电子开关
CN105005322B (zh) * 2015-06-24 2018-02-02 大族激光科技产业集团股份有限公司 扫描振镜运动轨迹的规划方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006249B1 (ko) * 1983-04-01 1991-08-17 가부시기가이샤 히다찌세이사꾸쇼 반도체 장치
US4504155A (en) * 1984-03-01 1985-03-12 Chip Supply Time-to-voltage converter
JPS61263235A (ja) * 1985-05-17 1986-11-21 Hitachi Ltd 検査装置
DD254998A1 (de) * 1985-07-26 1988-03-16 Zeiss Jena Veb Carl Anordnung zur bildlichen darstellung und analyse von fluoreszenzsignalen
US4680635A (en) * 1986-04-01 1987-07-14 Intel Corporation Emission microscope
US4755874A (en) * 1987-08-31 1988-07-05 Kla Instruments Corporation Emission microscopy system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234907A (ja) * 2011-04-28 2012-11-29 Fujitsu Semiconductor Ltd 半導体素子の検査方法
WO2014174577A1 (ja) 2013-04-22 2014-10-30 Ykk株式会社 スライドファスナー用射出成形エレメント及びそれを備えたスライドファスナー

Also Published As

Publication number Publication date
EP0345701A3 (de) 1990-08-29
US5012100A (en) 1991-04-30
EP0345701A2 (de) 1989-12-13

Similar Documents

Publication Publication Date Title
US6617862B1 (en) Laser intrusive technique for locating specific integrated circuit current paths
US6549022B1 (en) Apparatus and method for analyzing functional failures in integrated circuits
US5422498A (en) Apparatus for diagnosing interconnections of semiconductor integrated circuits
US6483327B1 (en) Quadrant avalanche photodiode time-resolved detection
US4703260A (en) Full chip integrated circuit tester
JPH09145795A (ja) 半導体デバイスの配線電流観測方法、検査方法および装置
US9739831B2 (en) Defect isolation methods and systems
US4902966A (en) Method and apparatus for operating a scanning microscope
JPH0236376A (ja) Cmos回路のラツチアップ検査方法および装置
CN105510809B (zh) 脉冲激光模拟单粒子试验系统及方法
US20160161556A1 (en) Defect isolation methods and systems
US6668076B2 (en) Apparatus and method for projecting an alignment image
US4670710A (en) Noncontact full-line dynamic AC tester for integrated circuits
JPH0236377A (ja) Cmos回路のラツチアツプ検査方法および装置
JPS6171344A (ja) 電気回路内部のウイークポイント位置確認方法および装置
JP7186934B1 (ja) 半導体故障解析装置及び半導体故障解析方法
JP2518533B2 (ja) 半導体集積回路内部相互配線の検査装置
EP3206226B1 (en) Analysis system and analysis method
US6075234A (en) Non-contact method and apparatus to obtain a timing signal from internal integrated circuit nodes
JPH09218155A (ja) 2次元蛍光寿命測定方法および装置
EP0526734A2 (en) Noncontact probe and active matrix array inspection apparatus using the same
US10962592B2 (en) Defect localization in embedded memory
Ziegler Laser scan microscope and infrared laser scan microcope: two important tools for device testing
JP2648947B2 (ja) 半導体装置の検査装置
JPS6337899B2 (ja)