JP3472971B2 - Ｉｃ不良解析方法及び不良解析装置 - Google Patents
Ｉｃ不良解析方法及び不良解析装置Info
- Publication number
- JP3472971B2 JP3472971B2 JP16371394A JP16371394A JP3472971B2 JP 3472971 B2 JP3472971 B2 JP 3472971B2 JP 16371394 A JP16371394 A JP 16371394A JP 16371394 A JP16371394 A JP 16371394A JP 3472971 B2 JP3472971 B2 JP 3472971B2
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- image
- test
- failure analysis
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
- H01J37/266—Measurement of magnetic- or electric fields in the object; Lorentzmicroscopy
- H01J37/268—Measurement of magnetic- or electric fields in the object; Lorentzmicroscopy with scanning beams
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】この発明は例えばＩＣの試作過程
等において使用されるＩＣ不良解析方法及びこの解析方
法を用いたＩＣ不良解析装置に関する。
等において使用されるＩＣ不良解析方法及びこの解析方
法を用いたＩＣ不良解析装置に関する。
【０００２】
【従来の技術】従来より被検査素子のチップに電子ビー
ムのような荷電粒子ビームを照射し、その照射点から放
出される２次電子の量をセンサで検出し、ＩＣのチップ
内の電位分布を２次電子像として取得し、その２次電子
像（以下セム像と称す）から不良個所を特定しようとす
る試みが各種行なわれている。
ムのような荷電粒子ビームを照射し、その照射点から放
出される２次電子の量をセンサで検出し、ＩＣのチップ
内の電位分布を２次電子像として取得し、その２次電子
像（以下セム像と称す）から不良個所を特定しようとす
る試みが各種行なわれている。
【０００３】その１例として本出願人は「特願平５−３
０１６１８号、平成５年１２月１日出願」により荷電粒
子線試験装置及び半導体集積回路試験装置を提案した。
この先に提案した試験装置では試験パターン発生器から
被検査素子に試験パターンを与え、特定した試験パター
ン信号で試験パターン信号の更新動作を停止させる。停
止状態で電子ビームを被検査素子の注目すべき配線部分
を含む領域に走査させて照射させその領域のセム像を得
ると共に、被検査素子に与えている電源電圧を正規の例
えば５Ｖにして、試験パターンを発生させ、停止試験パ
ターンまで実行する。 次に４〜３Ｖの非正規の状態に低
下させ、試験パターンを発生させ、正規電圧と同じ停止
試験パターンまで実行することにより、正規の電圧の印
加状態で取得したセム像と、非正規の電圧の印加状態で
取得したセム像の差像を複数にわたって求め、その複数
の差像の和を求めることにより被検査素子内で動作が不
一致の状態が発生すると、その不一致が生じた配線パタ
ーンの部分が黒又は白に強調されて表われることを利用
して不良個所を特定しようとしたものである。
０１６１８号、平成５年１２月１日出願」により荷電粒
子線試験装置及び半導体集積回路試験装置を提案した。
この先に提案した試験装置では試験パターン発生器から
被検査素子に試験パターンを与え、特定した試験パター
ン信号で試験パターン信号の更新動作を停止させる。停
止状態で電子ビームを被検査素子の注目すべき配線部分
を含む領域に走査させて照射させその領域のセム像を得
ると共に、被検査素子に与えている電源電圧を正規の例
えば５Ｖにして、試験パターンを発生させ、停止試験パ
ターンまで実行する。 次に４〜３Ｖの非正規の状態に低
下させ、試験パターンを発生させ、正規電圧と同じ停止
試験パターンまで実行することにより、正規の電圧の印
加状態で取得したセム像と、非正規の電圧の印加状態で
取得したセム像の差像を複数にわたって求め、その複数
の差像の和を求めることにより被検査素子内で動作が不
一致の状態が発生すると、その不一致が生じた配線パタ
ーンの部分が黒又は白に強調されて表われることを利用
して不良個所を特定しようとしたものである。
【０００４】
【発明が解決しようとする課題】先に提案した試験装置
を利用することにより、強調表示された配線パターンを
たどることにより不良個所に到達することができる。然
しながら、その作業は単調な作業の繰返しで然も長時間
に及ぶため作業者の負担は大きい。この発明の目的は不
良個所の特定を自動的に行なうことができるＩＣ不良解
析方法及び装置を提供しようとするものである。
を利用することにより、強調表示された配線パターンを
たどることにより不良個所に到達することができる。然
しながら、その作業は単調な作業の繰返しで然も長時間
に及ぶため作業者の負担は大きい。この発明の目的は不
良個所の特定を自動的に行なうことができるＩＣ不良解
析方法及び装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】この発明では被検査素子
内を複数の区画に細分化し、各区画毎に異なる条件で取
得したセム像の差像を複数求め、この複数の差像の和を
求めることにより、この和の像の中で強調表示される部
分の有無を判定し、その判定結果を不一致動作記憶手段
に書き込む。被検査素子に印加する試験パターンの和を
漸次減少させ、最後に残る不一致動作が観測される区画
を特定し、その区画を真の不良発生区画と判定する。
内を複数の区画に細分化し、各区画毎に異なる条件で取
得したセム像の差像を複数求め、この複数の差像の和を
求めることにより、この和の像の中で強調表示される部
分の有無を判定し、その判定結果を不一致動作記憶手段
に書き込む。被検査素子に印加する試験パターンの和を
漸次減少させ、最後に残る不一致動作が観測される区画
を特定し、その区画を真の不良発生区画と判定する。
【０００６】この発明によるＩＣ不良解析方法によれば
被検査素子の全領域を細分化した区画の全部からセム像
を取得し、各区画において不一致動作が存在したか否か
を判定し、その判定結果を不一致動作記憶手段に記憶す
ると共に試験パターンを停止させるまでの試験パターン
の発生アドレス数を不一致動作が無くなるまで順次少な
くする方向にずらす動作を行なわせる。
被検査素子の全領域を細分化した区画の全部からセム像
を取得し、各区画において不一致動作が存在したか否か
を判定し、その判定結果を不一致動作記憶手段に記憶す
ると共に試験パターンを停止させるまでの試験パターン
の発生アドレス数を不一致動作が無くなるまで順次少な
くする方向にずらす動作を行なわせる。
【０００７】不一致動作が発生しない試験パターンアド
レスが検出できることにより、その一つ前の試験パター
ンアドレスにおける不一致動作部分が不良個所として特
定することができる。セム像の取得動作及びそのセム像
の差像を求める動作、差像の和を求める動作、和の像の
中に強調表示される部分が有るか否かを判定する動作及
びその判定結果を記憶する動作は自動的に行なうことが
できる。従ってこの発明によればＩＣ内の不良個所の特
定を自動的に行なうことができる実益が得られる。
レスが検出できることにより、その一つ前の試験パター
ンアドレスにおける不一致動作部分が不良個所として特
定することができる。セム像の取得動作及びそのセム像
の差像を求める動作、差像の和を求める動作、和の像の
中に強調表示される部分が有るか否かを判定する動作及
びその判定結果を記憶する動作は自動的に行なうことが
できる。従ってこの発明によればＩＣ内の不良個所の特
定を自動的に行なうことができる実益が得られる。
【０００８】
【実施例】図１にこの発明の一実施例を示す。図中１０
０はＩＣ不良解析装置の全体を指す。ＩＣ不良解析装置
１００は大きく分けて、試験パターン発生器２００と、
荷電粒子ビームテスタ３００とによって構成される。荷
電粒子ビームは一般に電子ビームを用いるが、その他の
荷電粒子ビームを用いる場合もある。
０はＩＣ不良解析装置の全体を指す。ＩＣ不良解析装置
１００は大きく分けて、試験パターン発生器２００と、
荷電粒子ビームテスタ３００とによって構成される。荷
電粒子ビームは一般に電子ビームを用いるが、その他の
荷電粒子ビームを用いる場合もある。
【０００９】試験パターン発生器２００は荷電粒子ビー
ムテスタ３００に装着した被試験素子ＤＵＴに試験パタ
ーン信号を与える。試験パターン発生器２００は試験パ
ターンの発生を開始させるスタートスイッチ２０１と、
任意の時点で試験パターンの発生を停止させることに用
いるストップスイッチ２０２と、特定した試験パターン
アドレスが発生したとき試験パターンの更新動作を停止
させるための停止パターン設定手段２０３と、この停止
パターン設定手段２０３に設定した試験パターンが発生
したことを検出して試験パターンの更新動作を停止させ
るパターン保持手段２０４と試験パターンの更新動作が
停止し、再度試験パターンの更新動作が開始される毎に
被検査素子ＤＵＴに与えている電源電圧を正規の５Ｖと
４〜３Ｖの非正規の電圧に切替る電圧切替手段２０５
と、パターン発生数制御手段２０６とを具備し、試験パ
ターン信号の発生開始制御と、停止制御及び特定の試験
パターンにおいて試験パターンの更新動作を停止させる
制御を行なうことができるように構成されている。
ムテスタ３００に装着した被試験素子ＤＵＴに試験パタ
ーン信号を与える。試験パターン発生器２００は試験パ
ターンの発生を開始させるスタートスイッチ２０１と、
任意の時点で試験パターンの発生を停止させることに用
いるストップスイッチ２０２と、特定した試験パターン
アドレスが発生したとき試験パターンの更新動作を停止
させるための停止パターン設定手段２０３と、この停止
パターン設定手段２０３に設定した試験パターンが発生
したことを検出して試験パターンの更新動作を停止させ
るパターン保持手段２０４と試験パターンの更新動作が
停止し、再度試験パターンの更新動作が開始される毎に
被検査素子ＤＵＴに与えている電源電圧を正規の５Ｖと
４〜３Ｖの非正規の電圧に切替る電圧切替手段２０５
と、パターン発生数制御手段２０６とを具備し、試験パ
ターン信号の発生開始制御と、停止制御及び特定の試験
パターンにおいて試験パターンの更新動作を停止させる
制御を行なうことができるように構成されている。
【００１０】一方荷電粒子ビームテスタ３００は被検査
素子ＤＵＴに荷電粒子ビームＥＢを照射する鏡筒部３０
１と、この鏡筒部３０１の下部に設けられ、被試験素子
ＤＵＴを真空中に配置するチャンバ３０２と、このチャ
ンバ３０２の内部に設けられ、被試験素子ＤＵＴの位置
をＸ−Ｙ方向に移動させるステージ３０３と、被試験素
子ＤＵＴから発生する２次電子の量を計測するためのセ
ンサ３０４と、センサ３０４によって検出した電気信号
を試験パターン発生器２００が発生する試験パターンが
設定したパターンアドレスで停止する毎に、その試験パ
ターンが与えられている状態のセム像を画像データとし
て取込むと共に、被検査素子ＤＵＴに正規の電圧が与え
られている状態で取得したセム像と、非正規の電圧を与
えている状態で取得したセム像の差像を求める機能及び
差像の和を求める機能を具備した画像取得装置３０５
と、画像取得装置３０５で取込んだセム像及び和の像を
セム像として表示するモニタ３０６と、荷電粒子ビーム
ＥＢの出射及びその出射量（電流値）、加速電圧、走査
速度、走査面積等を制御する鏡筒制御器３０７と、画像
取得装置３０５で求めた和の像から黒又は白に強調表示
されている部分の有無を判定する判定手段３０８と、こ
の判定手段３０８の判定結果を記憶する不一致動作記憶
手段３０９として構成される。
素子ＤＵＴに荷電粒子ビームＥＢを照射する鏡筒部３０
１と、この鏡筒部３０１の下部に設けられ、被試験素子
ＤＵＴを真空中に配置するチャンバ３０２と、このチャ
ンバ３０２の内部に設けられ、被試験素子ＤＵＴの位置
をＸ−Ｙ方向に移動させるステージ３０３と、被試験素
子ＤＵＴから発生する２次電子の量を計測するためのセ
ンサ３０４と、センサ３０４によって検出した電気信号
を試験パターン発生器２００が発生する試験パターンが
設定したパターンアドレスで停止する毎に、その試験パ
ターンが与えられている状態のセム像を画像データとし
て取込むと共に、被検査素子ＤＵＴに正規の電圧が与え
られている状態で取得したセム像と、非正規の電圧を与
えている状態で取得したセム像の差像を求める機能及び
差像の和を求める機能を具備した画像取得装置３０５
と、画像取得装置３０５で取込んだセム像及び和の像を
セム像として表示するモニタ３０６と、荷電粒子ビーム
ＥＢの出射及びその出射量（電流値）、加速電圧、走査
速度、走査面積等を制御する鏡筒制御器３０７と、画像
取得装置３０５で求めた和の像から黒又は白に強調表示
されている部分の有無を判定する判定手段３０８と、こ
の判定手段３０８の判定結果を記憶する不一致動作記憶
手段３０９として構成される。
【００１１】試験パターン発生器２００は図２Ａに示す
ように試験パターンの先頭アドレスＡＤＲ1 から試験パ
ターンの発生を開始し、停止パターン設定手段２０３に
設定した停止パターンアドレスＡＤＲn で試験パターン
の更新動作を停止する。荷電粒子ビームテスタ３００は
被検査素子ＤＵＴのチップ内を図３に示すように複数の
区画Ｊ1 〜Ｊ9 に細分化し、試験パターンが停止する毎
に各区画Ｊ1 〜Ｊ9 からセム像を取得する。つまり、各
区画Ｊ1 〜Ｊ9 はそれぞれセム像取得範囲である。試験
パターン発生器２００が先頭アドレスＡＤＲ1 から停止
パターンアドレスＡＤＲn の間の試験パターンを発生す
る。停止パターンアドレスＡＤＲn で停止した１回目の
とき画像取得装置３０５は区画Ｊ1 から第１セム像を取
得する。第１セム像を取得すると画像取得装置３０５は
パターン発生器２００に画像取得完了信号を送給し、試
験パターン発生を促す。これと共に試験パターン発生器
２００は電圧切替手段２０５を制御し、被検査素子ＤＵ
Ｔに与える電源電圧を正規の５Ｖから４〜３Ｖの非正規
の電圧に切替る。試験パターン発生器２００は再度試験
パターンアドレスＡＤＲ1 〜ＡＤＲn までの試験パター
ンを発生し、試験パターンアドレスＡＤＲn で再び停止
する。試験パターンの更新動作が停止すると画像取得装
置３０５は区画Ｊ1 から第２セム像を取得する。これと
共に画像取得装置３０５は第１セム像と第２セム像の差
像を求める。
ように試験パターンの先頭アドレスＡＤＲ1 から試験パ
ターンの発生を開始し、停止パターン設定手段２０３に
設定した停止パターンアドレスＡＤＲn で試験パターン
の更新動作を停止する。荷電粒子ビームテスタ３００は
被検査素子ＤＵＴのチップ内を図３に示すように複数の
区画Ｊ1 〜Ｊ9 に細分化し、試験パターンが停止する毎
に各区画Ｊ1 〜Ｊ9 からセム像を取得する。つまり、各
区画Ｊ1 〜Ｊ9 はそれぞれセム像取得範囲である。試験
パターン発生器２００が先頭アドレスＡＤＲ1 から停止
パターンアドレスＡＤＲn の間の試験パターンを発生す
る。停止パターンアドレスＡＤＲn で停止した１回目の
とき画像取得装置３０５は区画Ｊ1 から第１セム像を取
得する。第１セム像を取得すると画像取得装置３０５は
パターン発生器２００に画像取得完了信号を送給し、試
験パターン発生を促す。これと共に試験パターン発生器
２００は電圧切替手段２０５を制御し、被検査素子ＤＵ
Ｔに与える電源電圧を正規の５Ｖから４〜３Ｖの非正規
の電圧に切替る。試験パターン発生器２００は再度試験
パターンアドレスＡＤＲ1 〜ＡＤＲn までの試験パター
ンを発生し、試験パターンアドレスＡＤＲn で再び停止
する。試験パターンの更新動作が停止すると画像取得装
置３０５は区画Ｊ1 から第２セム像を取得する。これと
共に画像取得装置３０５は第１セム像と第２セム像の差
像を求める。
【００１２】第２セム像取得後、再度被検査素子ＤＵＴ
に与える電源電圧を正規の５Ｖに戻し、再び試験パター
ンを試験パターンアドレスＡＤＲ1 〜ＡＤＲn まで発生
させ、試験パターンアドレスＡＤＲn で停止させ再び第
１セム像を取得させ、次に第２セム像を取得し、再度第
１セム像と第２セム像の差像を求める。この動作を数回
繰返し、各差像の和を求めると電源電圧の違いによって
試験パターンが停止する毎に、前回と不一致となってい
る電位の部分が次第に強調されて図４に示すように白Ｗ
Ｈと黒ＢＬのように像として表われることになる。
に与える電源電圧を正規の５Ｖに戻し、再び試験パター
ンを試験パターンアドレスＡＤＲ1 〜ＡＤＲn まで発生
させ、試験パターンアドレスＡＤＲn で停止させ再び第
１セム像を取得させ、次に第２セム像を取得し、再度第
１セム像と第２セム像の差像を求める。この動作を数回
繰返し、各差像の和を求めると電源電圧の違いによって
試験パターンが停止する毎に、前回と不一致となってい
る電位の部分が次第に強調されて図４に示すように白Ｗ
Ｈと黒ＢＬのように像として表われることになる。
【００１３】その理由は以下の如く説明することができ
る。被検査素子ＤＵＴには表面に絶縁膜が被せられてい
る。このため荷電粒子ビームを照射すると絶縁膜に電荷
が帯電する。特に試験パターンが停止する毎に同一の電
位となる正常に動作している配線パターンの部分では電
荷が一定値に溜り灰色（中間調）となる。これに対し、
試験パターンが停止する毎に電源電圧の違いに応じて不
一致動作している部分では電位がＨからＬ、ＬからＨの
何れかに反転していることになるため、その部分の電位
コントラストは強調されて来る。
る。被検査素子ＤＵＴには表面に絶縁膜が被せられてい
る。このため荷電粒子ビームを照射すると絶縁膜に電荷
が帯電する。特に試験パターンが停止する毎に同一の電
位となる正常に動作している配線パターンの部分では電
荷が一定値に溜り灰色（中間調）となる。これに対し、
試験パターンが停止する毎に電源電圧の違いに応じて不
一致動作している部分では電位がＨからＬ、ＬからＨの
何れかに反転していることになるため、その部分の電位
コントラストは強調されて来る。
【００１４】以上説明した差像の和を求める動作を被検
査素子ＤＵＴに設定した区画Ｊ1 〜Ｊ9 の全てについて
実行する。各区画Ｊ1 〜Ｊ9 の差像の和を求める毎に判
定手段３０８は強調表示されている部分の有無を判定
し、その判定結果を不一致動作記憶手段３０９に書込
む。停止パターンアドレスＡＤＲn の場合に、全ての区
画Ｊ1 〜Ｊ9 について差像の和を求め終ると、判定手段
３０８はパターン発生数制御手段２０６にパターン数変
更指令を与える。パターン発生数制御手段２０６は停止
パターン設定手段２０３に停止パターンを一つ前の試験
パターンアドレスに変更する制御指令を与える。従っ
て、試験パターン発生器２００は図２Ｂに示す一つ手前
の試験パターンアドレスＡＤＲn-1 を出力すると、パタ
ーン保持手段２０４は停止パターンに一致したと判定
し、試験パターン発生器２００の試験パターンの更新動
作を停止させる。このようにして区画Ｊ1 〜Ｊ9 の全て
を１つの停止パターンについて差像の和を求め終る毎
に、試験パターンの発生数を減少させる。
査素子ＤＵＴに設定した区画Ｊ1 〜Ｊ9 の全てについて
実行する。各区画Ｊ1 〜Ｊ9 の差像の和を求める毎に判
定手段３０８は強調表示されている部分の有無を判定
し、その判定結果を不一致動作記憶手段３０９に書込
む。停止パターンアドレスＡＤＲn の場合に、全ての区
画Ｊ1 〜Ｊ9 について差像の和を求め終ると、判定手段
３０８はパターン発生数制御手段２０６にパターン数変
更指令を与える。パターン発生数制御手段２０６は停止
パターン設定手段２０３に停止パターンを一つ前の試験
パターンアドレスに変更する制御指令を与える。従っ
て、試験パターン発生器２００は図２Ｂに示す一つ手前
の試験パターンアドレスＡＤＲn-1 を出力すると、パタ
ーン保持手段２０４は停止パターンに一致したと判定
し、試験パターン発生器２００の試験パターンの更新動
作を停止させる。このようにして区画Ｊ1 〜Ｊ9 の全て
を１つの停止パターンについて差像の和を求め終る毎
に、試験パターンの発生数を減少させる。
【００１５】不一致動作記憶手段３０９には停止パター
ンアドレス毎に図５に示すようにマップ３０９1 ，３０
９2 ，……３０９n ，３０９n+1 を用意する。各マップ
３０９1 〜３０９n+1 は被検査素子ＤＵＴに設定した区
画Ｊ1 〜Ｊ9 に対応する記憶部Ｍ1 〜Ｍ9 を有し、例え
ば停止パターンアドレスがＡＤＲn の場合に、区画Ｊ
5 ，Ｊ6 ，Ｊ7 ，Ｊ9 で取得したセム像の差像の和に強
調表示される部分が存在した場合は図５Ａに示すマップ
３０９1 の記憶部Ｍ5 ，Ｍ6 ，Ｍ7 ，Ｍ9 に不一致動作
有りを表わす「１」論理を書き込む。
ンアドレス毎に図５に示すようにマップ３０９1 ，３０
９2 ，……３０９n ，３０９n+1 を用意する。各マップ
３０９1 〜３０９n+1 は被検査素子ＤＵＴに設定した区
画Ｊ1 〜Ｊ9 に対応する記憶部Ｍ1 〜Ｍ9 を有し、例え
ば停止パターンアドレスがＡＤＲn の場合に、区画Ｊ
5 ，Ｊ6 ，Ｊ7 ，Ｊ9 で取得したセム像の差像の和に強
調表示される部分が存在した場合は図５Ａに示すマップ
３０９1 の記憶部Ｍ5 ，Ｍ6 ，Ｍ7 ，Ｍ9 に不一致動作
有りを表わす「１」論理を書き込む。
【００１６】停止パターンアドレスがＡＤＲn-1 の場合
に、区画Ｊ5 ，Ｊ7 ，Ｊ9 で取得したセム像の差像の和
に強調表示部分が存在した場合は図５Ｂに示すようにマ
ップ３０９2 の記憶部Ｍ5 ，Ｍ7 ，Ｍ9 に不一致動作有
りを表わす「１」論理を書き込む。この動作を繰返し判
定手段３０８において強調表示の存在が検出されない状
態になった時点（図５Ｄ）で試験パターン発生器２００
は試験パターンの発生を停止し検査を終了する。
に、区画Ｊ5 ，Ｊ7 ，Ｊ9 で取得したセム像の差像の和
に強調表示部分が存在した場合は図５Ｂに示すようにマ
ップ３０９2 の記憶部Ｍ5 ，Ｍ7 ，Ｍ9 に不一致動作有
りを表わす「１」論理を書き込む。この動作を繰返し判
定手段３０８において強調表示の存在が検出されない状
態になった時点（図５Ｄ）で試験パターン発生器２００
は試験パターンの発生を停止し検査を終了する。
【００１７】つまり、停止パターンアドレスがＡＤＲ
n-m のときに、どの区画Ｊ1 〜Ｊ9 から取得したセム像
の差像の和にも強調表示部分が存在しない場合は、その
一つ前のマップ３０９n に残された不一致動作の存在を
表わす論理「１」が書き込まれた記憶部Ｍ5 （図５Ｃ）
を検出し、この記憶部Ｍ5 の位置から区画Ｊ5 に真の不
良部分が存在するものと判断することができる。
n-m のときに、どの区画Ｊ1 〜Ｊ9 から取得したセム像
の差像の和にも強調表示部分が存在しない場合は、その
一つ前のマップ３０９n に残された不一致動作の存在を
表わす論理「１」が書き込まれた記憶部Ｍ5 （図５Ｃ）
を検出し、この記憶部Ｍ5 の位置から区画Ｊ5 に真の不
良部分が存在するものと判断することができる。
【００１８】以下にその理由を説明する。１点の不良個
所で発生した不一致動作は試験パターンの印加数に対応
して漸次周辺の回路に拡散する。従って印加した試験パ
ターンの数が多い程、図５Ａに示すように不一致動作が
発生する区画の数は多くなる。印加する試験パターンの
数を漸次減ずることにより、不一致動作が発生する区画
Ｊ1 〜Ｊ9 の数は図５に示すように漸次少なくなる。印
加する試験パターンの数を減じた結果、最後に残る１区
画が特定できればその区画内に真の不良個所が存在する
ことが解る。
所で発生した不一致動作は試験パターンの印加数に対応
して漸次周辺の回路に拡散する。従って印加した試験パ
ターンの数が多い程、図５Ａに示すように不一致動作が
発生する区画の数は多くなる。印加する試験パターンの
数を漸次減ずることにより、不一致動作が発生する区画
Ｊ1 〜Ｊ9 の数は図５に示すように漸次少なくなる。印
加する試験パターンの数を減じた結果、最後に残る１区
画が特定できればその区画内に真の不良個所が存在する
ことが解る。
【００１９】また不良が発生する試験パターンも停止試
験パターンアドレスから解る。真の不良個所が存在する
区画及び試験パターンアドレスを特定できたら、その区
画及び試験パターンにおけるセム像の差像の和を画像と
して表示することにより真の不良個所を特定することが
できる。また、真に不良個所を含む区画を特定できた
ら、その区画を再び細分化し、その区画内において再度
不良点を検索することができる。
験パターンアドレスから解る。真の不良個所が存在する
区画及び試験パターンアドレスを特定できたら、その区
画及び試験パターンにおけるセム像の差像の和を画像と
して表示することにより真の不良個所を特定することが
できる。また、真に不良個所を含む区画を特定できた
ら、その区画を再び細分化し、その区画内において再度
不良点を検索することができる。
【００２０】また不良点を含む区画及びその区画内で差
像の和の像から不一致動作している配線パターンの位置
を特定することができるから、配線パターンの位置を特
定することによりＩＣ設計用のＣＡＤデータベースから
その部分の名称を呼び出すことができる。よって不良と
特定した部分の名称を表示させることもできる。
像の和の像から不一致動作している配線パターンの位置
を特定することができるから、配線パターンの位置を特
定することによりＩＣ設計用のＣＡＤデータベースから
その部分の名称を呼び出すことができる。よって不良と
特定した部分の名称を表示させることもできる。
【００２１】
【発明の効果】以上説明したセム像の差像の和を各区画
Ｊ1 〜Ｊ9 毎に求める作業、その差像の和の中に強調さ
れている部分が存在するか否かを判定する作業、その判
定結果を不一致動作記憶手段３０９に書き込む作業は、
全て自動化することができる。従ってセム像を繰返し取
得する作業のように単調な作業を自動化することができ
るから、人手を掛けることなくＩＣの不良解析を行なう
ことができる実益が得られる。
Ｊ1 〜Ｊ9 毎に求める作業、その差像の和の中に強調さ
れている部分が存在するか否かを判定する作業、その判
定結果を不一致動作記憶手段３０９に書き込む作業は、
全て自動化することができる。従ってセム像を繰返し取
得する作業のように単調な作業を自動化することができ
るから、人手を掛けることなくＩＣの不良解析を行なう
ことができる実益が得られる。
【図１】この発明の一実施例を示すブロック図。
【図２】この発明の実施例の動作を説明するための波形
図。
図。
【図３】この発明の実施例で被検査素子に設定した区画
を説明するための図。
を説明するための図。
【図４】不一致動作部分が強調表示される様子を説明す
るための図。
るための図。
【図５】不一致動作記憶手段の構成及び動作を説明する
ための図。
ための図。
１００ ＩＣ不良解析装置
２００ 試験パターン発生器
２０５ 電圧切替手段
３００ 荷電粒子ビームテスタ
３０５ 画像取得装置
３０８ 判定手段
３０９ 不一致動作記憶手段
ＤＵＴ 被検査素子
Ｊ1 〜Ｊ9 区画
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平３−162685（ＪＰ，Ａ)
特開 平５−107322（ＪＰ，Ａ)
特開 昭59−123241（ＪＰ，Ａ)
特開 平６−326165（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 31/28 - 31/3193
Claims (5)
- 【請求項１】 被検査素子内を複数の区画に細分化し、
各区画毎に異なる条件で取得した２次電子像の差像を求
める。差の有無を判定し、その判定結果を不一致動作記
憶手段に記憶し、被検査素子に印加する試験パターンの
数を漸次減少させ、最後に残る不一致動作が観測される
区画を特定し、その区画を真の不良発生区画と判定する
ことを特徴とするＩＣ不良解析方法。 - 【請求項２】 Ａ．被検査素子に荷電粒子ビームを照射
し、照射点における２次荷電粒子の放出量から、ＩＣ内
部の電位分布を２次電子像として取得し、ＩＣ内部の不
良個所を検索するＩＣ不良解析装置において、 Ｂ．被検査素子に与える電源電圧を正規の電圧に設定
し、指定した範囲の試験パターンを発生させ、設定した
試験パターンアドレスで試験パターンの更新動作を停止
し、 新たに、被検査素子に与える電源電圧を非正規の電圧に
設定し、正規の電圧を印加した時と同一条件の試験パタ
ーンを発生させ、正規の電圧の時に設定した試験パター
ンアドレスで試験パターンの更新動作を停止し、 以上の動作を繰り返し行う機能を持つパターン発生器
と、 Ｃ．被検査素子に正規の電源電圧が与えられている状態
で、試験パターン発生器が試験パターンの更新動作を停
止し、被検査素子の全領域を細分化した一つの区画から
２次電子像を取得し、 非正規の電源電圧が与えられている状態で、正規の電源
電圧と同じ区画から２次電子像を取得し、 正規の電源電圧が与えられている状態の２次電子像と非
正規の電源電圧が与えられている状態の２次電子像の差
像と、各差像の和の像を求める機能を具備した画像取得
手段と、 Ｄ．画像取得手段が求めた画像にコントラストの差が有
るか否かを判定し、不一致動作の有無を検出する判定手
段と、 Ｅ．判定手段の判定結果を上記各区画毎に記憶する不一
致動作記憶手段と、 Ｆ．被検査素子に設定した区画の全てについて不一致動
作の有無の判定が終了する毎に、上記試験パターン発生
器の試験パターン発生数を漸次減少する方向に制御する
パターン発生数制御手段と、 を設けたことを特徴とするＩＣ不良解析装置。 - 【請求項３】 請求項１記載のＩＣ不良解析方法におい
て、真の不良発生区画が判定された後、その不良発生区
画を再度細分化して２次電子像の取得を繰返し、不良発
生区画内において再度不良発生区画を特定する機能を具
備したＩＣ不良解析方法。 - 【請求項４】 請求項２記載のＩＣ不良解析装置におい
て、判定手段の判定結果が全ての区画に関して不一致動
作が無しと判定した状態で解析動作を終了させるように
構成したことを特徴とするＩＣ不良解析装置。 - 【請求項５】 請求項１記載のＩＣ不良解析方法におい
て、真の不良発生区画で得られる強調表示部分の配線パ
ターンをＩＣ設計データから、配線名を特定するように
したＩＣ不良解析方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16371394A JP3472971B2 (ja) | 1994-07-15 | 1994-07-15 | Ｉｃ不良解析方法及び不良解析装置 |
| US08/500,059 US5521517A (en) | 1994-07-15 | 1995-07-10 | Method and apparatus for detecting an IC defect using a charged particle beam |
| DE19525536A DE19525536C2 (de) | 1994-07-15 | 1995-07-13 | Verfahren und Vorrichtung zur Feststellung eines Fehlers in einem IC unter Verwendung eines Strahls geladener Teilchen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16371394A JP3472971B2 (ja) | 1994-07-15 | 1994-07-15 | Ｉｃ不良解析方法及び不良解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0829503A JPH0829503A (ja) | 1996-02-02 |
| JP3472971B2 true JP3472971B2 (ja) | 2003-12-02 |
Family
ID=15779231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16371394A Expired - Fee Related JP3472971B2 (ja) | 1994-07-15 | 1994-07-15 | Ｉｃ不良解析方法及び不良解析装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5521517A (ja) |
| JP (1) | JP3472971B2 (ja) |
| DE (1) | DE19525536C2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844416A (en) * | 1995-11-02 | 1998-12-01 | Sandia Corporation | Ion-beam apparatus and method for analyzing and controlling integrated circuits |
| JPH09184715A (ja) * | 1995-12-28 | 1997-07-15 | Hitachi Ltd | パターン形状検査装置 |
| JP2776358B2 (ja) * | 1996-01-12 | 1998-07-16 | 日本電気株式会社 | 電子ビームによるｌｓｉ検査方法及び装置 |
| US6542830B1 (en) * | 1996-03-19 | 2003-04-01 | Hitachi, Ltd. | Process control system |
| US5945833A (en) * | 1996-11-27 | 1999-08-31 | University Of Massachusetts | Method for testing semiconductor devices which measures internal potential distribution, internal electric field, and internal doping profile |
| JP3340659B2 (ja) * | 1997-10-31 | 2002-11-05 | 日本碍子株式会社 | 電子部品の外観検査装置及び電子部品の外観検査方法 |
| JP3415035B2 (ja) * | 1998-08-07 | 2003-06-09 | オー・エイチ・ティー株式会社 | 基板検査用センサプローブおよびその製造方法 |
| JP3189801B2 (ja) | 1998-08-28 | 2001-07-16 | 日本電気株式会社 | 半導体評価装置，これに用いる磁界検出器及びこの製造方法並びに半導体評価用プログラムを記憶した記憶媒体 |
| JP2000162286A (ja) * | 1998-12-01 | 2000-06-16 | Advantest Corp | 電子ビームテスタ及び画像処理装置 |
| US6232787B1 (en) * | 1999-01-08 | 2001-05-15 | Schlumberger Technologies, Inc. | Microstructure defect detection |
| US6249136B1 (en) * | 1999-06-28 | 2001-06-19 | Advanced Micro Devices, Inc. | Bottom side C4 bumps for integrated circuits |
| US6359451B1 (en) | 2000-02-11 | 2002-03-19 | Image Graphics Incorporated | System for contactless testing of printed circuit boards |
| WO2001058558A2 (en) | 2000-02-14 | 2001-08-16 | Eco 3 Max Inc. | Process for removing volatile organic compounds from an air stream and apparatus therefor |
| SE516239C2 (sv) * | 2000-04-28 | 2001-12-03 | Mydata Automation Ab | Metod och anordning för bestämning av nominella data för elektroniska kretsar, genom att ta en digital bild och jämföra med lagrade nominella data. |
| JP3696507B2 (ja) * | 2000-12-28 | 2005-09-21 | 株式会社アドバンテスト | 試験装置、試験方法、及び生産方法 |
| JP4253576B2 (ja) * | 2003-12-24 | 2009-04-15 | 株式会社日立ハイテクノロジーズ | パターン欠陥検査方法及び検査装置 |
| JP4733959B2 (ja) * | 2003-12-24 | 2011-07-27 | 株式会社日立ハイテクノロジーズ | プローブ接触方法及び荷電粒子線装置 |
| JP2011035206A (ja) * | 2009-08-03 | 2011-02-17 | Renesas Electronics Corp | 半導体装置の解析装置及び半導体装置の解析方法 |
| WO2019181923A1 (ja) * | 2018-03-23 | 2019-09-26 | 住友重機械工業株式会社 | 建設機械の支援装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3331931A1 (de) * | 1983-09-05 | 1985-03-21 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur qualitativen oder quantitativen potentialmessung an einer mit einer passivierungsschicht versehenen elektronischen schaltung |
| EP0504944B1 (en) * | 1991-03-22 | 1998-09-23 | Nec Corporation | Method of analyzing fault using electron beam |
| JP2768069B2 (ja) * | 1991-08-20 | 1998-06-25 | 日本電気株式会社 | 集積回路の故障解析方法 |
| US5404110A (en) * | 1993-03-25 | 1995-04-04 | International Business Machines Corporation | System using induced current for contactless testing of wiring networks |
| US5528156A (en) * | 1993-07-30 | 1996-06-18 | Advantest Corporation | IC analysis system and electron beam probe system and fault isolation method therefor |
-
1994
- 1994-07-15 JP JP16371394A patent/JP3472971B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-10 US US08/500,059 patent/US5521517A/en not_active Expired - Fee Related
- 1995-07-13 DE DE19525536A patent/DE19525536C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5521517A (en) | 1996-05-28 |
| DE19525536A1 (de) | 1996-01-18 |
| JPH0829503A (ja) | 1996-02-02 |
| DE19525536C2 (de) | 2002-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3472971B2 (ja) | Ｉｃ不良解析方法及び不良解析装置 | |
| US5757198A (en) | Method and apparatus for detecting an IC defect using charged particle beam | |
| US5589780A (en) | IC Analysis system and electron beam probe system and fault isolation method therefor | |
| US4755874A (en) | Emission microscopy system | |
| US4761607A (en) | Apparatus and method for inspecting semiconductor devices | |
| US5640539A (en) | IC analysis system having charged particle beam apparatus for improved contrast image | |
| JP2907146B2 (ja) | メモリｌｓｉの特定箇所探索方法および探索装置 | |
| JP7173937B2 (ja) | 荷電粒子線装置 | |
| US5592099A (en) | IC tester joined with ion beam tester and the detection method of the failure part of IC | |
| JP3589938B2 (ja) | 半導体装置の検査装置及び検査方法 | |
| JP2920908B2 (ja) | 荷電粒子ビームを用いるｉｃ欠陥検出方法及びその装置 | |
| JPH0126536B2 (ja) | ||
| US6294918B1 (en) | Method for locating weak circuit having insufficient driving current in IC chips | |
| JP7499864B2 (ja) | 検査方法 | |
| JP2002313861A (ja) | パターン検査装置およびパターン検査方法 | |
| JPS5976439A (ja) | 半導体装置の診断方法 | |
| JP3699215B2 (ja) | Ｌｓｉ用不良解析装置 | |
| Komatsu et al. | An electron beam test system linked with a CAD database | |
| JPH07318619A (ja) | Ｉｃ不良解析装置及び荷電粒子ビームテスタ | |
| JPH09329649A (ja) | Ｌｓｉ不良自動解析装置及び解析方法 | |
| JPH07325051A (ja) | 画像のアライメント補正方法 | |
| JPS6220228A (ja) | 走査電子顕微鏡画像検出方式 | |
| JP3166849B2 (ja) | 電位像取得方法とその装置 | |
| JPH07287055A (ja) | イオンビームテスタ並びにそれを使ったｉｃ試験装置及びこの装置を用いたｉｃの不良部分特定方法 | |
| JPH0792240A (ja) | Ｉｃの不良部分特定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030805 |
|
| LAPS | Cancellation because of no payment of annual fees |