JP2907146B2 - メモリｌｓｉの特定箇所探索方法および探索装置 - Google Patents

メモリｌｓｉの特定箇所探索方法および探索装置

Info

Publication number
JP2907146B2
JP2907146B2 JP8240348A JP24034896A JP2907146B2 JP 2907146 B2 JP2907146 B2 JP 2907146B2 JP 8240348 A JP8240348 A JP 8240348A JP 24034896 A JP24034896 A JP 24034896A JP 2907146 B2 JP2907146 B2 JP 2907146B2
Authority
JP
Japan
Prior art keywords
memory
memory lsi
lsi
cell
observation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8240348A
Other languages
English (en)
Other versions
JPH1092883A (ja
Inventor
正明 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8240348A priority Critical patent/JP2907146B2/ja
Priority to US08/915,326 priority patent/US5933522A/en
Priority to CN97118628A priority patent/CN1096111C/zh
Priority to KR1019970046719A priority patent/KR100289271B1/ko
Publication of JPH1092883A publication Critical patent/JPH1092883A/ja
Application granted granted Critical
Publication of JP2907146B2 publication Critical patent/JP2907146B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はメモリ装置を内蔵し
たＬＳＩの分析や加工および観察システムおよび方法に
関する。
【０００２】
【従来の技術】従来よりメモリＬＳＩの生産中に発生し
たウエハ面内の不良原因を明らかにするために、不良箇
所を走査型電子顕微鏡で詳細に観測すること、集束イオ
ンビーム（ＦＩＢ）で切断加工してその断面を観察する
こと、および、電子線プローブマイクロアナリシス（Ｅ
ＰＭＡ）などを用いた組成分析が行なわれている。不良
箇所の観察や組成分析をする場合、ウエハ面内のある場
所を原点として、観察したい場所を座標で指定する必要
がある。観察箇所を指定する際の不良箇所の特定基準は
大きく分けて２種類あり、第１は光学的外観検査装置を
用いた形状が異常な箇所であり、第２はテスターを用い
た電気的に機能が不良な箇所である。
【０００３】光学的外観検査装置による形状異常箇所の
特定は、例えば、米国のケー・エル・エー（ＫＬＡ）社
の製品であるウエハ外観検査装置、モデルＫＬＡ２１ｘ
ｘシリーズでは、ウエハ面内のほぼ中央にあるＬＳＩチ
ップの片隅を原点とし、ウエハまたはこれを装着した台
を移動し、形状異常箇所までの距離を算出することによ
り行われている。テスターによる電気的機能不良箇所
は、メモリＬＳＩ内に規則正しく配列されているメモリ
セルで指定される。メモリセルの指定は、通常、ウエハ
面内の相対的な配置を指定する物理アドレスとは異なる
回路図上の座標である論理アドレスとＩ／Ｏと呼ばれる
データ入出力端子番号の指定を用いて行なわれる場合が
多い。
【０００４】テスターによる電気的機能不良箇所の結果
が論理アドレスにより特定される場合には、電気的不良
箇所を指定するために、論理アドレスからウエハ面内の
物理アドレスへの変換を行い、さらに実配列座標への変
換を行うことが必要とされ、この結果、はじめて組成分
析や各種観察が可能になる。論理アドレスから物理アド
レスへの変換はスクランブル関数によって関係づけられ
る。スクランブル関数は、論理アドレスやＩ／Ｏ番号を
入力とする論理演算子であるＮＯＴ（またはＩＮＶで反
転の意味），ＡＮＤ，ＯＲ，ＮＡＮＤ，ＮＯＲ，ＸＯ
Ｒ，ＸＮＯＲ，ＢＵＦＦＥＲ（入力を加工しない意味）
のいずれかもしくはこれらの組み合せによって構成さ
れ、組み合せはＬＳＩの品種によって異なる。物理アド
レスは、セル間の相対位置座標を表すので、物理アドレ
スにセル寸法を乗じ、セル間に挿入される配線や周辺回
路の寸法およびメモリＬＳＩ上の実配列の座標原点から
物理アドレス原点までの距離を加えると不良セルの実配
列座標を明らかにすることができる。
【０００５】テスターによる電気的機能不良箇所をウエ
ハ面内分布に変換して不良分布を知る手段としてビット
マップ表示がある。これは、メモリ内の不良セルに相当
する物理アドレスを座標上の点として表示するもので、
紙に印刷する場合とワークステーションなどの画面上で
表示する場合がある。上記のようなテスターにより電気
的機能不良箇所を特定し、スクランブル関数によって論
理アドレスから物理アドレスへの変換を行なって既知の
原点からのウエハ面内の距離とし、分析や各種観察のた
めにウエハまたはウエハが装着されている台を原点から
所望の距離分だけ移動させる。
【０００６】
【発明が解決しようとする課題】上述した従来の技術の
うち、光学的外観検査装置による形状異常箇所の特定に
おいては、分析や各種観察のためにウエハまたはウエハ
が装着されている台を原点から所望の距離分だけ移動さ
せるが、台の送り機構や距離検出機構の精度が不良箇所
を指定する位置精度に較べて低い場合には、実際の不良
箇所と異なる位置について分析や観察を行なうこととな
り、不良原因を的確に把握することができないという問
題点がある。上記の問題点は、テスタを用いて不良箇所
を指定した後に分析や観察を行なう場合にも同様に発生
する。電気的試験の結果、不良アドレスから不良セルを
特定し、さらにメモリＬＳＩチップの寸法やセルの寸法
を設計情報から読みとって原点からの不良セルの距離を
算出することができても、台の移動精度が相対的に低け
れば正しい不良セルの分析や各種観察は不可能である。
例えば、１６Ｍｂｉｔダイナミックランダムアクセスメ
モリ（以下ＤＲＡＭと称す）ＬＳＩのセル寸法は１μｍ
に満たないのに対し、現状の台の移動精度は１μｍ程度
である。６４Ｍｂｉｔや２５６Ｍｂｉｔと高集積化する
につれ、セル寸法は台の移動精度よりさらに小さくな
る。
【０００７】メモリＬＳＩウエハ上の原点からの不良セ
ルまでに含まれるメモリＬＳＩ数を積算した結果に、メ
モリＬＳＩの寸法を乗じたり、セルの寸法を乗じること
により距離を算出すると、メモリＬＳＩの寸法やセルの
寸法に含まれる誤差が積算数分だけ拡大してしまう。ま
た、メモリ内の不良セルに相当する物理アドレスを座標
上の点として表示するビットマップ表示の場合には、不
良原因がセル側でなく、セルを駆動する周辺回路側に存
在する場合であっても不良アドレスに相当するセルの位
置を算出してしまう。このため、分析や加工および観察
を行っても、不良の原因がセル側と周辺回路のいずれに
あるかを明らかにできないという問題点がある。不良原
因がセルを駆動する周辺回路側に存在する場合は、分析
や加工および観察を行う前に位置や寸法を不良セルから
不良セルを駆動する周辺回路側にあらかじめ補正しなけ
ればならない。このような補正は電気的試験の結果に基
づいて判断して行なう必要があり、さらに補正すべき周
辺回路の位置情報はメモリＬＳＩの品種毎に異なるた
め、回路設計情報やレイアウト設計情報に精通した技術
者でないと困難であり、補正作業自体も多大な時間を要
するという問題点がある。
【０００８】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、メモリＬＳＩ
の電気的不良セルの分析や各種観察において、装置の台
座送り機構の精度不足や数値の演算誤差の影響を除去し
て正確な不良セルを探索できる装置および方法を提供す
ることを第１の目的とする。また、メモリＬＳＩで顕在
化した不良アドレスの不良原因がセル側でなく、セルを
駆動する周辺回路側に存在する場合でも、不良原因の分
析や各種観察を可能にする装置および方法を提供するこ
とを第２の目的とする。
【０００９】
【課題を解決するための手段】本発明によるメモリＬＳ
Ｉの特定箇所探索方法は、複数のメモリセルが繰り返し
配置されたアレイ構造のメモリＬＳＩに対して電気的テ
ストを行ない、その結果出力される論理アドレスに対応
する物理アドレスの箇所について、分析、加工または観
察を行なう際のメモリＬＳＩの特定セル探索方法であっ
て、前記メモリセルのアレイ構造の端点、メモリセル、
メモリセル間を位置座標について連続して観察し、輝度
または明度の変化からメモリＬＳＩ上のメモリセル数を
計数し、該計数値と前記物理アドレスに示される値が一
致した箇所を前記論理アドレスの箇所とすることを特徴
とする。本発明の他の形態によるメモリＬＳＩの特定箇
所探索方法は、メモリＬＳＩに対して電気的テストを行
ない、その出力結果に基づいて特定箇所を決定して、分
析、加工または観察を行なう際のメモリＬＳＩの特定箇
所探索方法であって、メモリＬＳＩの電気的テストの結
果、顕在化した不良現象から不良原因を推定し、推定し
た不良原因に対応する不良回路の位置と寸法により示さ
れる箇所を前記特定箇所とすることを特徴とする。
【００１０】本発明によるメモリＬＳＩの特定箇所探索
装置は、複数のメモリセルが繰り返し配置されたアレイ
構造のメモリＬＳＩに対して電気的テストを行ない、そ
の結果出力される論理アドレスに対応する物理アドレス
の箇所について、分析、加工または観察を行なう際のメ
モリＬＳＩの特定セル探索装置であって、前記メモリＬ
ＳＩを移動する移動手段と、前記メモリＬＳＩを観察す
るパターン認識装置と、前記パターン認識装置の観察結
果を入力し、輝度または明度が変化した数を計数する計
数装置と、前記メモリセルのアレイ構造の端点、メモリ
セル、メモリセル間を位置座標について連続して前記パ
ターン認識装置によって観察されるように、前記移動手
段によりメモリＬＳＩを移動させ、前記計数装置による
計数値と前記物理アドレスに示される値が一致した箇所
を前記論理アドレスの箇所とする制御用コンピュータと
を有することを特徴とする。
【００１１】本発明の他の形態によるメモリＬＳＩの特
定箇所探索装置は、複数のメモリセルが繰り返し配置さ
れたアレイ構造のメモリＬＳＩに対して電気的テストを
行ない、その結果出力される論理アドレスに対応する物
理アドレスの箇所について、分析、加工または観察を行
なう際のメモリＬＳＩの特定セル探索装置であって、前
記メモリＬＳＩを移動する移動手段と、前記メモリＬＳ
Ｉを観察するパターン認識装置と、前記パターン認識装
置の観察結果を入力し、輝度または明度が変化した数を
計数する計数装置と、メモリＬＳＩの電気的テストの結
果により顕在化する不良現象に対応して不良回路の位置
と寸法とが格納されたデータベースを備え、前記不良現
象が前記データベースに格納されていない場合には、前
記メモリセルのアレイ構造の端点、メモリセル、メモリ
セル間を位置座標について連続して前記パターン認識装
置によって観察されるように、前記移動手段によりメモ
リＬＳＩを移動させ、前記計数装置による計数値と前記
物理アドレスに示される値が一致した箇所を前記論理ア
ドレスの箇所とし、前記不良現象が前記データベースに
格納されている場合には前記データベースに対応して格
納されている不良回路の位置と寸法により示される箇所
を前記特定箇所とする制御用コンピュータとを有するこ
とを特徴とする。
【００１２】「作用」上記のように構成される本発明の
うち、メモリセルアレイを連続して観察し、輝度または
明度の変化により特定する方法または装置においては、
メモリセルを移動するごとにそのことが検出され、検出
の度毎に移動により発生する誤差が解消される。顕在化
した不良現象から不良原因を推定し、推定した不良原因
に対応する不良回路の位置と寸法により示される箇所を
特定箇所とする装置および方法においては、実際に不良
が発生した箇所が特定されるので、分析が確実に行なわ
れる。
【００１３】
【発明の実施の形態】次に、本発明の第１の実施形態に
ついて図面を参照して説明する。図１は本発明の第１の
実施形態の構成を示す図であり、図２および図３はその
動作を示すフローチャートである。本実施形態は、メモ
リＬＳＩ内のセル群を含む領域（以下、セルブロックと
呼ぶ）の端までを絶対位置座標で探索した後、セルブロ
ック内のセル数を計数して探索することによって、分析
や加工および観察を行う際の台座送り機構の精度不足や
数値の演算誤差の影響を排除するものである。本実施形
態は、パターン認識装置１、計数装置２、台座送り機構
４、台座送り量検知装置５、観察装置７、メモリ８、こ
れら各構成部の制御を行なう制御用コンピュータ３およ
び台座送り機構４によりその送り量が制御され、台座送
り機構４とともに移動手段を構成する台座６から構成さ
れている。
【００１４】動作が開始されると、まず、メモリテスタ
８によりメモリＬＳＩの電気的機能検査が所定の手順に
のっとって行われ、その結果を示す論理アドレスで記述
された結果ファイルが作成される（ステップＳ１）。制
御用コンピュータ３は、ステップＳ１にて作成された論
理アドレスで記述されている結果ファイルをスクランブ
ル関数を用いて物理アドレスに変換する（ステップＳ
２）。続いて、制御用コンピュータ３は、ステップＳ２
にて物理アドレスに変換されたデータについて、不良ア
ドレスの並びを不良形状別にグループ化することで不良
データ数を減らし、各グループにグループの特徴を表す
ｃｌａｓｓ ＩＤを付加したデータベースを作成する
（ステップＳ３）。不良形状のグループ化は、例えば図
４に示すように、製品ウエハの不良の並び方を経験的に
いくつかの形状に類別することで、その例を図４に示
す。制御用コンピュータ３は、続いて、物理アドレスに
セル寸法を乗じ、セル間に挿入される配線や周辺回路の
寸法およびメモリＬＳＩ上の絶対位置座標原点から物理
アドレス原点までの距離を加えて不良の絶対位置座標を
算出する（ステップＳ４）。
【００１５】次に、制御用コンピュータ３から台座送り
量検知装置５へウエハ上の原点やメモリＬＳＩチップの
配置データが転送され、原点と座標軸が設定される（ス
テップＳ５）。これによりステップＳ４にて算出された
絶対位置座標が各種の分析や加工および観察装置７に転
送され、メモリテスタ８の論理アドレスを指定すれば共
通の絶対位置座標でウエハ上の点を指定できるようにな
る。次に、制御用コンピュータ３からパターン認識装置
１に送られるデータを、パターン認識装置１で取得した
データと比較することによって、対象とするメモリＬＳ
Ｉの品種ごとに定まっているセルブロックの端とセル形
状の画像およびマスク設計データとをパターン認識装置
１に転送する（ステップＳ６）。続いて、パターン認識
装置１で得たセルブロック端とセル形状の映像と比較す
る（ステップＳ７）。画像の位置座標に対する輝度や明
度の変化に基づいて、セルブロック端とセル形状とから
移動距離をセルの個数として把握する。
【００１６】次に、不良セルの物理アドレスが計数装置
へ転送され（ステップＳ８）、また、不良の絶対位置座
標がウエハが装着されている台座送り機構４へ転送され
る（ステップＳ９）。これにより台座６は絶対位置座標
に向かって移動する（ステップＳ１０）。パターン認識
装置１が認識したセル数は逐次、計数装置２でカウント
され（ステップＳ１１）、計数装置２のカウント値がス
テップＳ７で得られたセル数と一致すると台座６の移動
が停止する。上記のステップＳ８〜Ｓ１１の一連の動作
は以下のように行なわれる。制御用コンピュータ３が、
計数装置２へ不良セルのアドレスを転送し、同時に、台
座送り機構４に不良の絶対位置座標を転送し、台座６の
送りを命令する。台座送り機構４は不良セルの絶対位置
座標まで台座６を送る。一方、パターン認識装置１は計
数装置２へ認識したセル数を次々と転送する。計数装置
２は、パターン認識装置１で認識したセル数と制御用コ
ンピュータ３から取得したアドレスとの比較を行ない、
各値が一致すると台座送り機構４に停止命令を送る（ス
テップＳ１２）。
【００１７】次に、台座送り機構４が台座６を停止さ
せ、それを制御用コンピュータ３に伝える（ステップＳ
１３）。これにより制御用コンピュータ３は不良位置へ
の移動が終了したことを認識し、分析や加工および観察
装置７に対して分析や加工および観察の実行を許可する
（ステップＳ１４）。これにより、移動位置での各種分
析、観察、加工が行われる。次に、ステップＳ１４にて
行なわれた所望の位置における各種分析、観察加工の結
果が制御用コンピュータに転送され（ステップＳ１
５）、メモリテスタ８の関連するファイルＩＤが付され
てデータベースに保存される（ステップＳ１６）。各ス
テップＳ１５およびＳ１６は、観察装置７が、所望の位
置座標における分析や加工および観察を完了後、結果デ
ータを制御用コンピュータ３に転送することで実現され
る。また、制御用コンピュータ３は、該結果データに対
し、メモリテスタ８からのファイルと関連するファイル
ＩＤを付加して自身のデータベースに保存する。
【００１８】上記の各ステップＳ１からステップＳ１６
までの一連の作業は繰り返し行われ、制御用コンピュー
タ３は、次の不良に対し、分析や加工および観察を繰り
返す（ステップＳ１７）。最後の不良の分析や加工およ
び観察結果が制御用コンピュータ３のデータベースに保
存されると作業は終了となる（ステップＳ１８）。次
に、本発明の第２の実施形態について説明する。本実施
形態の構成は図１に示した第１の実施形態と同じであ
り、その動作のみが異なっている。図５および図６は本
実施形態の動作を示すフローチャートである。本実施形
態は、不良原因がセル側でなく、セルを駆動する周辺回
路側に存在する場合、分析や加工および観察を行う前に
位置や寸法を不良セル側から不良セルを駆動する周辺回
路側にあらかじめ補正することによって、周辺回路側の
不良原因の分析や加工および観察を可能とするものであ
る。
【００１９】図５および図６のフローチャートに示され
る本実施形態の動作のうち、ステップＳ１〜Ｓ５までは
図２に示した第１の実施形態と同様である。また、ステ
ップＳ５の後に行なわれるステップＳ１９では、不良原
因が周辺回路にあるかが確認されるが、不良原因が周辺
回路にないことが確認された場合、以後の動作は図２お
よび図３に示したステップＳ６以後の動作と同様であ
る。ステップＳ５までの作業によって、台座送り量検知
装置５に対して台座６の原点と座標軸が設定される。上
述したステップＳ１９で不良原因がセル側でなくセルを
駆動する周辺回路側にあることが確認された場合、ステ
ップＳ２０へ移行する。ステップＳ２０では、不良アド
レスに相当するセルの位置と寸法とが不良アドレスのセ
ルを駆動する周辺回路の位置と寸法とに置換する補正が
行なわれ、台座送り機構４へ該周辺回路の座標データが
転送される。
【００２０】次に、制御用コンピュータ３から台座送り
機構４へ補正されたデータを転送し、台座送り機構４
は、該周辺回路の位置座標まで台座６を送ることによ
り、ステップＳ２０にて転送されたデータに基づいてウ
エハが装着されている台座６が移動される（ステップＳ
２１）。続いて、台座６の送り量が検出され（ステップ
Ｓ２２）、所望の送り量と実際の送り量とが比較され、
これらが一致したときに台座６が停止される。この停止
を再び制御用コンピュータ３に伝えられる（ステップＳ
２３）。上記の各ステップＳ２２，Ｓ２３における一連
の作業は、以下のように行なわれる。台座送り量検知装
置５が台座６の送り量を検知し、台座送り機構４に対し
て送り量を転送する。台座送り機構４は台座送り検知装
置５から取得した位置座標と制御用コンピュータ３から
取得した位置座標との比較をし、値が一致すると台座６
を停止し、台座６の停止したことを制御用コンピュータ
３に伝える。
【００２１】以後は、第１の実施形態と同様、制御用コ
ンピュータ３が分析や加工および観察装置７に対して分
析や加工および観察の実行を許可する方法ステップＳ１
４に合流する。
【００２２】
【実施例】
実施例１ 上述した第１の実施形態を実現するための具体的な実施
例について、図１乃至図３を参照して以下に説明する。
メモリテスタ８は市販されているメモリーテスターであ
れば良く、機種、性能上の制約は特にない。メモリテス
タ８はテストプログラムに従ってメモリＬＳＩをテスト
する。期待値と異なる出力値のアドレスリストとテスト
時の消費電流値とをファイルＩＤと共に結果ファイルに
書き込む。さらに、これらに加えて期待値と異なる出力
値に至った履歴ＩＤを該結果ファイルに書き込んでも良
い。この動作はステップＳ１に対応する。
【００２３】制御用コンピュータ３は、データベースを
含む記憶媒体と通信回路とを有するエンジニアリングワ
ークステーションやパーソナルコンピュータ等であり、
本実施形態の装置全体を制御する。該データベースに
は、メモリＬＳＩの品種別データ変換に必要なデータお
よび変換方法として以下のようなデータと変換方法とを
有する。制御用コンピュータ３は、メモリテスタ８を監
視し、該結果ファイルの完成を検出すると該結果ファイ
ルを取得し、該ファイルに記された品種ＩＤに従って該
品種用のスクランブル関数を構築し、該関数を用いて不
良論理アドレスを物理アドレスに変換する。この動作は
ステップＳ２に対応する。次に、制御用コンピュータ３
は、図４に示す不良形状別およびテスト履歴別に不良ア
ドレスの並びを次々とグループ化し、各グループにグル
ープの特徴を表すｃｌａｓｓ ＩＤを付加して該結果フ
ァイルまたは該結果ファイルＩＤから連想可能なファイ
ルＩＤを付加して自身のデータベースに保存する。この
動作はステップＳ３に対応する。
【００２４】制御用コンピュータ３は、図７に示すよう
に、物理アドレスにセル寸法を乗じ、セル間に挿入され
る配線や周辺回路の寸法およびメモリＬＳＩ上の絶対位
置座標原点から物理アドレス原点までの距離を加えて不
良のメモリＬＳＩチップにおける絶対位置座標を算出し
て該結果ファイルまたは該結果ファイルＩＤから連想可
能なファイルＩＤを付加して自身のデータベースに保存
する。この動作はステップＳ４に対応する。制御用コン
ピュータ３は、台座送り量検知装置５に対しオリエンテ
ーションフラット（以下、ＯＦと呼ぶ）やノッチに代表
されるウエハ自身が有するウエハの向きを表す特徴と、
ウエハの寸法と、ウエハ上の原点およびチップ座標軸
と、メモリＬＳＩチップの寸法と、チップ上の原点およ
び位置座標軸を設定する。この動作はステップＳ５に対
応する。
【００２５】制御用コンピュータ３は、パターン認識装
置１に対象メモリＬＳＩの品種におけるブロックの端と
セル形状の画像、およびマスク設計データとを転送す
る。この動作はステップＳ６に対応する。パターン認識
装置１は固体撮像素子光学系を用い、セルブロック端か
らの距離に対する輝度信号や明度信号の変化を定量化す
る。これらのデータとセルブロック端やセルの画像やマ
スク設計データとの間で位置座標に対する輝度変化や明
度変化の類似性を比較する。そして認識した複数のセル
の寸法および寸法バラツキと、マスク設計データ中のセ
ル寸法とを比較することにより、セル上の異物やパター
ン崩れに見られる異常値を排除し、この間の距離に相当
するセル数に置き換える。また、マスク設計データから
ダミーや置換用のセルの位置と個数とを参照することに
より、ダミーセルや置換用のセルをセル数から除くこと
ができ、セルブロック端やセル形状の認識が可能にな
る。
【００２６】パターン認識装置１は自身で取得したセル
ブロックの端付近やセル領域の映像と制御用コンピュー
タ３から取得した画像の位置座標に対する輝度や明度の
変化を比較し、セルブロックの端とセル形状とを認識す
る。この動作はステップＳ７に対応する。制御用コンピ
ュータ３は、計数装置２に対して不良セルのアドレスを
転送する。この動作はステップＳ８に対応する。計数装
置２は、パターン認識装置１の認識セル数の加減算とク
リア機能および通信回路を持ち、パターン認識装置によ
るセル認識回数を加算または減算することにより、不良
アドレスと一致する回数を求め、目的とする不良セルを
探索することを可能にする。
【００２７】制御用コンピュータ３は、台座送り機構４
に対して台座送りを命令する。この動作はステップＳ９
に対応する。台座送り機構４は、該不良セルの絶対位置
座標まで台座６を送る。この動作はステップＳ１０に対
応する。パターン認識装置１は、自身で取得したセルブ
ロックの端付近やセル領域の映像と制御用コンピュータ
３から取得した画像の位置座標に対する輝度や明度の変
化を比較し、セルブロックの端とセル形状とを認識し、
複数のセルの寸法および寸法バラツキとマスク設計デー
タ中のセル寸法とを比較することにより、セル上の異物
やパターン崩れに見られる異常値（セル寸法の平均値の
ｎ倍や１／ｎの寸法（ｎは整数））を排除し、該異常値
に相当するセル数に置き換える。
【００２８】パターン認識装置１は、さらに、マスク設
計データから有効セルに含まれないダミーセルや置換用
リダンダンシーセルの位置と個数とを参照し、認識セル
数から除くことでアドレスの計数ミスを防ぐ。また、パ
ターン認識装置１が認識した該セル数を計数装置２へ送
る。これらの動作はステップＳ１１に対応する。計数装
置２は、パターン認識装置１からの認識セル数と制御用
コンピュータ３からのアドレスとの比較をし、値が一致
すると台座送り機構４に停止命令を送る。この動作はス
テップＳ１２に対応する。台座送り機構４は台座６を停
止し、台座６の停止したことを制御用コンピュータ３に
伝える。この動作はステップＳ１３に対応する。以上の
ようにして、所望の場所の各種観察、分析加工が可能に
なる。
【００２９】また、本実施例におけるパターン認識装置
１は、固体撮像素子光学系の代わりに電子顕微鏡やレー
ザー顕微鏡を用いてセルブロック端からの距離に対する
電子線やレーザー光の強度変化を利用してパターン認識
を行なうものとしてもよい。つまり、分析や加工および
観察装置７をパターン認識装置１として用いても良い。 実施例２ 次に、第２の実施形態を実現するための具体的な実施例
について、図１、図５および図６を参照して以下に説明
する。制御用コンピュータ３は、メモリテスタ８の試験
結果に示される不良現象が、消費電流や不良アドレスの
形状分類結果とから、不良原因がセル側にあるか、セル
を駆動する周辺回路側にあるかを解析する。この解析は
図８に示すように分類内容に従って行なわれ、不良原因
がセルを駆動する周辺回路側にある場合には位置及び寸
法とが周辺回路側に補正される。このような手法はＤＲ
ＡＭの生産工程における技術知識の蓄積によって確立さ
れたものである。この動作はステップＳ１９に対応す
る。
【００３０】制御用コンピュータ３は、不良原因がセル
を駆動する周辺回路側にある場合、台座送り機構４へ該
周辺回路の座標データを転送する。この動作はステップ
Ｓ２０に対応する。台座送り機構４は通信機能と台座６
を送るための駆動装置とを有する。台座送り機構４が該
周辺回路の位置座標まで台座６を送る。この動作はステ
ップＳ２１に対応する。台座送り機構４は、該位置座標
と台座送り量検知装置５からの位置座標とを比較し、値
が一致すると台座６を停止し、台座６の停止したことを
制御用コンピュータ３に伝える。この動作はステップＳ
２２に対応する。台座送り量検知装置５は、通信機能と
台座の送り量を検知するための検知装置を有する。ま
た、台座６は、台座送り機構５によって駆動される。台
座６は、粗く動く粗動台座と、微小範囲で動く微動台座
とが組み合わされている。さらには、パターン認識や分
析や加工や観察を行う装置の電磁波や荷電粒子を導く
鏡、レンズ、または管を組み合わせても良い。
【００３１】制御用コンピュータ３が分析や加工および
観察装置７に対し、分析や加工および観察の実行を許可
する。この動作はステップＳ１４に対応する。分析や加
工や観察を行う装置７は、通信機能を有し、分析や加工
や観察に電磁波（可視光、赤外光、紫外光、Ｘ線、電
波、位相を整えた電磁波であるレーザー）を用いたも
の、または荷電粒子（電子、イオン、プラズマ）を用い
たもの１種類または任意に組み合わせた装置である。分
析や加工および観察装置７は、該座標における分析や加
工および観察を完了後、結果データを制御用コンピュー
タ３に転送する。この動作はステップＳ１５に対応す
る。制御用コンピュータ３は、結果データを受け取ると
メモリテスタ８からの結課ファイルから連想可能なファ
イルＩＤを付加して自身のデータベースに保存する。こ
の動作はステップＳ１６に対応する。
【００３２】制御用コンピュータ３は、ある１つの不良
を解析し終わると、次の不良に対して分析や加工および
観察を繰り返す。この動作はステップＳ１７に対応す
る。最後の不良の分析や加工および観察結果を制御用コ
ンピュータ３のデータベースに保存完了すると作業を終
了する。この動作はステップＳ１８に対応する。以上の
ようにして、所望の場所の各種観察、分析加工が可能に
なる。
【００３３】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。請求項
１に記載した方法および請求項２に記載したものにおい
ては、移動手段による移動精度不足に大きく影響を受け
ることがなくなり、正確な位置精度が得られるため、高
精度な位置決めによる分析や加工および観察を短時間に
行なうことができる効果がある。請求項３に記載の方法
および請求項４に記載のものにおいては、実際に不良が
発生した箇所が特定されるため、誤った位置にて分析や
加工および観察を行なうことが避けられ、不良箇所の分
析や加工および観察を迅速に行なうことができる効果が
ある。また、不良原因の正確な分布状況を把握すること
も容易になる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示すブロック図であ
る。
【図２】本発明の実施例の動作を示すフローチャートで
ある。
【図３】本発明の実施例の動作を示すフローチャートで
ある。
【図４】代表的な不良形状とそれに対応する不良および
ＩＤの一例を示す図である。
【図５】本発明の実施例の動作を示すフローチャートで
ある。
【図６】本発明の実施例の動作を示すフローチャートで
ある。
【図７】物理アドレスから絶対位置座標への変換例を示
す図である。
【図８】代表的な不良形状ととそれに対応する不良およ
び位置と寸法の置換先およびＩＤの一例を示す図であ
る。
【符号の説明】
１ パターン認識装置 ２ 計数装置 ３ 制御用コンピュータ ４ 台座送り機構 ５ 台座送り量検知装置 ６ 台座 ７ 分析や加工および観察装置 ８ メモリテスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ１１Ｃ 29/00 ６７５ Ｇ０１Ｒ 31/28 Ｌ Ｈ０１Ｌ 27/10 ３１１ Ｂ (56)参考文献 特開 平６−181244（ＪＰ，Ａ) 特開 昭63−174330（ＪＰ，Ａ) 特開 昭62−252145（ＪＰ，Ａ) 特開 平１−158408（ＪＰ，Ａ) 特開 平４−367245（ＪＰ，Ａ) 特開 平８−128976（ＪＰ，Ａ) 特開 平３−174738（ＪＰ，Ａ) 特開 平４−225252（ＪＰ，Ａ) 特開 平７−263499（ＪＰ，Ａ) 特開 平１−173172（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 G01N 21/88 G01R 31/28 G01R 31/302 G11C 29/00 675 H01L 27/10 311

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数のメモリセルが繰り返し配置された
    アレイ構造のメモリＬＳＩに対して電気的テストを行な
    い、その結果出力される論理アドレスに対応する物理ア
    ドレスの箇所について、分析、加工または観察を行なう
    際のメモリＬＳＩの特定セル探索方法であって、 前記メモリセルのアレイ構造の端点、メモリセル、メモ
    リセル間を位置座標について連続して観察し、輝度また
    は明度の変化からメモリＬＳＩ上のメモリセル数を計数
    し、該計数値と前記物理アドレスに示される値が一致し
    た箇所を前記論理アドレスの箇所とすることを特徴とす
    るメモリＬＳＩの特定箇所探索方法。
  2. 【請求項２】 複数のメモリセルが繰り返し配置された
    アレイ構造のメモリＬＳＩに対して電気的テストを行な
    い、その結果出力される論理アドレスに対応する物理ア
    ドレスの箇所について、分析、加工または観察を行なう
    際のメモリＬＳＩの特定セル探索装置であって、 前記メモリＬＳＩを移動する移動手段と、 前記メモリＬＳＩを観察するパターン認識装置と、 前記パターン認識装置の観察結果を入力し、輝度または
    明度が変化した数を計数する計数装置と、 前記メモリセルのアレイ構造の端点、メモリセル、メモ
    リセル間を位置座標について連続して前記パターン認識
    装置によって観察されるように、前記移動手段によりメ
    モリＬＳＩを移動させ、前記計数装置による計数値と前
    記物理アドレスに示される値が一致した箇所を前記論理
    アドレスの箇所とする制御用コンピュータとを有するこ
    とを特徴とするメモリＬＳＩの特定箇所探索装置。
  3. 【請求項３】 複数のメモリセルが繰り返し配置された
    アレイ構造のメモリＬＳＩに対して電気的テストを行な
    い、その結果出力される論理アドレスに対応する物理ア
    ドレスの箇所について、分析、加工または観察を行なう
    際のメモリＬＳＩの特定セル探索装置であって、 前記メモリＬＳＩを移動する移動手段と、 前記メモリＬＳＩを観察するパターン認識装置と、 前記パターン認識装置の観察結果を入力し、輝度または
    明度が変化した数を計数する計数装置と、 メモリＬＳＩの電気的テストの結果により顕在化する不
    良現象に対応して不良回路の位置と寸法とが格納された
    データベースを備え、前記不良現象が前記データベース
    に格納されていない場合には、前記メモリセルのアレイ
    構造の端点、メモリセル、メモリセル間を位置座標につ
    いて連続して前記パターン認識装置によって観察される
    ように、前記移動手段によりメモリＬＳＩを移動させ、
    前記計数装置による計数値と前記物理アドレスに示され
    る値が一致した箇所を前記論理アドレスの箇所とし、前
    記不良現象が前記データベースに格納されている場合に
    は前記データベースに対応して格納されている不良回路
    の位置と寸法により示される箇所を前記特定箇所とする
    制御用コンピュータとを有することを特徴とするメモリ
    ＬＳＩの特定箇所探索装置。
JP8240348A 1996-09-11 1996-09-11 メモリｌｓｉの特定箇所探索方法および探索装置 Expired - Fee Related JP2907146B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8240348A JP2907146B2 (ja) 1996-09-11 1996-09-11 メモリｌｓｉの特定箇所探索方法および探索装置
US08/915,326 US5933522A (en) 1996-09-11 1997-08-20 Specific part searching method and device for memory LSI
CN97118628A CN1096111C (zh) 1996-09-11 1997-09-11 存储器大规模集成电路特定部分的搜索方法和装置
KR1019970046719A KR100289271B1 (ko) 1996-09-11 1997-09-11 메모리 엘에스아이 용 특정 부분 검색방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8240348A JP2907146B2 (ja) 1996-09-11 1996-09-11 メモリｌｓｉの特定箇所探索方法および探索装置

Publications (2)

Publication Number Publication Date
JPH1092883A JPH1092883A (ja) 1998-04-10
JP2907146B2 true JP2907146B2 (ja) 1999-06-21

Family

ID=17058156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8240348A Expired - Fee Related JP2907146B2 (ja) 1996-09-11 1996-09-11 メモリｌｓｉの特定箇所探索方法および探索装置

Country Status (4)

Country Link
US (1) US5933522A (ja)
JP (1) JP2907146B2 (ja)
KR (1) KR100289271B1 (ja)
CN (1) CN1096111C (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111931B2 (ja) 1997-06-11 2000-11-27 日本電気株式会社 検査結果解析装置及び解析方法並びに解析プログラムを記録した記録媒体
JP3055516B2 (ja) * 1997-12-25 2000-06-26 日本電気株式会社 半導体集積回路の検査解析装置及びその方法並びにその制御プログラムを記録した記録媒体
KR100351059B1 (ko) * 2000-11-23 2002-09-05 삼성전자 주식회사 반도체 소자의 전기적 결함 검사 장치, 이를 이용한 반도체 소자의 전기적 결함 검사 방법
JP2001202795A (ja) * 2000-01-21 2001-07-27 Nec Corp メモリｌｓｉ不良解析装置および解析方法
US6907436B2 (en) * 2000-10-27 2005-06-14 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method for classifying data using clustering and classification algorithm supervised
DE10240670B3 (de) * 2002-09-04 2004-03-18 Infineon Technologies Ag Integrierte Speicherschaltung mit einem Speicherzellenfeld und Verfahren zum Testen einer integrierten Schaltung
CN100395758C (zh) * 2002-10-14 2008-06-18 英业达股份有限公司 应用在线路布局工程上设定与激活群组化显示的方法
US7724827B2 (en) * 2003-09-07 2010-05-25 Microsoft Corporation Multi-layer run level encoding and decoding
US7428342B2 (en) * 2004-12-17 2008-09-23 Microsoft Corporation Reversible overlap operator for efficient lossless data compression
US7471850B2 (en) * 2004-12-17 2008-12-30 Microsoft Corporation Reversible transform for lossy and lossless 2-D data compression
US7305139B2 (en) * 2004-12-17 2007-12-04 Microsoft Corporation Reversible 2-dimensional pre-/post-filtering for lapped biorthogonal transform
US8219940B2 (en) * 2005-07-06 2012-07-10 Semiconductor Insights Inc. Method and apparatus for removing dummy features from a data structure
US8036274B2 (en) * 2005-08-12 2011-10-11 Microsoft Corporation SIMD lapped transform-based digital media encoding/decoding
JP5069904B2 (ja) 2006-03-28 2012-11-07 株式会社日立ハイテクノロジーズ 指定位置特定方法及び指定位置測定装置
US8369638B2 (en) * 2008-05-27 2013-02-05 Microsoft Corporation Reducing DC leakage in HD photo transform
US8447591B2 (en) * 2008-05-30 2013-05-21 Microsoft Corporation Factorization of overlapping tranforms into two block transforms
US8275209B2 (en) * 2008-10-10 2012-09-25 Microsoft Corporation Reduced DC gain mismatch and DC leakage in overlap transform processing
CN103413003B (zh) * 2013-08-21 2016-07-06 浪潮(北京)电子信息产业有限公司 一种序列传输、接收装置及方法
KR102519458B1 (ko) * 2016-11-01 2023-04-11 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970855B2 (ja) * 1989-09-21 1999-11-02 株式会社日立製作所 半導体記憶装置の検査方法
US5267033A (en) * 1990-11-28 1993-11-30 Dai Nippon Printing Co., Ltd. Hollow body inspection system, hollow body inspection apparatus and signal transmission apparatus
JP3210112B2 (ja) * 1992-12-11 2001-09-17 株式会社日立製作所 半導体装置の検査方法および装置

Also Published As

Publication number Publication date
KR19980024547A (ko) 1998-07-06
CN1179623A (zh) 1998-04-22
US5933522A (en) 1999-08-03
CN1096111C (zh) 2002-12-11
KR100289271B1 (ko) 2001-06-01
JPH1092883A (ja) 1998-04-10

Similar Documents

Publication Publication Date Title
JP2907146B2 (ja) メモリｌｓｉの特定箇所探索方法および探索装置
TW425473B (en) Method of and apparatus for pattern inspection
US11756187B2 (en) Systems and methods of optimal metrology guidance
JP5525421B2 (ja) 画像撮像装置および画像撮像方法
US11010886B2 (en) Systems and methods for automatic correction of drift between inspection and design for massive pattern searching
JP5543872B2 (ja) パターン検査方法およびパターン検査装置
JP4617970B2 (ja) 欠陥検査装置及び欠陥検査方法
JP5783953B2 (ja) パターン評価装置およびパターン評価方法
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
US10074167B2 (en) Reducing registration and design vicinity induced noise for intra-die inspection
JP2001159616A (ja) パターン検査方法及びパターン検査装置
CN109659245B (zh) 监测光掩模缺陷率的改变
JP5164598B2 (ja) レビュー方法、およびレビュー装置
TW201517192A (zh) 晶片對資料庫的影像檢測方法
JP2007192652A (ja) パターン検査装置、パターン検査方法、及び検査対象試料
KR20230153509A (ko) 프로세스 제어를 위한 인-다이 계측 방법 및 시스템
JP2006227026A (ja) パターン検査方法及びパターン検査装置
JP4795146B2 (ja) 電子ビーム装置，プローブ制御方法及びプログラム
TWI789519B (zh) 檢測半導體晶圓的方法及系統，以及非暫時性電腦可讀媒體
JP3311628B2 (ja) 薄型表示機器の欠陥箇所位置決め装置
JP2904642B2 (ja) 半導体素子不良箇所検出方法
JP2000251824A (ja) 電子ビーム装置及びそのステージ移動位置合せ方法
JPH0126536B2 (ja)
JPH06118144A (ja) 電圧測定装置及び電圧測定方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees