KR100289271B1

KR100289271B1 - 메모리 엘에스아이 용 특정 부분 검색방법 및 장치

Info

Publication number: KR100289271B1
Application number: KR1019970046719A
Authority: KR
Inventors: 마사아끼 수기모또
Original assignee: 가네꼬 히사시; 닛뽕덴끼 가부시끼가이샤
Priority date: 1996-09-11
Filing date: 1997-09-11
Publication date: 2001-06-01
Also published as: US5933522A; CN1096111C; JPH1092883A; KR19980024547A; CN1179623A; JP2907146B2

Abstract

본 발명의 목적은 스테이지 이동기구 또는 장치의 수치조작의 부정확의 영향을 제거함에 의하여 실제 결함셀을 검색하기 위한 장치 및 방법을 제공하는 것이다. 본 발명의 방법은 메모리 LSI 의 특정 셀을 검색하기 위한 방법이며, 이 방법은 복수의 메모리셀들이 반복적으로 배열되는 배열구조의 메모리 LSI 상에서 시행되는 전기적 테스트의 결과로서 출력되는 논리적 어드레스에 해당하는 물리적 어드레스의 부분과 관련하여 분석, 처리 및 관찰동작을 수행할 때 채용된다. 더욱이, 위치좌표는 메모리셀의 배열구조의 끝점, 메모리셀 및 메모리셀사이의 부분을 포함하는 영역과 관련하여 연속적으로 측정되며; 메모리 LSI 상에서의 메모리셀의 수는 광도 또는 휘도에서의 변화에 따라 카운트되고; 그리고 상기 카운트값과 상기 물리적 어드레스에 의하여 도시된 값이 서로 일치하는 부분이 상기 논리적 어드레스의 부분으로써 선택된다.

Description

메모리 엘에스아이 용 특정 부분 검색방법 및 장치{SPECIFIC PART SEARCHING METHOD AND DEVICE FOR MEMORY LSI}

본 발명은 내장된 메모리장치를 가지는 LSI 의 분석, 처리 및 관찰 시스템 및 방법에 관한 것이다.

주사전자 현미경에 의한 LSI 의 결함 부분의 세밀한 관찰, 초점 이온빔(FIB)에 의하여 LSI 를 절단한 후에 LSI 단면의 관찰 및 전자빔 탐침 미세분석(EPMA)과 같은 방법에 의한 LSI 의 성분분석은 메모리 LSI 의 생산동안에 생성된 웨이퍼 표면에서의 결함의 원인을 명백하게 하기 위하여 시행되어왔다.

LSI 의 결함 부분의 관찰 또는 성분 분석을 시행하기 위하여, 웨이퍼 표면에서 고정된 원점으로부터 계산된 좌표를 가지고 관찰된 스폿을 표시하는 것이 필요하다. 관찰될 결함 부분으로서 한 부분을 지정하기 위한 판정표준은 그 부분의 상태를 총괄적인 방법으로 2개의 형태로 나누는 것이다. 제 1 형태는 광학시각 감시장치를 사용하여 형상에 있어서 비정상적인 것으로써 검출되는 것이며, 두 번째 형태는 테스트기에 의하여 기능에서 전기적인 결함이 발견되는 부분이다.

광학시각 감시장치를 사용하여 형상에서 비정상적인 것으로써 부분을 명시하는 것은 예를 들어, 모델 KLA21 xx 계열인 미국의 KLA주식회사의 웨이퍼 시각 감시장치를 사용하여 이루어진다. 이러한 모델을 가지고 비정상 형상의 부분이 원점으로써 웨이퍼 표면의 중앙에서 약간 떨어진 LSI 칩의 한 코너를 선택하고, 원점에서부터 비정상 형상의 부분까지의 거리를 계산하기 위하여 웨이퍼 또는 웨이퍼가 장착된 스테이지를 이동시켜서 표시된다.

테스트기에 의하여 발견되는 LSI 의 열악한 전기적인 기능의 부분이 메모리 LSI 에 규칙적으로 배열된 메모리셀을 사용함으로써 지정된다. 정상적으로는, 메모리셀의 지정은 웨이퍼 표면에서의 상대적인 배치를 지정하는 물리적 어드레스의 회로도와는 다른 회로도상의 좌표인 논리적 어드레스를 사용하여 그리고 I/O 로 불리는 데이터의 입력/출력단자의 수를 지정함으로써 시행된다.

테스트기에 의한 열악한 전기적 기능의 부분에 대한 테스트 결과가 논리적 어드레스로 명시될 때, 웨이퍼 표면에서 논리적 어드레스를 물리적 어드레스로 데이터를 변환하고 또한 전기적으로 열악한 부분을 명시하기 위하여 실제 배열 좌표로 변환하는 것이 필요한 것으로 고려되고 있으며, 이것을 마친 후 조성 분석 또는 다양한 종류의 관찰을 처음에 시행하는 것이 가능해진다.

논리적 어드레스에서 물리적 어드레스로의 변환은 스크램블 기능을 사용하여 실행된다. 스크램블 기능은 입력으로서 논리적 어드레스 또는 I/O 번호를 사용하는 논리연산자, 즉 NOT (또는 반전을 의미하는 INV), AND, OR, NAND, NOR, XOR, XNOR, BUFFER (어떠한 처리도 입력으로 인가되지 않음을 의미함)중 어느 하나 또는 이들의 결합에 의하여 구성되며, 그 결합은 결합될 LSI 의 종류에 의존하여 다르다. 물리적 어드레스는 셀들 사이의 상대적 위치 좌표를 나타내기 때문에, 물리적 어드레스에 셀크기를 곱하고 셀들 사이에 삽입될 배선의 크기, 주변회로의 크기 및 메모리 LSI 상의 실제 배열의 좌표 원점에서부터 물리적 어드레스의 원점까지의 거리를 가산함으로써 결함 셀의 실제 배치 좌표를 명확하게 표시하는 것이 가능하다.

비트맵 디스플레이는 웨이퍼 표면과 관련하여 준비되는 분포 챠트에서 테스트기에 의하여 검출되는 열악한 전기적인 기능의 부분들을 표시함으로써 결함 분포를 발견하기 위한 수단으로써 사용된다. 이러한 디스플레이에서, 메모리에서의 결함 셀에 해당하는 물리적 어드레스는 좌표상에서 하나의 점으로써 표현되고, 그 점은 하나의 경우에서는 종이상에 인쇄되거나 또는 다른 경우에서는 워크 스테이션과 같은 스크린상에 표시된다.

위의 경우에, 전기적으로 열악한 기능의 부분은 상기 테스트기와 같은 것에 의하여 명시되고, 논리적 어드레스는 기지의 원점으로부터 측정되는 웨이퍼 표면에서의 거리를 발견하기 위하여 스크램블 기능을 사용하므로써 물리적 어드레스로 변환되고, 웨이퍼 또는 웨이퍼가 장착된 스테이지는 분석 또는 다양한 종류의 관찰을 시행하기 위하여 원점에서부터 소망의 거리만큼 이동된다.

위에서 기술된 종래기술중에서, 광학 시각 검사장치를 사용하여 비정상 형상의 부분을 명시하기 위한 기술은 웨이퍼 또는 웨이퍼가 장착되는 스테이지가 분석 또는 다양한 종류의 관찰을 수행하기 위하여 원점에서부터 소정 거리만큼 이동되도록 지시한다. 그러나, 스테이지 이동 메카니즘 또는 거리 측정 메카니즘의 정확도가 결함 부분을 표시하기 위하여 요구되는 위치정확도와 비교할 때 불량하기 때문에, 분석 또는 관찰은 실제 결함 부분과는 다른 부분에 대하여 시행되어 결함의 실제 원인을 정확하게 발견할 수 있는 기회를 상실하게한다.

상기의 문제점은 결함부분이 테스트기를 사용하여 지정된후에 결함 부분의 분석 또는 관찰이 시행될 때 유사하게 발생한다. 전기적 테스트의 결과로서, 결함 셀은 결함의 어드레스로부터 명시될 수 있으며 원점으로부터 결함 셀의 거리는 메모리 LSI 칩의 크기 또는 설계 정보로부터 셀의 크기를 판독함으로써 계산될 수 있다. 그러나, 결함 셀의 정확한 분석 또는 다양한 종류의 관찰은 만약 스테이지 이동 정확도가 상대적으로 낮다면 불가능하다. 예를 들어, 16 Mbit 다이나믹 랜덤 억세스 메모리(이후에는 DRAM 으로 언급됨) LSI 의 셀 크기는 1 ㎛ 보다 적으며, 반면에 현재의 스테이지의 이동 정확도는 약 1 ㎛ 이다. LSI 는 64 Mbit 또는 256 Mbit 와 같이 더욱 더 고집적으로 더욱 크게 성장하기 때문에, 셀 크기는 스테이지 이동 정확도보다 더 작아진다.

원점과 메모리 LSI 웨이퍼상의 결함셀사이에 포함되는 메모리 LSI 의 수를 집적하여 얻어지는 값은 거리를 계산하기 위하여 메모리 LSI 의 크기 또는 셀 크기에 승산될 때, 메모리 LSI 또는 셀의 크기에 포함된 에러는 집적의 수에 의하여 확대된다.

메모리에서 결함셀에 해당하는 물리적 어드레스가 좌표상으로 점으로써 표현되는 비트맵 디스플레이가 사용될 때, 비트맵 디스플레이는 결함의 원인이 셀에 있는 것이 아니라 그 셀을 구동하는 주변회로에 있을 때일지라도 결함 어드레스에 해당하는 셀의 위치를 계산한다. 그래서, 결함의 원인이 셀 또는 주변회로에 있는가의 여부가 LSI 의 분석, 처리 및 관찰을 통하여 명백하게 할 수 없다는 문제점이 있다.

결함의 원인이 셀을 구동하는 주변회로에 있을 때, 결함 셀의 분석, 처리 및 관찰을 수행하기 전에 결함 셀들의 위치 및 크기로부터 셀을 구동하는 주변회로로의 위치 및 크기를 정정할 필요가 있다. 이러한 정정은 전기적인 테스트의 결과에 의존하는 결함의 상태를 판정한후 이루어져야한다. 더욱이, 정정될 주변회로의 위치정보는 메모리 LSI 의 각 종류마다 다르기 때문에, 만약 회로설계정보 및 배치설계정보에 매우 능숙한 기술자가 없다면 그러한 업무를 수행하는 것이 매우 어려우며, 또한 정정 그 자체도 처리하는데 많은 시간을 요하는 문제점이 발생한다.

본 발명은 종래기술의 상기의 문제점을 고려하여 개발되었다.

본 발명의 제 1 목적은 메모리 LSI 의 전기적 결함 셀들의 분석 또는 다양한 종류의 관찰로 실제의 결함 셀들을 검색하여 장치의 스테이지 이동 메카니즘의 부정확한 정확도 또는 수치 계산에러를 제거하기 위하여 사용될 수 있는 장치 및 방법을 제공하는 것이다.

본 발명의 제 2 목적은 메모리 LSI에서 나타나는 결함 어드레스의 결함의 원인이 셀측에 있는 것이 아니라 셀을 구동하는 주변회로측에 있을 때에도 결함의 원인의 분석 또는 다양한 관찰을 위하여 사용될 수 있는 장치 및 방법을 제공하는 것이다.

본 발명의 메모리 LSI 의 특정 셀을 검색하는 방법은 전기적인 테스트가 그 내부에 반복적으로 배열된 복수의 메모리셀들을 포함하는 배열구조의 메모리 LSI 상에서 행해지고, 처리 또는 관찰은 전기적 테스트의 결과로써 출력된 논리적 어드레스에 해당하는 물리적 어드레스의 일부와 관련하여 메모리 LSI를 위하여 행해지며, 위치좌표는 상기 메모리셀의 배열구조의 끝점, 메모리셀, 메모리셀들 사이의 부분을 포함하는 영역과 관련하여 연속적으로 관찰되며 메모리셀상에 존재하는 메모리셀의 수는 휘도 또는 광도에서의 변화에 근거하여 카운트되며 상기 계산된 값과 상기 물리적 어드레스의 값이 서로 일치하는 부분이 상기 논리적 어드레스의 일부로써 선택된다.

본 발명의 다른 실시예에 따라 메모리 LSI 의 특정 부분을 검사하는 방법은 전기적 테스트가 메모리상에서 수행되며, 특정 부분이 전기적 테스트의 출력된 결과에 근거하여 결정되며, 분석, 처리 또는 관찰이 메모리 LSI를 위하여 시행되고, 결함의 원인이 메모리 LSI 의 전기적 테스트의 결과에 따라 검출된 결함 현상으로부터 추정되고, 결함의 가정된 원인에 해당하는 결함 회로의 위치와 크기에 의하여 지정되는 한 부분이 특정 부분으로서 결정된다.

본 발명에 따라 메모리 LSI 용 특정 부분 검색장치는 전기적인 테스트가 그안에 반복적으로 배치된 복수의 메모리셀을 포함하는 배열구조의 메모리 LSI 상에서 수행되며, 분석, 처리 또는 관찰이 전기적 테스트의 결과로써 출력되는 논리적 어드레스에 해당하는 물리적 어드레스의 부분과 관련하여 메모리 LSI를 위하여 시행되며, 상기 장치는

상기 메모리 LSI를 이동시키기 위한 수단;

상기 메모리 LSI를 관찰하기 위한 패턴 인식기;

상기 패턴 인식기의 관찰결과를 수신하여 광도 또는 휘도의 변화수를 카운트하기 위한 카운터;

메모리 LSI 를 이동시키기 위하여 상기 이동수단을 제어하며, 상기 메모리셀의 배열구조의 단, 메모리셀 및 메모리셀들 사이의 부분을 포함하는 영역과 관련하여 상기 패턴인식기에 의하여 위치좌표가 연속적으로 관찰되도록 상기 논리적 어드레스의 일부로서, 상기 카운터의 카운트값과 상기 물리적 어드레스에 의하여 표시되는 값이 서로 일치하는 부분을 결정하기 위한 제어컴퓨터를 더 포함한다.

본 발명의 다른 실시예에 따른 메모리 LSI 용 특정 부분 검색장치는 전기적 테스트가 그안에 반복적으로 배열된 복수의 메모리셀을 포함하는 배열구조의 메모리 LSI 상에서 시행되며, 처리 또는 관찰이 전기적 테스트의 결과로서 출력되는 논리적 어드레스에 해당하는 물리적 어드레스의 부분과 관련하여 메모리 LSI 를위하여 수행되는 장치이며, 이 장치는

상기 메모리 LSI를 이동시키기위한 이동수단;

상기 메모리 LSI를 관찰하기 위한 패턴인식기;

상기 패턴인식기의 관찰결과를 수신하여 광도 또는 휘도의 변화의 수를 카운트하기 위한 카운터; 및

메모리 LSI 의 전기적 테스트의 결과에 의하여 나타나는 결함 현상에 해당하는 결함회로의 위치 및 크기를 저장하는 데이터베이스를 가지며, 결함 현상이 데이터베이스에 저장되지 않는 경우에, 상기 메모리셀의 배열구조의 단, 메모리셀, 메모리셀들사이의 부분을 포함하는 영역과 관련하여 상기 패턴인식기에 의하여 위치좌표가 연속적으로 관찰되도록 상기 이동수단이 메모리 LSI를 이동시키도록 제어하며, 상기 카운터의 카운트된 값과 상기 물리적 어드레스에 의하여 표시되는 값이 서로 일치하는 부분을 검출함으로써 상기 논리적 어드레스의 부분을 결정하며, 상기 결함현상이 상기 데이터베이스에 저장되는 경우에 상기 특정 부분으로서 상기 데이터베이스에 해당하여 저장되는 결함회로의 위치 및 크기에 의하여 표시되는 부분을 결정하는 제어컴퓨터를 더 포함한다.

위에서처럼 메모리셀 배열을 연속적으로 관찰하며 광도 또는 휘도에서의 변화에 의존하여 위치를 명시하는 방법 또는 장치로서 구성되는 본 발명의 방법 및 장치 중에서, 움직임이 메모리셀의 모든 움직임을 위하여 검출되며 각각의 움직임에 의하여 생성된 에러가 그것이 검출되는 매 시간마다 제거된다.

결함의 원인이 나타난 결함현상으로부터 가정되며 결함의 가정된 원인에 해당하는 결함회로의 위치와 크기에 의하여 지정되는 부분이 특정 부분으로서 결정되는 장치 및 방법으로서, 실제 결함을 가지는 부분이 특정 부분으로 명시되어 분석이 정확하게 시행된다.

도 1 은 본 발명의 실시예의 구조를 도시하는 블럭도.

도 2 는 본 발명의 실시예의 동작을 도시하는 흐름도.

도 3 은 본 발명의 실시예의 동작을 도시하는 흐름도.

도 4a 및 4b 는 결함의 형태 및 이러한 형태에 해당하는 결함과 ID 번호를 도시하는 도.

도 5 는 본 발명의 실시예의 동작을 도시하는 흐름도.

도 6 은 본 발명의 실시예의 동작을 도시하는 흐름도.

도 7 은 실제 어드레스에서 절대 위치좌표로 변환의 예를 도시하는 도.

도 8a 내지 8c 는 결함의 전형적인 형태와 결함의 내용, 치환될 위치 또는 그와 같은 해당 항목과 ID 번호의 예를 도시하는 도.

*도면의 주요부분에 대한 부호의 설명*

1 ... 패턴인식기 2 ... 카운터 3 ... 제어컴퓨터

4 ... 스테이지 이동 메카니즘 5 ...스테이지 이동거리 측정장치

6 ... 스테이지 7 ... 분석,처리 및 관찰장치

8 ... 메모리 테스트기

본 발명의 상기 및 다른 목적, 특징 및 장점은 본 발명의 바람직한 실시예의 예를 예시하는 첨부도면에 근거한 다음의 설명으로부터 명백할 것이다.

본 발명의 제 1 실시예가 도면을 참조하여 다음에 기술될 것이다.

도 1 은 본 발명의 제 1 실시예의 구성을 도시하는 도이며, 도 2 및 도 3 은 본 발명의 제 1 실시예의 동작을 각각 도시하는 흐름도이다.

본 실시예는 절대 좌표로 끝에서부터 끝까지 셀들의 그룹(이후에는 셀블럭으로 언급함)을 포함하는 메모리 LSI 에서의 영역을 검색하여 그후에 또한 셀블럭에서의 셀들의 수를 카운트함으로써 셀블럭을 검색하여, 분석, 처리 및 관찰동작에서 생성될 수 있는 스테이지 이동 메카니즘의 불충분한 정확도 또는 수치 계산 에러의 영향을 제거하기 위하여 구성된다.

본 실시예는 패턴인식기(1), 카운터(2), 스테이지 이동 메카니즘(4), 스테이지 이동거리 측정장치(5), 관찰장치(7), 메모리 테스트기(8) 및 스테이지 이동메카니즘(4)과 함께 이동수단을 구성하는 스테이지(6)를 포함하며, 스테이지(6)의 이동거리는 각각의 구성요소 및 스테이지 이동메카니즘(4)을 제어하는 제어컴퓨터(3)에 의하여 제어된다.

동작이 시작될 때, 메모리 LSI 의 전기적인 기능 테스트가 고정된 절차에 따라 메모리 테스트기(8)에 의하여 먼저 시행되고 결과 파일이 테스트의 결과를 도시하는 논리적 어드레스로서 기술되어 준비된다(단계 S1).

제어컴퓨터(3)는 논리적 어드레스로 기재되고 단계 S1에서 준비된 결과파일을 스크램블 기능을 사용하여 물리적 어드레스로 변환시킨다(단계 S2). 그러면, 제어컴퓨터(3)는 단계 S2에서 물리적 어드레스로 변환된 데이터와 관련하여 결함 형태에 따라 결함 어드레스의 행을 그룹지어서 결함 데이터의 수를 줄이고 각 그룹의 특징을 나타내는 클래스 ID가 각 그룹에 첨부되는 데이터베이스를 준비한다(단계 S3). 도 4 에 도시된 것처럼, 결함 형태를 그룹짓는 것은 생산 웨이퍼의 결함배치를 실험적으로 다양한 형태로 분류하는 것이다. 다음에, 제어컴퓨터(3)는 물리적 어드레스와 셀크기를 승산하고 셀들 사이에 삽입되는 배선의 크기와 절대위치 좌표의 원점으로부터 메모리 LSI 상의 물리적 어드레스의 원점까지의 거리뿐만 아니라 주변회로의 크기를 가산하여 결함의 절대위치좌표를 계산한다.(단계 S4).

다음에, 웨이퍼와 메모리 LSI 칩상의 원점들의 위치 데이터가 원점 및 좌표축을 설정하기 위하여 제어컴퓨터(3)로부터 스테이지 이동거리 측정장치(5)로 전송된다(단계 S5). 이 단계 S5를 마무리후, 단계 S4에서 계산된 절대위치좌표가 다양한 종류의 분석, 처리 및 관찰장치(7)로 전송되고, 그리고 나서 메모리 테스트기(8)의 논리적 어드레스를 지정함으로써 공통 절대 위치좌표를 가지고 웨이퍼상의 한 점을 표시하는 것이 가능해진다.

다음에, 제어컴퓨터(3)로부터 패턴인식기(1)로 보내진 데이터는 패턴인식기(1)에서 얻어진 데이터와 비교되고, 이러한 절차를 통하여, 처리될 메모리 LSI 의 종류에 따라 고정되는 마스크 설계데이터 뿐만 아니라 셀블럭단과 셀형상의 이미지가 패턴인식기(1)로 전송된다(단계 S6). 후속적으로, 패턴인식기(1)에 의하여 얻어진 셀블럭단과 셀형상의 이미지들이 서로 비교된다(단계 S7). 필요한 이동거리는 이미지의 위치좌표에 대응하여 발생하는 광도 또는 휘도에서의 변화에 의존하는 셀블럭단 및 셀의 형상으로부터 셀의 수에 대응하여 얻어진다.

이어서, 결함셀의 물리적 어드레스가 카운터로 전송되고(단계 S8) 결함의 절대위치좌표가 웨이퍼가 장착되는 스테이지 이동 메카니즘으로 보내진다(단계 S9). 이러한 통지를 수신하여, 스테이지(6)는 결함의 절대위치좌표로 이동한다(단계 S10). 패턴인식기(1)에 의하여 인식되는 셀들의 수는 카운터(2)에 의하여 순차적으로 카운트되고(단계 S11), 스테이지(6)의 이동은 카운터(2)의 카운트값이 단계 S7에서 얻어진 셀들의 수와 일치할 때 정지된다.

상기 단계들 S8 내지 S11 의 일련의 동작은 다음과 같이 시행된다. 제어컴퓨터(3)는 결함셀의 어드레스를 카운터(2)로 전송하고 동시에 스테이지(6)의 전송을 지시하기 위하여 결함셀의 절대위치좌표를 스테이지 이동 메카니즘(4)으로 보낸다. 명령을 수신함에 따라, 스테이지 이동메카니즘(4)은 스테이지(6)를 결함셀의 절대위치좌표로 전송한다. 한편, 패턴인식기(1)는 인식된 셀들의 수를 차례로 카운터(2)에 전송한다. 카운터(2)는 패턴인식기(1)에 의하여 인식된 셀들의 수를 제어컴퓨터(3)로 부터 수신된 어드레스와 비교하여 양 값들이 서로 일치할 때 스테이지 이동 메카니즘(4)에 정지명령을 보낸다(단계 S12).

그러면, 스테이지 이동 메카니즘(4)은 스테이지(6)를 멈추고 제어컴퓨터(3)에 스테이지(6)의 정지를 알린다(단계 S13). 이러한 통지를 받으면, 제어컴퓨터(3)는 결함 위치로 이동의 완결을 인식하고 분석, 처리 및 관찰장치(7)가 분석, 처리 및 관찰 작업을 실시하도록 한다(단계 S14). 따라서, 다양한 종류의 분석, 처리 및 관찰 작업이 이동된 위치에서 수행된다.

다음에, 단계 S14 에서 소망의 위치에서 수행된 다양한 종류의 분석, 처리 및 관찰의 결과가 제어컴퓨터(3)에 송신되어 메모리 테스트기(8)의 관련 파일 ID 에 부착된 데이터베이스에 저장된다(단계 S16).

단계 S15 와 S16 각각은 소망의 위치에서 분석, 처리 및 관찰장치(7)가 분석, 처리 및 관찰작업을 마치고 제어컴퓨터(3)에 결과데이터를 성공적으로 전송할 때 실현된다. 제어컴퓨터(3)는 메모리 테스트기(8)로 부터의 파일에 관련된 파일 ID 를 데이터에 첨부한 후에 자신의 데이터베이스에 결과 데이터를 저장한다.

위의 단계 S1 내지 S16 에서 기술된 일련의 동작은 반복적으로 시행되고 제어컴퓨터(3)는 다음 결함의 분석, 처리 및 관찰동작을 반복할 것을 지시한다(단계 S17).

마지막 결함상에서 수행된 분석, 처리 및 관찰동작의 결과가 제어컴퓨터(3)의 데이터베이스에 저장될 때, 동작은 단계가 완결된다(단계 S18).

본 발명의 제 2 실시예가 다음에 기술될 것이다. 이 실시예의 구성은 도 1 에 도시된 제 1 실시예와 동일하나 그 동작이 다르다. 도 5 및 도 6 은 본 실시예의 동작을 각각 도시하는 흐름도이다.

본 실시예는 결함의 원인이 셀측에 있는 것이 아니라 셀을 구동하는 주변회로측에 있을 때, 주변회로에서의 결함의 원인의 관찰뿐만 아니라 분석 및 처리가 실행될 수 있도록, 분석, 처리 및 동작의 연산을 시행하기 전에 결함 셀측에서부터 결함 셀을 구동하는 주변회로쪽으로 이동시킴으로써 위치를 정정하도록 구성된다.

도 5 및 도 6 의 흐름도에서 도시된 동작 중에서, 단계 1 내지 단계 5 는 도 2 에 도시된 제 1 실시예의 단계들과 유사하다. 단계 5 후에 시행될 단계 S19에서, 결함의 원인이 주변회로에 있는가의 여부가 확인되고 만약 결함의 원인이 주변회로에 있지 않은 것으로 확인되면, 그후에 시행될 동작은 단계 S6 과 도 2 및 도 3에서 도시된 다음의 동작과 동일하다.

단계 S1 내지 단계 S5 까지의 동작을 통하여, 스테이지(6)의 원점 및 좌표축이 스테이지 거리 측정장치(5)로 설정된다. 만약 상기 단계 S19에서 결함의 원인이 셀측에 있는 것이 아니라 셀을 구동하는 주변회로측에 있는 것이 확인되면, 그 동작은 단계 S20 로 이동한다.

단계 S20 에서, 정정은 결함 어드레스에 해당하는 셀의 위치와 크기를 결함 어드레스의 셀을 구동하는 주변회로의 위치와 크기로 치환이 이루어지면, 상기 주변회로의 좌표데이터가 스테이지 이동 메카니즘(4)으로 전송된다.

다음에, 제어컴퓨터(3)는 정정된 데이터를 스테이지 이동 메카니즘(4)으로 전송하고, 스테이지 이동 메카니즘(4)은 스테이지(6)를 주변회로의 위치좌표로 이동시킨다. 웨이퍼가 장착된 스테이지(6)는 단계 S20 에서 전송된 데이터에 따라 이동된다(단계 S21).

후속하여, 스테이지(6)의 이동거리가 측정되고(단계 S22), 소망의 이동거리와 실제의 이동거리가 비교되고, 스테이지(6)는 양 이동거리가 서로 일치할 때 정지된다. 스테이지(6)의 정지는 제어컴퓨터(3)에 다시 통지된다(단계 S23).

상기 단계 S22, S23 의 일련의 동작이 다음과 같이 시행된다.

스테이지 이동거리 측정장치(5)는 스테이지(6)의 이동거리를 측정하고 측정된 이동거리를 스테이지 이동 메카니즘(4)으로 전송한다. 스테이지 이동 메카니즘(4)은 스테이지 이동거리 측정장치(5)로부터 수신된 위치좌표와 제어컴퓨터(3)로부터 수신된 위치좌표를 비교하여, 양 좌표가 서로 일치할 때, 스테이지 이동 메카니즘(4)이 스테이지(6)를 정지시키고 스테이지(6)가 정지되었음을 제어컴퓨터(3)에 통지한다.

그후에, 제 1 실시예에서와 동일한 방법으로, 제어컴퓨터(3)는 분석, 처리 및 관찰장치(7)가 분석, 처리 및 관찰 동작을 수행하는 것을 허용하는 단계 S14를 결합한다.

실시예 1 :

상기 제 1 실시예를 실현하기 위한 구체적인 예가 도 1 내지 도 3을 참조하여 이하에 기술될 것이다.

시판중인 메모리 테스트기는 메모리 테스트기(8)의 요구를 만족하며 기계의 종류 및 그 기능상에 제한은 없다. 메모리 테스트기(8)는 테스트 프로그램에 따라 메모리 LSI를 테스트하고, 예상값과 다른 출력값의 어드레스 리스트와 파일 ID 와 함께 테스트시에 이송된 전류를 결과파일에 기록한다. 더욱이, 상기 데이터에 추가로 히스토리 ID를 상기 결과파일에 기록하는 것을 허용하며, 예상값과 다른 출력값이 어떻게 생성되는가를 기술하는 히스토리가 생성된다. 이러한 동작은 단계 S1 에 해당한다.

제어컴퓨터(3)는 데이터베이스를 포함하는 저장매체 및 통신회로를 가지는 공학용 워크스테이션 또는 개인용 컴퓨터이며, 본 실시예의 전 장치를 제어한다. 상기 데이터베이스는 메모리 LSI 의 종류에 의하여 데이터 변환을 수행하는 것이 필요한 데이터 및 변환방법으로서의 다음의 데이터 및 변환방법을 포함한다.

제어컴퓨터(3)는 메모리 테스트기(8)를 관찰하며 상기 결과파일의 완결을 검출할 때 상기 결과파일을 얻으며, 상기 파일에 입력된 종류 ID 에 따라 상기 메모리 LSI 의 종류를 위한 스크램블 기능을 준비하여 상기 스크램블 기능을 사용하여 결함 논리적 어드레스를 물리적 어드레스로 변환한다. 이 동작은 단계 S2 에 해당한다.

다음에, 제어컴퓨터(3)는 도 4a 및 도 4b 에 도시된 결함형태 및 테스트 히스토리에 의하여 차례로 결함 어드레스들의 행을 그룹형성하고 그룹의 특성을 표시하는 클래스 ID를 각 그룹에 첨부하며 또한 결과파일과 관련되는 상기 결과파일 ID 또는 파일 ID에 첨부하여 자신의 데이터베이스에 저장한다. 이러한 동작은 단계 S3 에 해당한다.

제어컴퓨터(3)는 도 7 에 도시된 것처럼, 물리적 어드레스와 셀 크기를 승산하고, 셀들사이에 삽입되는 배선의 크기를 가산하며 또한 절대위치좌표의 원점으로부터 메모리 LSI상의 물리적 어드레스까지의 거리뿐만 아니라 주변회로의 크기를 가산하여 결함 메모리 LSI 칩상의 절대 위치좌표를 계산하고 상기 결과파일로부터 관련 가능한 상기 결과파일 ID 또는 파일 ID를 계산에 첨부한 후에 자신의 데이터베이스에 얻어진 계산을 저장한다. 이러한 동작은 단계 S4 에 해당한다.

스테이지 이동거리 측정장치(5)와 관련하여, 제어컴퓨터(3)는 웨이퍼 자체의 고유의 웨이퍼의 특징을 잡아서 방위 평면(이후에 OF 로 언급함) 또는 노치, 웨이퍼의 크기, 웨이퍼상의 원점과 칩 좌표축, 메모리 LSI 칩의 크기 및 칩상의 원점 및 위치 좌표축 등과 같은 것에 의하여 표현되는 웨이퍼의 방위를 표현한다. 이러한 동작은 단계 S5 에 해당한다.

제어컴퓨터(3)는 목적의 메모리 LSI 의 종류에 대응하여 얻어지는 블럭단 및 셀 형상의 이미지를 패턴인식기(1)에 전달한다. 이 단계는 단계 S6 에 해당한다.

패턴인식기(1)는 고체상태 이미지 감지 광학장치를 사용하여 셀블럭단으로 부터의 거리에 해당하는 광도신호 또는 휘도신호에서의 생성되는 변화를 측정한다. 패턴인식기(1)는 이러한 데이터와 셀블럭단 또는 셀 또는 마스크 설계데이터의 이미지들 사이의 위치좌표와 관련하여 광도에서의 변화 또는 휘도에서의 변화의 유사성을 비교한다. 그러면, 크기에서의 분산 뿐만아니라 복수의 셀들의 검출된 크기의 그룹과 마스크 설계 데이터에서의 셀크기의 그룹들사이의 비교를 함에 의하여, 패턴인식기(1)는 셀상에 외부의 물질이 있거나 또는 패턴붕괴가 발생하는 경우에 생성될 수 있는 비정상적인 데이터를 제거하고, 비정상 데이터에 대응하는 셀들의 수에 의하여 비정상 데이터를 대치한다. 더욱이, 더미로서 사용될 또는 치환을 위하여 사용되는 셀들의 위치와 수를 알기 위하여 마스크 설계 데이터에 속하도록하여, 셀들의 수로부터 더미셀과 치환셀을 제거하고 셀블럭단 및 셀의 형상을 깨끗하게 인식하는 것이 가능해진다.

패턴인식기(1)는 자신의 연산을 통하여 얻어지는 셀블럭단 또는 셀영역의 근처의 이미지를 제어컴퓨터(3)로부터 얻어지는 이미지와 비교하고, 광도 또는 휘도에서의 변화와 관련하여, 각각의 이미지의 위치좌표에 대응하는 변화가 발생되어, 셀블럭단 및 셀의 형상을 결과적으로 인식한다.

제어컴퓨터(3)는 결함셀의 어드레스를 카운터(2)에 전송한다. 이러한 동작은 단계 S8 에 해당한다.

카운터(2)는 패턴인식기(1) 및 통신회로에 의하여 인식되는 셀들의 수와 관련하여 가산, 감산 및 소거(clearing) 연산을 수행한다. 패턴인식기(1)의 셀 인식주파수를 가산 또는 감산함으로써, 카운터(2)는 결함 어드레스와 일치하는 인식주파수를 계산하며, 그래서 카운터(2)는 목적 결함셀을 검색할 수 있다.

제어컴퓨터(3)는 스테이지 이동명령을 스테이지 이동 메카니즘(4)에 전송한다. 이러한 동작은 단계 S9 에 해당한다.

스테이지 이동 메카니즘(4)은 스테이지(6)를 상기 결함셀의 절대위치좌표로 전송한다. 이 동작은 단계 S10 에 해당한다.

패턴인식기(1)는 자신의 연산을 통하여 얻어진 셀블럭단 또는 셀영역의 근처의 이미지 및 제어컴퓨터(3)로부터 얻어진 이미지와 관련하여 이미지의 위치좌표에 해당하여 발생된 광도 또는 휘도에서의 변화를 비교하여, 셀블럭단 및 셀의 형상을 인식한다. 패턴인식기(1)는 또한 셀상의 외부물질이 있거나 또는 패턴붕괴가 발생하는 경우에 발생할 수도 있는 비정상적인 값들을(셀크기의 평균값의 n 또는 1/n 배의 값, 이때 n 은 정수임) 제거하고 비정상적인 값들에 해당하는 셀들의 수로 비정상적인 값들을 대체하기 위하여 복수의 셀들에서의 크기에서의 분산 뿐만 아니라 크기를 설계데이터에서의 셀의 크기와 비교한다.

패턴인식기(1)는 또한 유효셀에 포함되지 않는, 치환을 위하여, 더미셀 및 여분의 셀의 수와 위치를 발견하기 위하여 마스크 설계를 참조한다. 인식된 셀들의 수로부터 더미셀 및 여분의 셀의 수를 제거함에 의하여, 패턴인식기(1)는 어드레스를 카운팅할 때 야기될 수도 있는 에러를 방지할 수 있다. 패턴인식기(1)는 상기 인식된 셀들의 수를 카운터에 보낸다. 이러한 동작은 단계 S11 에 해당한다.

카운터(2)는 패턴인식기(1)로부터 수신된 인식셀들의 수를 제어컴퓨터(3)로부터 얻은 어드레스와 비교하여 상기 데이터가 서로 일치할 때 스테이지 이동 메카니즘(3)에 정지명령을 보낸다. 이 동작은 단계 S12 에 해당한다.

스테이지 이동 메카니즘(4)은 스테이지(6)를 정지시키고 스테이지(6)가 정지되었음을 제어컴퓨터(3)에 알린다. 이 동작은 단계 S13 에 해당한다.

위에서 기술된 것처럼, 다양한 관찰, 분석 및 처리동작이 소망의 부분과 관련하여 수행될 수 있다.

더욱이, 본 실시예의 패턴인식기(1)는 고체상태 감지광학장치 대신에 전자현미경 또는 레이저 현미경을 사용하며 셀블럭단으로부터의 거리에 해당하여 발생하는 전자빔 또는 레이저빔의 강도의 변화를 활용함으로써 패턴인식활동을 수행하도록 구성될 수 있다. 환언하면, 분석, 처리 및 관찰장치(7)가 패턴인식기(1)로서 사용될 수 도 있다.

실시예 2 :

제 2 실시예를 실현하기 위한 구체적인 예가 도 1, 도 5 및 도 6 과 관련하여 아래에 기술될 것이다.

제어컴퓨터(3)는 전류 또는 결함 어드레스의 형태의 분류결과에 따라, 메모리 테스트기(8)의 테스트 결과에서 도시된 결함 현상의 결함의 원인이 셀측에 또는 셀을 구동하는 주변회로에 있는가의 여부를 분석한다. 이러한 분석은 도 8a 내지 도 8c 에 도시된 것처럼 분류의 내용에 따라 시행되고 결함의 원인이 셀측을 구동하는 주변회로 측에 있을 때, 위치 및 크기가 주변회로의 것들로 정정된다. 이러한 종류의 기술은 DRAM 의 생산과정에서 얻어지는 기술적인 지식의 축적을 통하여 개발 및 구축된다. 이 동작은 단계 S19 에 해당한다.

제어컴퓨터(3)는 결함의 원인이 셀을 구동하는 주변회로측에 있을 때 상기 주변회로의 좌표데이터를 스테이지 이동 메카니즘(4)에 전송한다. 이 동작은 단계 S20 에 해당한다.

스테이지 이동 메카니즘(4)은 상기 주변회로의 위치좌표로 스테이지(6)를 이송한다. 이 동작은 단계 S21 에 해당한다.

스테이지 이동 메카니즘(4)은 상기 위치좌표 및 스테이지 이동거리 측정장치(5)로부터 수신되는 위치좌표를 비교하여 양 데이터가 일치할 때 스테이지(6)를 정지시키고 스테이지(6)가 정지되었음을 제어컴퓨터(3)에 알린다. 이 동작은 단계 S22 에 해당한다.

스테이지 이동거리 측정장치(5)은 통신기능과 스테이지(6)의 이동거리를 측정하기 위한 측정장치를 가진다. 지금, 스테이지(6)는 스테이지 이동장치(4)에 의하여 이동된다. 스테이지(6)는 스테이지들을 접속하며, 하나는 거칠게 이동하는 거침-이동 스테이지이고 다른 하나는 매우 작은 영역에서 이동하는 미세-이동 스테이지이다. 스테이지(6)는 패턴인식을 수행하는 장치 또는 분석, 처리 및 관찰동작을 수행하는 장치에 의하여 생성되는 전자기파 또는 대전입자를 안내하는 입자미러, 렌즈 또는 튜브를 가지고 접속될 수 있다.

제어컴퓨터(3)는 분석, 처리 및 관찰장치(7)가 분석, 처리 및 관찰동작을 수행하도록 허용한다. 이 동작은 단계 S14 에 해당한다.

분석, 처리 및 관찰장치(7)는 통신기능과 (가시광선, 적외선, 자외선, X 선, 전파 및 위상을 포함하는 전자기파인 레이저) 전자기파 또는 대전입자(전자, 이온, 플라즈마)를 사용하는 장치들의 하나 또는 선택적인 조합을 사용하여 분석, 처리 및 관찰을 위한 기능을 포함하는 장치이다.

분석, 처리 및 관찰장치(7)는 상기 좌표에서 분석, 처리 및 관찰동작을 수행하며, 그 동작을 완결한 후, 결과데이터를 제어컴퓨터(3)에 전송한다. 이 동작은 단계 S15 에 해당한다.

결과데이터를 수신할 때, 제어컴퓨터(3)는 메모리 테스트기(8)로부터 얻을 수 있는 결과파일로부터 연상가능한 파일 ID를 첨부하는 자신의 데이터베이스에 결과 데이터를 저장한다. 이 동작은 단계 S16 에 해당한다.

제어컴퓨터(3)는 하나의 결함상에서의 분석동작이 완료될 때 다음 결함상의 분석, 처리 및 관찰동작을 반복한다. 이 동작은 단계 S17 에 해당한다.

마지막 결함상에서 이루어진 분석, 처리 및 관찰결과를 제어컴퓨터(3)의 데이터베이스에 저장하는 동작의 완결에 의하여 작업이 종료된다. 이 동작은 단계 S18 에 해당한다.

위에서 기술된 것처럼, 다양한 종류의 관찰, 분석 및 처리동작이 소망의 부분과 관련하여 시행될 수 있다.

본 발명은 위에서 기술된 것처럼 구성되었으며, 다음에서 기술되는 효과를 가진다.

본 발명의 시스템과 장치를 가지고, 이동수단의 불량한 이동 정확도에 의하여 크게 영향을 받음이 없이 탁월한 위치선정의 정확도를 얻는 것이 가능하며, 그래서 본 발명은 감소된 시간으로 고 정확도의 위치선정에 근거하여 분석, 처리 및 관찰동작을 수행하는 것이 가능한 효과가 있다.

결함을 실제로 가지는 부분이 명시되기 때문에, 부정확한 위치에서의 분석, 처리 및 관찰동작을 피하는 것이 가능하기 때문에 실제 결함 부분의 분석, 처리 및 관찰동작을 빠르게 시행할 수 있으며 또한 결함의 원인의 분포의 정확한 상태를 잡아내는 것이 쉽다.

그러나, 비록 본 발명의 특징과 장점이 이전의 기술에서 언급되었지만, 이러한 개시는 단지 예시적인 것이며, 변화가 첨부된 청구범위의 범위 내에서 부분의 장치에서 이루어질 수 있다.

Claims

메모리 LSI 의 특정 셀을 검색하는 방법에 있어서,

상기 방법이 복수의 메모리셀들이 반복적으로 배치되는 배열구조의 메모리 LSI 상에서 수행되는 전기적 테스트 결과로서 출력되는 논리적 어드레스에 해당하는 물리적 어드레스의 부분과 관련하여 분석, 처리 및 관찰동작을 수행할 때 채용되며,

위치좌표는 상기 메모리셀의 배열구조의 끝점, 메모리셀 및 메모리셀들 사이의 부분을 포함하는 영역과 관련하여 연속적으로 관찰되며; 메모리셀 LSI 상의 메모리셀들의 수는 광도 또는 휘도에서의 변화에 따라 카운트되고; 상기 카운트값과 상기 물리적 어드레스에 의하여 도시되는 값들이 서로 일치하는 부분이 상기 논리적 어드레스의 부분으로서 선택되는 것을 특징으로 하는 메모리 LSI 의 특정 셀 검색방법.
메모리 LSI 의 특정 셀을 검색하는 장치에 있어서,

상기 장치가 복수의 메모리셀이 반복적으로 배열되는 배열구조의 메모리 LSI 상에서 수행되는 전기적 테스트의 결과로서 출력되는 논리적 어드레스에 해당하는 물리적 어드레스의 부분과 관련하여 분석, 처리 및 관찰동작을 수행할 때 채용되며,

상기 장치는

상기 메모리 LSI를 이동시키기위한 이동수단;

상기 메모리 LSI를 관찰하기 위한 패턴인식기;

상기 패턴인식기의 관찰결과를 수신하여 결과데이터에서 검출되는 광도 또는 휘도에서의 변화의 수를 카운팅하기 위한 카운터; 및

상기 메모리셀의 배열구조의 끝, 메모리셀, 메모리셀들 사이의 부분을 포함하는 영역과 관련하여 좌표가 상기 패턴인식기에 의하여 연속적으로 관찰되도록 상기 이동수단에 의하여 메모리 LSI를 이동시켜 상기 카운터의 카운트값과 상기 물리적 어드레스에 의하여 지시되는 값이 서로 일치하는 부분을 선택함으로써 상기 논리적 어드레스의 부분을 결정하기 위한 제어컴퓨터를 포함하는 것을 특징으로 하는 메모리의 특정 셀 검색장치.
메모리 LSI 의 특정 셀을 검색하는 방법에 있어서,

상기 방법이 메모리 LSI 상에서 시행되는 전기적 테스트의 결과에 근거하여 결정되는 특정 부분과 관련하여 분석, 처리 및 관찰동작을 수행할 때 채용되며,

결함의 원인은 메모리 LSI 의 전기적 테스트의 결과에 따라 검출된 결함 현상으로부터 가정되며 결함의 가정된 원인에 해당하는 결함회로의 위치와 크기에 의하여 표시되는 부분은 상기 특정 부분의 일부로서 결정되는 것을 특징으로 하는 메모리 LSI 의 특정 셀 검색방법.
메모리 LSI 의 특정 셀을 검색하는 장치에 있어서,

상기 장치가 복수의 메모리셀이 반복적으로 배열되는 배열구조의 메모리 LSI 상에서 수행되는 전기적 테스트의 결과로서 출력되는 논리적 어드레스에 해당하는 물리적 어드레스의 부분과 관련하여 분석, 처리 및 관찰동작을 수행할 때 채용되며, 상기 장치는

상기 메모리 LSI를 이동시키기위한 이동수단;

상기 메모리 LSI를 관찰하기 위한 패턴인식기;

상기 패턴인식기의 관찰결과를 수신하여 결과데이터에서 검출된 광도 또는 휘도의 변화의 수를 카운트하기 위한 카운터; 및

메모리 LSI 의 전기적 테스트의 결과에 의하여 나타나는 결함 현상에 해당하는 결함회로의 위치 및 크기를 저장하는 데이터베이스를 가지며, 결함 현상이 데이터베이스에 저장되지 않는 경우에, 상기 메모리셀의 배열구조의 단, 메모리셀, 메모리셀들 사이의 부분을 포함하는 영역과 관련하여 상기 패턴인식기에 의하여 위치좌표가 연속적으로 관찰되도록 상기 이동수단이 메모리 LSI를 이동시키도록 제어하며, 상기 카운터의 카운트된 값과 상기 물리적 어드레스에 의하여 표시되는 값이 서로 일치하는 부분을 검출함으로써 상기 논리적 어드레스의 부분을 결정하며, 상기 결함현상이 상기 데이터베이스에 저장되는 경우에 상기 특정 부분으로서 상기 데이터베이스에 해당하여 저장되는 결함회로의 위치 및 크기에 의하여 표시되는 부분을 결정하는 제어컴퓨터를 포함하는 것을 특징으로 하는 메모리 LSI 의 특정부분 검색장치.