KR101729669B1

KR101729669B1 - 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들

Info

Publication number: KR101729669B1
Application number: KR1020167012945A
Authority: KR
Inventors: 최선용; 배연호; 엘리스 창
Original assignee: 케이엘에이-텐코어 코오포레이션
Priority date: 2008-07-28
Filing date: 2009-07-28
Publication date: 2017-04-24
Also published as: KR20170046187A; KR101841897B1; WO2010014609A3; US20110187848A1; US9659670B2; WO2010014609A2; KR101623747B1; KR20160062195A; KR20110052672A

Abstract

웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들이 제공된다.

Description

웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들{COMPUTER-IMPLEMENTED METHODS, COMPUTER-READABLE MEDIA, AND SYSTEMS FOR CLASSIFYING DEFECTS DETECTED IN A MEMORY DEVICE AREA ON A WAFER}

본 출원은 2008년 7월 28일에 출원된 발명의 명칭이 "Location Based Defect Classification on Memory Block"인 미국 가 출원 번호 61/137,274 호에 대한 우선권을 주장하고, 이 출원은 여기에 완전히 나타난 바와 같이 참조로써 통합된다.

본 발명은 일반적으로 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들에 관한 것이다. 특정 실시예들은 결함들이 배치된 메모리 디바이스 영역에서 상이한 타입의 블록들 내의 결함들의 위치들을 기초로 웨이퍼 상의 메모리 디바이스에서 검출된 결함들을 분류하는 것에 관한 것이다.

다음 설명 및 예들은 이 섹션에 포함됨으로써 종래 기술로 인정되지 않는다.

DRAM 및 플래시 메모리 같은 메모리 디바이스들은 반복하는 블록들(예를 들어, 메모리 셀 블록, 감지/증폭기 블록, 워드라인 구동기 블록, 결합부, 및 다른 것들)을 포함한다. 메모리 디바이스들의 약 80% 이상은 메모리 셀 블록에 의해 차지될 수 있다. 메모리 셀 블록은 반복하는 구조들을 포함한다. 예를 들어, 메모리 셀 블록은 동일한 패턴 백그라운드를 가진 2F ~ 8F 반복 구조들을 포함할 수 있다.

결함들을 분류하기 위하여 현재 사용되는 방법들은 결함들을 분류하기 위하여 설계 백그라운드 또는 결함 속성들을 사용하는 것을 포함한다. 결함들을 분류하기 위한 하나의 그런 방법은 설계 기반 비닝(design based binning)(DBB)이다. DBB의 예들은 2006년 11월 20일 출원되었고 여기에 완전히 나타난 바와 같이 참조로써 통합된 2007년 12월 13일에 미국 특허 출원 공개 번호 2007/0277219로서 공개된 Zafar 등에 의해 공동으로 소유된 미국 특허 출원 일련 번호 11/561,659에 기술된다. DBB는 일반적으로 그래픽 데이터 스트림(GDS) 클립들(clip)을 사용할 수 있는 패턴 기반 비닝으로서 기술될 수 있다. 예를 들어, DBB는 웨이퍼 상에서 검출된 결함들의 위치들에 대응하는 설계 클립들을 추출하고(extracting), 상기 결함들에 대해 상기 클립들을 비교하고, 그리고 각각의 그룹들 내의 결함들에 대한 클립들이 실질적으로 동일하도록 결함들을 그룹들로 비닝하는 것을 포함할 수 있다. 그러므로, 동일한 패턴 백그라운드를 가진 결함들은 동일한 빈(bin)으로 분류된다. DBB는 또한 패턴 기반 그룹들의 각각에서 결함들의 수를 도시하는 파레토 차트(pareto chart) 같은 결과들을 생성할 수 있다. 게다가, DBB는 잠재적인 시스템적 패턴 문제들을 식별 및 분류하기 위하여 설계 및 검사 정보를 사용하는 것을 포함할 수 있다.

그러나, 메모리 블록들은 반복 구조들을 가지며, 이것은 설계 규칙들이 계속하여 줄어들기 때문에 설계 백그라운가 결함들에 대한 구분(differentiation)이 거의 없거나 없는 것을 제공한다. 특히, 메모리 디바이스 영역들 내의 결함들이 일반적으로 동일한 패턴 백그라운드를 가질 것이기 때문에, DBB는 상이한 결함들 사이의 구분을 제공하지 못하는데, 그 이유는 상이한 결함들이 동일한 패턴 백그라운드를 가질 것이고 이에 따라 동일한 그룹으로 비닝될 것이기 때문이다. 이런 방식으로, 메모리 디바이스들에 대해, 결함 분류에 대한 설계 백그라운드를 사용하는 것은 유용하지 않다. 그러므로, 비록 DBB 방법들 및 시스템들이 다수의 애플리케이션들에서 극히 유용한 것으로 증명되었지만, DBB는 메모리 디바이스들에 사용하기 어렵다. 특히, DBB는 DRAM 및 플래시 메모리 디바이스들에 대해 실질적으로 제한된 쓸모를 가질 것이다.

따라서, 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위하여 보다 효과적인 방법들 및 시스템들을 개발하는 것이 유리할 것이다.

컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들의 다양한 실시예들의 다음 설명은 첨부된 청구항들의 주제를 제한하는 것으로 임의의 방식으로 생각되지 않는다.

일 실시예는 웨이퍼 상의 메모리 디바이스 영역 상에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법에 관한 것이다. 상기 방법은 다음 단계들을 수행하기 위한 컴퓨터 시스템을 사용하는 것을 포함한다. 상기 방법의 단계들은 검사 시스템에 의해 메모리 디바이스에 대해 획득된 검사 데이터의 위치들을 결정하는 단계를 포함한다. 메모리 디바이스는 상이한 타입의 블록들을 포함한다. 검사 데이터는 메모리 디바이스 영역에서 검출된 결함들에 대한 데이터를 포함한다. 상기 방법의 단계들은 또한 검사 데이터의 위치들을 기초로 결함들이 배치되는 블록들 내의 미리 결정된 위치에 대한 결함들의 위치들을 결정하는 단계를 포함한다. 게다가, 상기 방법의 단계들은 블록들 내의 결함의 위치들을 기초로 결함들을 분류하는 단계를 포함한다.

상기된 컴퓨터-구현 방법의 각각의 단계들은 여기에 기술된 바와 같이 추가로 수행될 수 있다. 게다가, 상기 기술된 컴퓨터-구현 방법은 여기에 기술된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 게다가, 상기 기술된 컴퓨터-구현 방법은 여기에 기술된 임의의 시스템들에 의해 수행될 수 있다.

다른 실시예는 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법을 수행하기 위한 컴퓨터 시스템상에서 실행 가능한 프로그램 명령들을 저장하는 컴퓨터-판독 가능 매체에 관한 것이다. 컴퓨터-구현 방법은 상기 기술된 컴퓨터-구현 방법의 단계들을 포함한다.

상기 기술된 컴퓨터-판독 가능 매체는 여기에 기술된 임의의 실시예(들)에 따라 추가로 구성될 수 있다. 프로그램 명령들에 의해 실행 가능한 컴퓨터-구현 방법의 각각의 단계들은 여기에 기술된 바와 같이 추가로 수행될 수 있다. 게다가, 프로그램 명령들에 의해 실행 가능한 컴퓨터-구현 방법은 여기에 기술된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다.

부가적인 실시예는 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템에 관한 것이다. 시스템은 웨이퍼 상에 형성된 메모리 디바이스 영역에 대한 검사 데이터를 획득하도록 구성된 검사 서브시스템을 포함한다. 메모리 디바이스 영역은 상이한 타입의 블록들을 포함한다. 검사 데이터는 메모리 디바이스 영역에서 검출된 결함들에 대한 데이터를 포함한다. 시스템은 또한 검사 데이터의 위치들을 결정하고, 검사 데이터의 위치들을 기초로 결함들이 배치되는 블록들 내에서의 미리 결정된 위치에 대한 결함들의 위치들을 결정하고, 그리고 블록들 내의 결함들의 위치들을 기초로 결함들을 분류하도록 구성된 컴퓨터 서브시스템을 포함한다.

상기 기술된 시스템의 실시예는 여기에 기술된 임의의 실시예(들)에 따라 추가로 구성될 수 있다. 게다가, 상기된 시스템의 실시예는 여기에 기술된 임의의 방법 실시예(들)의 임의의 단계(들)를 수행하도록 구성될 수 있다.

본 발명의 추가 장점들은 바람직한 실시예들의 다음 상세한 설명의 장점 및 첨부 도면들을 참조하여 당업자에게 명백할 것이다.

도 1은 결함들이 배치되는 메모리 디바이스 영역의 블록 내의 미리 결정된 위치에 대한 결정된 결함들의 위치들의 하나의 예를 도시하는 개략도이다.
도 2는 동일한 타입을 가진 메모리 디바이스 영역 내의 다수의 블록들에 대한 검사 데이터를 적층하는 하나의 예를 도시하는 개략도이다.
도 3은 도 2에 도시된 바와 같은 검사 데이터를 적층함으로써 결함들을 빈들로 분리하는 하나의 예를 도시하는 개략도이다.
도 4는 도 2에 도시된 바와 같은 검사 데이터를 적층한 결과를 기초로 결함들을 빈들로 분리하는 하나의 예를 도시하는 히스토그램이다.
도 5 - 도 6은 결함들의 위치들이 배치된 다수의 구역들을 기초로 상이한 타입들의 결함들을 상이한 빈들로 분리하기 위하여 메모리 디바이스 영역 내의 하나 이상의 블록들을 하나 이상의 블록들 내의 다수의 구역들로 분할하는 예들을 도시하는 개략도이다.
도 7은 메모리 디바이스 영역 내 상이한 타입의 블록들 중 적어도 두 개에서 검출된 결함들의 수의 비율을 결정하고 상기 비율을 기초로 상이한 타입들의 블록들 중 적어도 두 개 내의 결함들을 분류한 결과들의 하나의 예를 도시하는 히스토그램이다.
도 8은 메모리 디바이스 영역 내의 상이한 타입의 블록들 중 적어도 두 개에서 검출된 결함들의 수의 비율을 모니터링하는 하나의 예를 도시하는 평면도이다.
도 9는 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위하여 컴퓨터-구현 방법을 수행하기 위한 컴퓨터 시스템상에서 실행 가능한 프로그램 명령들을 저장하는 컴퓨터-판독 가능 매체의 하나의 실시예를 도시하는 블록도이다.
도 10은 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위해 구성된 시스템의 일 실시예를 도시하는 블록도이다.

본 발명이 다양한 변형들 및 대안 형태들에 영향을 받기 쉽지만, 특정 실시예들은 도면들에서 예를 들어 도시되고 여기에 상세히 기술된다. 도면들은 축척적이 아닐 수 있다. 그러나, 도면들 및 상세한 설명이 개시된 특정 형태로 본 발명을 제한하는 것이 아니고, 반대로 본 발명이 첨부된 청구항들에 의해 정의된 바와 같은 본 발명의 사상 및 범위 내에 속하는 모든 변형들, 등가물들 및 대안들을 커버하는 것이 이해되어야 한다.

도면들을 지금 참조하여, 도면들이 축척에 맞게 도시되지 않은 것이 주의된다. 특히, 도면들의 일부 엘리먼트들의 스케일(scale)은 엘리먼트들의 특성들을 강조하기 위하여 크게 과장된다. 또한 도면들이 동일한 스케일로 도시되지 않은 것이 주의된다. 유사하게 구성될 수 있는 하나 이상의 도면에 도시된 엘리먼트들은 동일한 참조 번호들을 사용하여 표시되었다.

일 실시예는 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법에 관한 것이다. 예를 들어, 상기 방법은 DRAM 플래시 메모리, 및 로직 디바이스들 내의 SRAM 영역들 상에서 검출된 결함들을 분류하기 위하여 사용될 수 있다. 여기에 추가로 기술된 바와 같이, 여기에 기술된 실시예들은 특히 메모리 블록들 상의 결함들로부터 고통받는 메모리 제조자들에 대해 상당한 수율 개선을 제공할 것이다.

상기 방법은 다음 단계들을 수행하기 위하여 컴퓨터 시스템을 사용하는 것을 포함한다. 컴퓨터 시스템은 여기에 추가로 기술된 바와 같이 구성될 수 있다. 상기 방법의 단계들은 검사 시스템에 의해 메모리 디바이스에 대해 획득된 검사 데이터의 위치들을 결정하는 단계를 포함한다. 일 실시예에서, 검사 데이터의 위치들을 결정하는 단계는 설계 데이터 공간에서 검사 데이터의 위치들을 결정하는 단계를 포함한다. 설계 데이터 공간에서 검사 데이터의 위치들을 결정하는 단계는 여기에 완전히 나타난 바와 같이 참조로써 통합된 2007년 7월 5일에 미국 특허 출원 공개 번호 2007/0156379로서 공개되고 2006년 11월 20일 출원된 Kulkarni 등에 의해 공동으로 소유된 미국 특허 출원 일련 번호 11/561,735에서 기술된 바와 같이 수행된다. 예를 들어, 설계 데이터 공간에서 검사 데이터의 위치들을 결정하는 단계는 웨이퍼 상에 형성된 메모리 디바이스 영역에 대한 검사 데이터 부분을 설계 데이터에 할당하여 설계 데이터 공간에서 검사 데이터의 위치들을 결정하는 단계를 포함할 수 있다. 설계 데이터는 Kulkarni 등에 의한 상기된 특허 출원에 기술된 임의의 설계 데이터 또는 설계 데이터 프록시들(proxy)을 포함할 수 있다.

메모리 디바이스 영역은 상이한 타입의 블록들을 포함한다. 예를 들어, 도 1에 도시된 바와 같이, 통상적인 DRAM 메모리 유닛에서, 메모리 디바이스 영역은 셀 블록, 서브 워드라인 구동기(SWD) 블록, 감지/증폭기(S/A) 블록, 및 결합 블록을 포함하는 상이한 타입의 블록들을 포함할 수 있다. 상이한 타입의 블록들은 상이한 반복 구조들(또는 적어도 하나의 상이한 특성을 가진 반복 구조들)을 포함하고 상이한 전기 기능들을 가진다는 점에서 상이할 수 있다.

검사 데이터는 메모리 디바이스 영역에 포함된 결함들에 대한 데이터를 포함한다. 검사 데이터는 검사 시스템에 의해 메모리 디바이스 영역에 대해 획득될 수 있는 임의의 적당한 검사 데이터를 포함할 수 있다. 검사 시스템은 명시야(bright field)(BF) 검사 시스템, 암시야(dark field)(DF) 검사 시스템, 또는 BF 및 DF 검사 시스템일 수 있다. 이런 검사 시스템은 웨이퍼 위에서 광을 스캐닝하고, 웨이퍼로부터 반사되고/반사되거나 산란된 광을 검출하고, 그리고 검출된 광에 응답하여 검사 데이터를 생성함으로써 검사 데이터를 획득할 수 있다. 검사 시스템은 임의의 적당한 방식으로 메모리 디바이스 영역 내의 결함들을 검출할 수 있다.

상기 방법은 또한 검사 데이터의 위치들을 기초로 결함들이 배치되는 블록들 내의 미리 결정된 위치에 대한 결함들의 위치들을 결정하는 단계를 포함한다. 다른 말로, 각각의 상이한 블록 내의 결함들의 위치들은 각각 상이한 블록 내의 미리 결정된 위치에 대하여 결정된다. 예를 들어, 메모리 셀 블록 내의 결함들의 위치들은 메모리 셀 블록 내의 미리 결정된 위치에 대하여 결정되고, SWD 블록 내의 결함들의 위치들은 SWD 블록 내의 미리 결정된 위치에 대하여 결정되고, 기타 등등이 이루어진다. 일 실시예에서, 미리 결정된 위치는 블록들의 중앙 또는 모서리를 포함한다. 블록의 모서리는 블록의 좌하부 모서리일 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 3 개의 결함들(결함 1, 결함 2, 및 결함 3)은 메모리 디바이스 영역의 셀 블록 내에서 검출될 수 있다. 그러므로, 결함들의 위치들은 셀 블록의 모서리(10) 또는 셀 블록의 좌하부 모서리(12)에 대하여 결정될 수 있다. 게다가, 결함들의 위치들은 각각의 결함의 중앙 및 셀 블록의 중앙 및 좌하부 모서리 사이 점선들에 의해 도 1에 도시된 바와 같이 셀 블록의 중앙 또는 좌하부 모서리에 대한 상대적 위치들이다.

일 실시예에서, 결함들의 위치들을 결정하는 단계는 설계 데이터 공간에서 미리 결정된 위치에 대한 결함들의 위치들을 결정하는 단계를 포함한다. 예를 들어, 상기된 바와 같이, 상기 방법은 검사 데이터의 설계 데이터 공간 위치들을 결정하는 단계를 포함할 수 있다. 그러므로, 설계 데이터 공간에서 검사 데이터의 위치들을 결정하는 단계는 결함들에 대응하는 검사 데이터의 위치들뿐 아니라 설계 데이터 공간에서 미리 결정된 위치들을 결정하는 단계를 포함할 수 있다. 이런 방식으로, 미리 결정된 위치에 대한 결함들의 위치들은 설계 데이터 공간에서 결정될 수 있다. 이와 같이, 미리 결정된 위치에 대한 결함들의 위치들의 좌표들은 검사 결함 위치에 대응하는 설계 데이터로부터 발생할 수 있다. 예를 들어, 상기 기술된 바와 같이, 결함들의 위치들은 결함들이 배치된 블록들 내의 미리 결정된 위치(예를 들어, 검사 다이 모서리)에 대하여 결정된다. 그러므로, 블록의 미리 결정된 위치(예를 들어, 중앙 또는 좌하부 모서리)에 대한 결함 좌표들을 얻기 위하여, 설계 데이터는 사용될 수 있고 레이아웃 정보 모두를 가질 것이다.

일 실시예에서, 검사 데이터의 위치들을 결정하는 단계는 검사 데이터 공간에서 검사 데이터의 위치들을 결정하는 단계를 포함하고, 결함들의 위치들을 결정하는 단계는 검사 데이터 공간에서 미리 결정된 위치에 대한 결함들의 위치들을 결정하는 단계를 포함한다. 예를 들어, 설계 공간을 사용하는 것은 정확한 결함 좌표들을 얻고 설계 기반 비닝(DBB)과 결합되도록 하는 가장 좋은 방법일 수 있다. 그러나, 여기에 추가로 기술된 바와 같이 결함들을 분류하기 위하여 사용될 수 있는 결함 좌표들을 얻기 위한 두 개의 대안적인 방식들이 있다. 결함 좌표들을 얻기 위한 하나의 대안은 검사 보호 영역 그룹들("GDStoCA"라 일반적으로 지칭될 수 있음)을 생성하기 위하여 설계 데이터(예를 들어, 그래픽 데이터 스트림(GDS))를 사용하는 것이다. GDStoCA는 상이한 타입의 블록들을 정의하기 위하여 사용될 수 있고, 검사 시스템은 미리 결정된 위치에 대한 결함 좌표들을 리포팅할 수 있다. 결함 좌표들을 얻기 위한 다른 방식은 수동으로 그려진 검사 보호 영역들을 사용하고 상기 보호 영역들을 상이한 타입의 블록들로 그룹화하는 것이다. 그 다음 검사 시스템은 미리 결정된 위치에 대한 결함 좌표들을 리포팅할 수 있다. 그러므로, 미리 결정된 위치에 대한 결함들의 위치들의 좌표들은 a) 검사 결함 위치에 대응하는 설계 데이터, 설계 데이터 공간; b) 임의의 설계 데이터(예를 들어, GDStoCA)에 의해 그려진 검사 보호 영역들을 기초로 하는 검사 결함 위치, 검사 데이터 공간; 또는 c) 수동으로 그려지고 그룹화된 검사 보호 영역들을 기초로 하는 검사 결함 위치, 검사 데이터 공간으로부터 발생한다. GDStoCA에 의해 그려진 검사 보호 영역들을 기초로 검사 결함 위치를 결정하기 위하여 사용될 수 있는 방법들 및 시스템들의 예들은 여기에 완전히 나타난 바와 같이 참조로써 통합된 Glasser 등에게 공동으로 소유된 미국특허 번호 6,529,621, Glasser 등에 의한 6,748,103, 및 Bevis에 의한 6,886,153에 도시된다.

일 실시예에서, 상기 방법은 메모리 디바이스 영역 내의 상이한 타입의 블록들의 x,y 어드레스들 및 블록들 내의 결함들의 위치들을 리포팅하는 단계를 포함한다. 하나의 그런 실시예에서, 블록들 내의 결함들의 위치들은 블록들 내의 미리 결정된 위치에 대한 x,y 위치들을 포함한다. 예를 들어, 여기에 기술된 방법들에 의해 리포팅될 수 있는 데이터는 각각의 블록의 좌하부 모서리 또는 중앙에 대한 메모리 블록 x,y 어드레스 및 결함 x,y 위치를 포함한다.

상기 방법은 블록들 내의 결함들의 위치들을 기초로 결함들을 분류하는 단계를 더 포함한다. 그러므로, 상기 방법은 메모리 블록 내 위치-기반 결함 분류를 포함한다. 상기 기술된 바와 같이, 미리 결정된 위치는 블록들의 중앙 또는 모서리(예를 들어, 좌하부 모서리)를 포함할 수 있다. 그러므로, 결함들을 분류하는 단계는 블록의 좌하부 모서리 또는 중앙에 대한 결함들의 상대적 위치를 기초로 결함들을 분류하는 단계를 포함할 수 있다. 다른 말로, 결함들을 분류하는 단계는 블록의 좌하부 모서리 또는 중앙에 대한 상대적 위치를 기초로 결함들을 비닝하는 단계를 포함할 수 있다. 결함들을 분류하는 단계는 여기에 기술된 바와 같이 추가로 수행될 수 있다.

일 실시예에서, 결함들을 분류하는 단계는 블록들 내의 결함들의 위치들 및 결함들이 배치된 블록들의 타입들을 기초로 결함들을 분류하는 단계를 포함한다. 예를 들어, 결함들을 분류하는 단계는 블록(예를 들어, 메모리 셀, S/A, SWD, 등등)에 의해 결함들을 분류하는 단계를 포함할 수 있다. 특히, 셀 블록, S/A 블록, SWD 블록, 결합 블록 등등 같은 상이한 타입의 블록들은 검사 데이터에서 발견될 수 있고, 이는 블록 타입에 의한 결함의 비닝(및 샘플링)을 허용한다. 이런 방식으로, 상이한 타입의 블록들의 결함들은 상이한 빈들 내에 포함될 수 있고, 상이한 타입의 블록들 각각에서 상이한 타입의 결함들은 또한 상이한 빈들(또는 상이한 서브-빈들) 내에 포함될 수 있다.

다른 실시예에서, 결함들을 분류하는 단계는 결함들이 시스템적 결함들인지를 결정하는 단계를 포함한다. 결함들이 시스템적 결함들인 것을 결정하는 것은 여기에 추가로 기술된 바와 같이 다양한 방식들로 수행될 수 있다.

몇몇 실시예들에서, 결함들을 분류하는 단계는 결함들을 시스템적 결함 빈들 또는 랜덤 결함 빈들로 분리하기 위하여 동일한 타입을 가진 다수의 블록들에 대한 검사 데이터를 적층하는 단계를 포함한다. 예를 들어, 결함들을 분류하는 단계는 시스템적 결함들을 식별하기 위하여 셀 영역을 적층하는 단계를 포함할 수 있다. 게다가, 메모리 디바이스 내의 상이한 타입의 블록들은 분리되어 적층될 수 있다. 예를 들어, S/A, SWD 및 결합 블록들은 메모리 셀 블록들로부터 분리되어 적층될 수 있다. 하나의 그런 예에서, 도 2에 도시된 바와 같이, 결함들(16)에 대한 검사 데이터를 포함하는 동일한 타입을 가진 다수의 블록들(18)에 대한 검사 데이터(14)는 적층될 수 있다. 그런 적층은 셀 블록 영역에 대해 수행될 수 있다. 비록 4 개의 다중 블록들이 도 2에 도시되지만, 임의의 수의 다중 블록들에 대한 검사 데이터는 적층될 수 있다.

이런 방식으로, 다수의 블록들 내의 실질적으로 동일한 위치를 가진 결함들은 식별될 수 있고 하나의 그룹으로 비닝될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 검사 데이터를 적층한 결과들(예를 들어, 적층된 셀)은 상이한 빈들(예를 들어, 빈 1, 빈 2, 빈 3, 및 빈 4)을 포함할 수 있다. 빈들의 각각은 다수의 블록들(18) 내의 상이한 위치들에서 검출된 결함들에 대응하고, 빈들의 각각은 다수의 블록들 내의 실질적으로 동일한 위치에서 검출된 다수의 결함들을 포함할 수 있다. 이런 방식으로, 빈들의 각각은 다수의 블록들 내의 실질적으로 동일한 위치에서 검출된 결함들만을 포함한다. 게다가, 여기에 기술된 방법 실시예들에 의해 생성될 수 있는 검사 데이터의 적층한 결과들은 도 4에 도시된 바와 같이 히스토그램 또는 파레토 차트를 포함할 수 있다. 도 4에 도시된 바와 같이, 히스토그램은 결함들이 그룹화된 상이한 빈들(예를 들어, 빈 1, 빈 2, 및 빈 3)뿐 아니라 결함들이 각각의 빈으로 그룹화된 빈도를 도시할 수 있다. 이와 같이, 히스토그램은 결함들이 동일한 타입을 가진 다수의 블록들 내의 실질적으로 동일한 위치에서 검출되는 빈도를 도시한다. 비교적 높은 빈도들로 실질적으로 동일한 위치에서 검출된 결함들은 대부분 시스템적 결함들이기 쉽고, 비교적 낮은 빈도들로 실질적으로 동일한 위치에서 검출된 결함들은 대부분 랜덤 결함들이기 쉽다. 이와 같이, 동일한 타입을 가진 다수의 블록들에 대한 검사 데이터를 적층한 결과로서, 결함들은 시스템적 결함 빈들 및 랜덤 결함 빈들로 효과적으로 분리될 것이다. 이런 방식으로, 대부분 시스템적 결함들이기 쉬운 결함들은 식별될 수 있다.

하나의 그런 실시예에서, 상기 방법은 또한 결함 검토를 위해 빈들로부터 결함들을 샘플링하는 단계를 포함한다. 예를 들어, 메모리 블록을 적층함으로써, 랜덤 결함들은 시스템적 결함들로부터 분리될 수 있고 그 다음 결함들은 검사가 완료될 때 결함 검토(예를 들어, 주사 전자 현미경법(SEM) 검토)를 위해 빈들로부터 샘플링될 수 있다. 하나의 그런 예에서, 시스템적 결함 빈들로부터의 결함들은 이들 결함들이 메모리 디바이스 제조자에게 가장 관심이 있을 수 있기 때문에 결함 검토를 위해 가장 심하게 샘플링될 수 있다. 다른 예에서, 결함들은 시스템적 결함 빈들뿐 아니라 랜덤 결함 빈들로부터 샘플링될 수 있어서 시스템적 결함들 및 랜덤 결함들 둘 다가 검토된다. 이런 방식으로, 여기에 기술된 실시예들은 결함 검토를 위해 사용된 샘플링 전략(집적된 결함 구성기(iDO) 샘플링 포함)을 개선할 수 있어서, 메모리 디바이스 제조자들에게 상당한 가치를 제공한다. iDO는 Kulkarni 등에 의한 상기된 특허 출원에 추가로 기술된다.

다른 실시예에서, 결함들을 분류하는 단계는 결함들의 위치들이 배치되는 다수의 구역들을 기초로 상이한 타입의 결함들을 상이한 빈들로 분리하기 위하여 블록 내에서 블록들 중 하나를 다수의 구역들로 분할하는 단계를 포함한다. 이런 방식으로, 결함들을 분류하는 단계는 구역에 의한 비닝을 포함할 수 있다. 예를 들어, 메모리 셀 블록은 랜덤 결함들로부터 시스템적 결함들 또는 클러스터들(이웃 결함들)을 분리하기 위하여 2, 3, 4로 분할될 수 있고, 임의의 수의 구역들로 분할될 수 있다. 하나의 그런 예에서, 도 5에 도시된 바와 같이, 메모리 디바이스 영역의 셀 블록은 3 개의 구역들(R1, R2 및 R3)로 분할될 수 있다. 메모리 디바이스 영역에서 상이한 타입의 블록들 중 일부 또는 모두는 상이한 타입의 블록들의 전체 영역을 커버하거나 커버하지 않을 수 있는 임의의 구성을 가진 임의의 수의 구역들로 분할될 수 있다. 블록 내에서 블록들 중 하나를 다수의 구역들로 분할하는 단계는 검사 시스템의 스테이지 정확 제한으로 인해 상기 기술된 바와 같이 검사 데이터를 적층하는 서브-단계일 수 있다. 경계 영역은 결함들을 하나의 빔으로 그룹화하기 위하여 위치 주위에 설정될 수 있다. 이런 방식으로, 메모리 디바이스 영역에서 블록 내의 동일한 구역에 배치된 결함들은 동일한 빈으로 그룹화될 수 있다. 그런 비닝의 결과들은 검사 데이터를 적층함으로써 생성될 수 있는 히스토그램과 다르게, 구역에 의한 비닝의 결과들에 대해 생성되는 히스토그램이 상이한 구역들에 대응하는 상이한 빈들(예를 들어 빈 1은 R1에 대응할 수 있고, 빈 2는 R2에 대응할 수 있고, 등등이 있을 수 있음)을 포함할 수 있다는 것을 제외하고 도 4에 도시된 것과 같은 히스토그램을 포함할 수 있다.

상기-기술된 실시예의 다른 예에서, 메모리 디바이스 영역(예를 들어, 셀 블록 및 S/A 블록) 내의 상이한 타입의 블록들은 구역에 의해 결함들을 분리하기 위하여 구역들로 분할될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 셀 블록은 빈 1, 빈 2, 및 빈 3에 대응하는 3 개의 구역들로 분할될 수 있고, S/A 블록은 빈 4 및 빈 5에 대응하는 두 개의 구역들로 분할될 수 있다. 도 6에 도시된 바와 같이, 구역들 중 몇몇은 상이한 타입의 블록들의 중앙 영역에 배치되는 반면 다른 구역들은 상이한 타입의 블록들의 에지 근처 및 중앙 영역을 둘러싸게 배치된다. 특히, 도 6에 도시된 바와 같이, 빈 1에 대응하는 구역은 셀 블록의 한가운데 영역에 배치되고, 빈 3에 대응하는 구역은 빈 1에 대응하는 구역을 둘러싸는 셀 블록의 중앙 영역에 배치되는 반면, 빈 2에 대응하는 구역은 빈 3에 대응하는 구역을 둘러싸는 셀 블록의 에지들 근처에 배치된다. 게다가, 빈 4에 대응하는 구역은 S/A 블록의 중앙 영역에 배치되는 반면, 빈 5에 대응하는 구역은 S/A 블록의 에지들 근처에 그리고 빈 4에 대응하는 구역을 둘러싸게 배치된다.

이런 방식으로, 상이한 타입의 블록들의 중앙 영역에 배치된 결함들 및 상이한 타입의 블록들의 에지들 근처에 배치된 결함들은 상이한 빈들로 분리될 수 있다. 그러므로, 빈들의 몇몇은 시스템적 결함 빈들일 수 있는 반면, 다른 빈들은 랜덤 결함 빈들일 수 있다. 예를 들어, 중합체-유도 브리지들, 단락부들, 작은 콘택들, 및 리소그래피-관련 결함들 같은 시스템적 결함들은 메모리 셀 블록 또는 S/A 셀 블록의 에지를 따라 발생하는 경향이 있을 수 있다. 이런 방식으로, 하나의 타입의 블록의 에지들 근처 구역에 대응하는 빈들의 결함들은 에지에서 시스템적 결함들로서 식별될 수 있고 다른 빈들로 그룹화된 랜덤 결함들로부터 분리될 수 있다. 구역에 의한 그런 비닝의 결과들은 히스토그램 내에 도시된 빈들의 수가 상이한 타입의 블록들이 분할되는 구역들의 수에 대응할 수 있다는 것을 제외하고, 상기된 바와 같은 히스토그램을 포함할 수 있다.

일 실시예에서, 결함들을 분류하는 단계는 유해(nuisance) 결함들일 있는 블록들의 구역들에 배치된 결함들을 유해 결함들로서 식별하는 단계 및 웨이퍼의 검사의 결과들로부터 유해 결함들로서 식별된 결함들을 제거하는 단계를 포함한다. 이런 방식으로, 검사 시스템 감도는 메모리 블록의 에지들 같은 특정 영역들 상에 있는 유해물을 분리 제거함으로써 증가될 수 있다. 유해 결함들이기 쉬운 블록들의 구역들 및 상이한 타입의 블록들의 특정 영역들은 임의의 적당한 방식으로 결정될 수 있다. 게다가, 유해 결함이기 쉬운 블록들의 구역들 내에 배치된 결함들을 유해 결함들로서 식별하는 단계는 상기 기술된 바와 같이 구역-기반 비닝을 사용하여 수행될 수 있다(예를 들어, 구역은 유해 결함들이기 쉬운 블록의 구역으로서 정의된다). 유해 결함들로서 식별된 결함들은 임의의 적당한 방식으로 검사 결과들로부터 제거될 수 있다.

몇몇 실시예들에서, 결함들을 분류하는 단계는 상이한 타입의 블록들 중 적어도 두 개에서 검출된 결함들의 수의 비율을 결정하는 단계 및 상기 비율을 기초로 상이한 타입의 블록들 중 적어도 두 개에서 결함들을 분류하는 단계를 포함한다. 이런 방식으로, 분류는 결함 비율에 의해 수행될 수 있다. 분류를 위해 결정될 수 있는 결함 비율들은 예를 들어, 셀/(SA + SWD + 결합부), 셀/SA, 셀/SWD, 등등을 포함할 수 있다. 그런 분류의 결과들은 도 7에 도시된 바와 같은 히스토그램을 포함할 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 결함들의 상이한 비율들(셀/(SA + SWD + 결합부), 셀/SA, 셀/SWD)의 각각에 대해 검출되는 빈도는 히스토그램에 도시된다. 랜덤 결함들이 상이한 타입의 블록들 모두를 통하여 비교적 공평하게 배치될 수 있는 반면 상이한 타입의 블록들에서 검출된 시스템적 결함들의 수가 크게 가변할 수 있기 때문에, 상이한 타입의 블록들 중 적어도 두 개에서 검출된 결함들의 수들의 비율들은 어느 타입의 블록 또는 블록이 시스템적 결함들을 나타내는가를 가리키면서 랜덤 결함들에 대해 효과적으로 정규화할 수 있다. 예를 들어, 하나 이상의 다른 타입의 블록들과 비교되는 하나의 타입의 블록에서 검출된 결함들의 비교적 높은 비율은 하나의 타입의 블록에서 검출된 결함들을 잠재적으로 시스템적 결함들로서 분류하기 위하여 사용될 수 있다. 대조하여, 하나 이상의 다른 타입의 블록들에 비교되는 하나의 타입의 블록에서 검출된 결함들의 비교적 낮은 비율은 하나 타입의 블록에서 검출된 결함들을 가능한 랜덤 결함들로서 분류하기 위하여 사용될 수 있다.

일 실시예에서, 상기 방법은 상이한 타입의 블록들 중 적어도 두 개에서 검출된 결함들의 수들의 비율을 모니터링하는 단계를 포함한다. 예를 들어, 상기 방법은 상기 기술된 임의의 비율들을 모니터링하는 단계를 포함할 수 있다. 만약 비율이 이상을 나타내면, 상기 이상은 블록의 블록에 무관하게 어디에나 배치될 수 있는 발생된 시스템적 결함들 대 랜덤 결합들을 가리킬 것이다. 하나의 그런 예에서, 여기에 기술된 것과 같은 상이한 타입의 블록들이 검사 데이터에서 발견될 수 있기 때문에, 셀 블록 결함들 대 다른 블록 결함들의 비율은 모니터링될 수 있고 그 비율에서의 이상은 시스템적 결함 발생을 가리킬 것이다. 게다가, 셀/(SA + SWD + 결합부) 같은 상기 기술된 비율들 중 하나는 시간 또는 웨이퍼의 함수로서 도 8에 도시된 바와 같이 도시될 수 있다. 비율에 대한 제어 제한은 또한 도 8에 도시된 바와 같이 평면도에 도시될 수 있어서, 사용자는 비율이 제어 제한을 넘어 진행할 때 시각적으로 식별할 수 있다. 제어 제한을 넘는 비율은 프로세스 문제 및/또는 프로세스 및 설계 상호작용 문제가 있다는 것을 사용자에게 가리킬 수 있는 시스템적 결함 유발 메카니즘이 발생하는 중인 것을 가리킨다. 이런 방식으로, 상기 방법은 잘못된 편위 비율(false excursion rate)을 감소시킬 수 있는 구역-기반 결함 비율을 모니터링하는 단계를 포함할 수 있다. 예를 들어, 사용자가 메모리 디바이스 영역(예를 들어, 셀 블록)에서 하나의 타입의 블록 내 결함들에 관하여 염려하면, 다른 타입의 블록에서 결함 카운트 증가에 의해 유발된 편위가 잘못될 수 있다. 그러므로, 상기 기술된 것과 같은 결함 비율을 모니터링함으로써(가능하면 총 결함 카운트 같은 다른 것들을 모니터링할 때 동시에), 이런 잘못된 편위 비율은 감소될 수 있다.

추가 실시예에서, 상기 방법은 블록들 내의 결함들의 위치들을 비트 맵과 상관시키는 단계를 포함한다. 여기에 기술된 실시예들은 탐구 및 개발 스테이지에서 학습 사이클을 가속화할 수 있는 보다 우수한 비트 맵 상관을 제공한다. 예를 들어, 여기에 기술된 실시예들은 결함들의 결정된 위치들에 대한 개선된 좌표 정확성 및 결함 좌표들에 대한 특정 정보를 제공하여 검사 결과들에 대한 보다 우수한 비트 맵 상관을 제공한다. 개선된 비트 맵 상관은 개선된 수율 상관을 제공할 것이고, 둘 다는 메모리 디바이스 제조자들에게 상당한 가치를 제공한다. 블록들 내의 결함들의 위치들과 비트 맵을 상관시키는 단계는 임의의 적당한 방식으로 수행될 수 있다. 하기에 포함된 표 1은 그런 상관에 의해 형성될 수 있는 결과들의 일 예를 도시한다.

	비트 맵 위치		검사 위치
	블록	블록 내 좌표	블록	블록 내 좌표
결함 1	(R, C)	(X, Y)	(R, C)	(X, Y)
결함 2	(R, C)	(X, Y)	(R, C)	(X, Y)
...

다른 실시예에서, 결함들을 분류하는 단계는 블록들 내의 결함들의 위치들을 비트 맵과 상관시키는 단계 및 상기 상관 단계의 결과들을 기초로 결함들의 타입들을 결정하는 단계를 포함한다. 예를 들어, 메모리 셀 블록 내 결함들은 비트 맵에서 행, 열, 및 단일 또는 이중 비트 결함 타입 결함들이 될 수 있다. 게다가, S/A 블록 내 결함들은 비트 맵 내에서 블록 결함, 속도 결함, 등등, 타입 결함들이 될 수 있다. 이런 방식으로, 메모리 디바이스 영역 상에서 검출된 결함들의 타입들은 결함들이 발생할 결함들의 타입을 기초로 결정될 수 있다.

몇몇 실시예들에서, 결함들을 분류하는 단계는 블록들 내의 결함들의 위치들을 비트 맵과 상관시키는 단계, 상관 단계의 결과들을 기초로 결함들의 타입들을 결정하는 단계, 및 웨이퍼의 검사 결과들로부터 결함들의 타입들 중 하나 이상을 제거하는 단계를 포함한다. 예를 들어, 결함들의 위치들을 비트 맵과 상관시킴으로써, 잘못된 결함들, 사소한 결함들, 광학 잡음, 등등은 검사 결과들로부터 제거될 수 있다. 하나의 그런 예에서, 만약 몇몇 빈들이 컬러 변화로 인해 블록 내의 특정 위치에 잘못된 결함들을 포함하면, 그 빈들은 검사 결과들 외측으로 분류될 수 있다. 동일한 방식으로, 사소한 결함들에 대응하는 빈들, 광학 잡음, 등등은 검사 결과들로부터 필터링될 수 있다. 그런 결과들을 제거하는 단계는 검사 결과들의 명확성을 증가시킬 수 있다. 이런 방식으로, 잘못된 결함 및 사소한 결함을 식별함으로써, 검사 프로세스의 감도는 최대화될 수 있고 각각의 블록 타입에 대한 검사 감도들은 최적화될 수 있고, 그 둘 다는 메모리 디바이스 제조자들에게 상당한 가치를 제공한다.

다른 실시예에서, 상기 방법은 결함들을 분류하는 단계의 결과들을 기초로 웨이퍼 상에 메모리 디바이스 영역을 형성하기 위하여 사용된 하나 이상의 프로세스들로 하나 이상의 문제들을 결정하는 단계를 포함한다. 예를 들어, 상기 방법을 수행하기 위하여 사용된 검사 시스템에 의해 리포팅된 파라미터들은 통계적 프로세스 제어(SPC) 애플리케이션들을 위해 수집 및 모니터링될 수 있다. 게다가, 상기 기술된 바와 같이, 결함들을 분류하는 단계는 결함들이 블록의 에지에 머무르는지 또는 내부에 머무르는지에 따라 큰 결함 양들을 빠르게 비닝하는 단계를 포함할 수 있다. 그런 비닝의 결과들은 특정 프로세스 문제들(예를 들어, 리소그래피-관련 프로세스 문제들)을 식별하기 위하여 사용될 수 있어서, 메모리 디바이스 제조자들에게 가치를 제공한다. 게다가, 상기 기술된 바와 같이, 결함들은 결함들이 배치된 블록들의 타입들을 기초로 분류될 수 있다. 이런 방식으로, 결함 분류 결과들은 결함들이 배치되는 블록들의 타입을 가리킬 수 있다. 그 정보뿐 아니라 메모리 디바이스 영역 내의 상이한 타입의 블록들의 위치들은 다이의 에지 또는 레티클 샷(reticle shot)에 배치된 블록들에 머무르는 결함들을 식별하기 위하여 사용될 수 있다. 그 정보는 리소그래피 스캐너의 리소그래픽 문제들 및 건식 에칭 시스템들의 중합체-유도 결함들을 식별하기 위하여 사용될 수 있어서 메모리 디바이스 제조자들에게 가치를 제공한다.

추가 실시예에서, 상기 방법은 결함들의 위치들을 기초로 메모리 디바이스 영역 상에서 수행될 하나 이상의 프로세스들의 하나 이상의 파라미터들을 결정하는 단계를 포함한다. 예를 들어, 여기에 기술된 바와 같이 결정된 결함들의 위치들의 좌표들은 임계 치수 주사 전자 현미경법(CDSEM) 검토 및 결함 분석(FA) 진단 같은 메모리 디바이스 영역 상에서 수행되는 부가적인 프로세스들을 구동하기 위하여 사용될 수 있다.

일 실시예에서, 상기 방법은 메모리 디바이스 영역 상의 결함들의 분포 및 결함들의 위치들을 기초로 메모리 디바이스 영역 상에서 수행될 하나 이상의 프로세스들의 하나 이상의 파라미터들을 결정하는 단계를 포함한다. 예를 들어, CD 측정을 위한 올바른 위치들은 검사 맵의 메모리 블록 상의 결함 분포 및 여기에 기술된 실시예들에 의해 리포팅된 x,y 좌표들을 사용하여 선택될 수 있다.

다른 실시예에서, 상기 방법은 결함들을 분류하는 단계의 결과들을 기초로 검사 데이터를 생성하기 위하여 검사 시스템에 의해 사용된 프로세스의 하나 이상의 파라미터들을 변경하는 단계를 포함하여 메모리 디바이스 영역에서 상이한 타입의 블록들 중 적어도 두 개의 상이한 감도들로 검사된다. 이런 방식으로, 검사 감도들은 각각의 블록 타입에 대해 최적화될 수 있고, 이것은 메모리 디바이스 제조자들에게 상당한 가치를 제공할 수 있다. 예를 들어, 상이한 타입의 블록들에 대응하는 검사 데이터의 부분들이 여기에 기술된 방법들(설계에서 메모리 디바이스 영역에 대해 요구된 검사 데이터의 위치들 또는 검사 데이터 공간을 결정함으로써)을 사용하여 식별될 수 있기 때문에, 상이한 감도들(예를 들어, 상이한 임계값들)은 상이한 타입의 블록들에서 결함들을 검출하기 위하여 사용될 수 있다. 상이한 타입의 블록들에서 결함들을 검출하기 위한 적당한 감도들은 여기에 기술된 방법 실시예들(예를 들어, 결함 분류 결과들 및 상이한 타입의 결함들에 대응하는 검사 데이터를 사용함으로써, 상이한 타입의 블록들에 대한 검사 감도들은 특정 타입의 결함들이 검출되고 다른 타입의 결함들이 존재하지 않도록 설정될 수 있다)의 결과들을 사용하여 또는 임의의 다른 방식으로 결정될 수 있다.

일 실시예에서, 상기 방법은 메모리 디바이스 영역이 형성되는 웨이퍼에 대한 검사 시스템에 의해 수행된 검사 프로세스 동안 검사 시스템에 의해 수행된다. 이런 방식으로, 상기 방법은 온-툴(on-tool)로 수행될 수 있다. 이와 같이, 여기에 기술된 실시예들은 웨이퍼의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 온-툴 해결책의 장점을 제공한다. 게다가, 여기에 기술된 실시예들은 메모리 커스토머들(customer)에 대한 DBB에 상보적인 해결책을 제공하여, 여기에 기술된 실시예들은 DBB의 다음 온-툴 장점들을 공유할 수 있다. 예를 들어, 여기에 기술된 실시예들은 웨이퍼의 메모리 디바이스 영역에서 검출된 결함들을 보다 잘 비닝하기 위하여 새로운 기술을 제공한다. iDO 및 집적된 자동 결함 분류(iADC)와 유사하게, 온-툴 비닝은 오프-툴(off-tool) 비닝보다 효과적이다. 온-툴 비닝에서, 사용자들은 웨이퍼 검사가 완료된 후 바로 시스템적 결함들을 발견 및 모니터링할 수 있다. 게다가, 좌표 정확성을 개선하기 위하여 하드웨어 업데이트 키트(kit)인 BF 검사 시스템들에 대한 캘리포니아 주 밀피타스시 KLA-Tencor로부터 상업적으로 판매되는 확장된 플랫폼(XP) 패키지로부터의 개선된 좌표 정확성으로 인해, 온-툴은 모든 결함에 대한 "완벽함에 가까운" 설계 좌표 정보를 출력할 수 있다. 이들 좌표들은 CDSEM 검토 및 FA 진단을 구동하기 위하여 바람직하게 사용될 수 있다. 게다가, 검사가 끝나자마자, 모든 빈 정보를 가지는 결과들(예를 들어, 하나 이상의 KLARF의)은 추후 동작들을 위해 네트워크에 출력될 수 있다. 이런 방식으로, 결과들에 대한 부가적인 기다림 시간이 없을 것이다. 게다가, 여기에 기술된 방법들을 수행하기 위해 구성된 알고리즘은 검사 시스템들(BF 툴들, 예를 들어 KLA-Tencor로부터 상업적으로 판매되는 28xx 툴들 같은) 상에서 동작 중에 iDO 애플리케이션에 통합될 수 있고, 결합된 결과는 검사가 끝났을 때 얻어질 것이다.

상기 기술된 방법의 실시예들 각각은 여기에 기술된 임의의 방법(들)의 임의의 다른 단계(들)를 포함할 수 있다. 게다가, 상기에 기술된 방법의 실시예들 각각은 여기에 기술된 임의의 시스템 실시예들에 의해 수행될 수 있다.

여기에 기술된 임의의 방법들은 저장 매체에서 여기에 기술된 하나 이상의 방법들의 하나 이상의 단계들의 결과들을 저장하는 단계를 포함할 수 있다. 결과들은 여기에 기술된 임의의 결과들을 포함할 수 있다. 결과들은 당업자에게 공지된 임의의 방식으로 저장될 수 있다. 게다가, 저장 매체는 여기에 기술된 임의의 저장 매체 또는 당업자에게 공지된 임의의 다른 적당한 저장 매체를 포함할 수 있다. 결과들이 저장된 후, 결과들은 저장 매체에 액세스될 수 있고 여기에 기술된 임의의 방법 또는 시스템 실시예들 또는 임의의 다른 방법 또는 시스템에 의해 사용될 수 있다. 게다가, 결과들은 "영구적으로", "반-영구적으로", "일시적으로" 또는 몇몇 시간 기간 동안 저장될 수 있다. 예를 들어, 저장 매체는 랜덤 액세스 메모리(RAM)일 수 있고, 결과들은 필연적으로 저장 매체 내에 무기한으로 지속하지 않을 수 있다. 게다가, 여기에 기술된 임의의 방법(들)의 임의의 단계(들)의 결과들은 여기에 완전히 나타난 바와 같이 참조로써 통합되고 미국 특허 출원 공개 번호 2009/0080759로서 2009년 3월 26일에 공개되고 2008년 9월 19일에 출원된 Bhaskar 등등에 의해 공동으로 소유된 미국 특허 출원 일련 번호 12/234,201에 기술된 것과 같은 시스템들 및 방법들을 사용하여 저장될 수 있다.

다른 실시예는 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법을 수행하기 위한 컴퓨터 시스템상의 실행 가능한 프로그램 명령들을 저장하는 컴퓨터-판독 가능 매체에 관한 것이다. 하나의 그런 실시예는 도 9에 도시된다. 특히, 도 9에 도시된 바와 같이, 컴퓨터-판독 가능 매체(20)는 컴퓨터 시스템(24) 상에서 실행 가능한 프로그램 명령들(22)을 포함한다. 프로그램 명령들이 실행 가능한 컴퓨터-구현 방법은 상기 기술된 컴퓨터-구현 방법이다. 예를 들어, 컴퓨터-구현 방법은 다음 단계들을 수행하기 위하여 컴퓨터 시스템을 사용하는 단계를 포함한다. 상기 방법은 검사 시스템에 의해 메모리 디바이스 영역에 대해 획득된 검사 데이터의 위치들을 결정하는 단계를 포함한다. 메모리 디바이스 영역은 상이한 타입의 블록들을 포함한다. 검사 데이터는 메모리 디바이스 영역에서 검출된 결함들에 대한 데이터를 포함한다. 상기 방법은 또한 검사 데이터의 위치들을 기초로 결함들이 배치되는 블록들 내의 미리 결정된 위치에 대한 결함들의 위치들을 결정하는 단계를 포함한다. 게다가, 상기 방법은 블록들 내의 결함들의 위치들을 기초로 결함들을 분류하는 단계를 포함한다. 상기 기술된 방법 단계들 각각은 여기에 추가로 기술된 바와 같이 수행될 수 있다. 컴퓨터-구현 방법은 여기에 기술된 임의의 다른 실시예(들)의 임의의 다른 단계(들)를 포함할 수 있다.

여기에 기술된 것과 같은 방법들을 구현하는 프로그램 명령들(22)은 컴퓨터-판독 가능 매체(20) 상에 저장될 수 있다. 컴퓨터-판독 가능 매체는 판독-전용 메모리, 랜덤 액세스 메모리, 자기 또는 광학 디스크, 또는 자기 테이프 같은 저장 매체일 수 있다. 게다가, 컴퓨터-판독 가능 매체는 당업자에게 공지된 임의의 다른 적당한 컴퓨터-판독 가능 매체를 포함할 수 있다.

컴퓨터 시스템(24)은 퍼스널 컴퓨터 시스템, 메인프레임 컴퓨터 시스템, 워크스테이션, 이미지 컴퓨터, 병렬 프로세서, 또는 당업자에게 공지된 임의의 다른 디바이스를 포함하는 다양한 형태들을 취할 수 있다. 일반적으로, 용어 "컴퓨터 시스템"은 메모리 매체로부터 명령들을 실행하는 하나 이상의 프로세서들을 가진 임의의 디바이스를 포함하도록 넓게 정의될 수 있다. 컴퓨터 시스템은 검사 시스템 내에 포함될 수 있다. 검사 시스템은 여기에 기술된 바와 같이 구성될 수 있다.

부가적인 실시예는 웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템에 관한 것이다. 그런 시스템의 하나의 실시예는 도 10에 도시된다. 도 10에 도시된 바와 같이, 시스템은 웨이퍼 상에 형성된 메모리 디바이스 영역에 대한 검사 데이터를 획득하도록 구성된 검사 서브시스템(26)을 포함한다. 검사 서브시스템(26)은 상업적으로 판매되는 검사시스템들(예를 들어, KLA-Tencor로부터 상업적으로 판매되는 28xx 시리즈 툴들)에 포함된 것과 같은 임의의 적당한 검사 서브시스템을 포함할 수 있다. 게다가, 검사 서브시스템은 웨이퍼의 BF 검사 및/또는 웨이퍼의 DF 검사를 위하여 구성된 검사 서브시스템일 수 있다. 검사 서브시스템은 또한 메모리 디바이스 영역 위에서 광을 스캐닝하고 메모리 디바이스 영역으로부터 반사되고/반사되거나 산란되는 광을 검출함으로써 검사 데이터를 획득하도록 구성될 수 있다. 게다가, 검사 서브시스템은 패턴화된 웨이퍼 검사를 위해 구성될 수 있다. 게다가, 기존 검사 시스템은 검사 서브시스템을 포함하는 기존 검사 시스템이 여기에 기술된 시스템으로서 구성 및 사용될 수 있도록 변형될 수 있다(예를 들어, 검사 시스템의 컴퓨터 서브시스템은 변형될 수 있음). 게다가, 검사 서브시스템은 여기에 기술된 임의의 방법(들)의 임의의 단계(들)를 수행하도록 구성될 수 있다. 추가로 상기에 기술된 바와 같이, 메모리 디바이스 영역은 상이한 타입의 블록들을 포함하고, 검사 데이터는 메모리 디바이스 영역에서 검출된 결함들에 대한 데이터를 포함한다.

도 10에 도시된 바와 같이, 시스템은 또한 컴퓨터 서브시스템(28)을 포함한다. 컴퓨터 서브시스템은 검사 데이터의 위치들을 결정하도록 구성된다. 컴퓨터 서브시스템은 또한 검사 데이터의 위치들을 기초로 결함들이 배치되는 블록들 내의 미리 결정된 위치에 대한 결함들의 위치들을 결정하도록 구성된다. 게다가, 컴퓨터 서브시스템은 블록들 내의 결함들의 위치들을 기초로 결함들을 분류하도록 구성된다. 컴퓨터 서브시스템은 검사 데이터의 위치들을 결정하고, 결함들의 위치들을 결정하고, 그리고 추가로 여기에 기술된 바와 같이 결함들을 분류하도록 구성될 수 있다. 게다가, 컴퓨터 서브시스템은 여기에 기술된 임의의 방법(들)의 임의의 단계(들)를 수행하도록 구성될 수 있다. 컴퓨터 서브시스템은 도 9에 도시된 컴퓨터 시스템(24)에 관하여 상기 기술된 바와 같이 추가로 구성될 수 있다. 상기 기술된 시스템의 실시예는 여기에 기술된 바와 같이 추가로 구성될 수 있다.

본 발명의 다양한 양상들의 추가 변형들 및 대안적인 실시예들은 이런 상세한 설명의 관점에서 당업자에게 명백할 것이다. 예를 들어, 웨이퍼의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법들, 컴퓨터-판독 가능 매체, 및 시스템들은 제공된다. 따라서, 이런 상세한 설명은 도시되는 것만으로서 해석되고 당업자를 가리키는 목적을 위해 본 발명을 수행하는 일반적인 방식이다. 여기에 도시되고 기술된 본 발명의 형태들이 현재 바람직한 실시예들로서 취해지는 것이 이해될 것이다. 본 발명의 이런 상세한 설명의 장점을 가진 당업자에게 모두 명백한 바와 같이, 엘리먼트들 및 재료들은 여기에 도시되고 기술된 것으로 대체될 수 있고, 부품들 및 프로세스들은 반대로 될 수 있고, 본 발명의 특정 특징들은 독립적으로 사용될 수 있다. 변화들은 다음 청구항들에 기술된 바와 같이 본 발명의 사상 및 범위에서 벗어나지 않고 여기에 기술된 엘리먼트들에서 이루어질 수 있다.

Claims

웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법으로서,
검사 시스템에 의해 상기 메모리 디바이스 영역에 대해 획득된 검사 데이터의 위치들을 결정하는 단계 ― 상기 메모리 디바이스 영역은 상이한 타입의 블록들을 포함하고, 상기 검사 데이터는 상기 메모리 디바이스 영역에서 검출된 결함들에 대한 데이터를 포함함 ―;
상기 검사 데이터의 위치들을 기초로 결함들이 위치하는 블록들 내의 미리 결정된 위치에 대한 상기 결함들의 위치들을 결정하는 단계; 및
상기 블록들 내의 상기 결함들의 위치들을 기초로 상기 결함들을 분류하는 단계 ― 상기 분류하는 단계는 상기 상이한 타입의 블록들 중 적어도 두 개에서 검출된 결함들의 수들의 비율을 결정하는 단계를 포함함 ―
를 수행하기 위해 컴퓨터 시스템을 사용하는 단계를 포함하는,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 미리 결정된 위치는 상기 블록들의 중앙 또는 모서리를 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 결함들을 분류하기 위한 컴퓨터-구현 방법은 상기 메모리 디바이스 영역 내의 상기 상이한 타입의 블록들의 x, y 어드레스들 및 상기 블록들 내의 상기 결함들의 위치들을 리포팅(reporting)하는 단계를 더 포함하고, 상기 블록들 내의 상기 결함들의 위치들은 상기 블록들 내의 미리 결정된 위치에 대한 x, y 위치들을 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 분류하는 단계는 상기 블록들 내의 결함들의 위치들 및 상기 결함들이 위치하는 상기 블록들의 타입들을 기초로 상기 결함들을 분류하는 단계를 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 분류하는 단계는 상기 결함들이 시스템적(systematic) 결함들인지를 결정하는 단계를 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 분류하는 단계는 상기 결함들을 시스템적 결함 빈(bin)들 또는 랜덤 결함 빈들로 분리하기 위하여 동일한 타입을 가진 다수의 블록들에 대한 검사 데이터를 적층하는 단계를 포함하고, 상기 결함들을 분류하기 위한 컴퓨터-구현 방법은 결함 검토를 위해 상기 빈들로부터 상기 결함들을 샘플링하는 단계를 더 포함하는,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 분류하는 단계는 상기 결함들의 위치들이 위치하는 다수의 구역들을 기초로 상이한 타입의 결함들을 상이한 빈들로 분리하기 위하여 상기 블록들 중 하나를 상기 블록 내의 다수의 구역들로 분할하는 단계를 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 분류하는 단계는 유해 결함들이기 쉬운 상기 블록들의 구역들 내에 위치한 결함들을 유해 결함들로서 식별하는 단계 및 상기 웨이퍼의 검사 결과들로부터 상기 유해 결함들로서 식별된 결함들을 제거하는 단계를 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 분류하는 단계는, 상기 비율을 기초로 상기 상이한 타입의 블록들 중 적어도 두 개에서 결함들을 분류하는 단계를 더 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 결함들을 분류하기 위한 컴퓨터-구현 방법은 상기 상이한 타입의 블록들 중 적어도 두 개에서 검출된 결함들의 수들의 비율을 모니터링하는 단계를 더 포함하는,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 결함들을 분류하기 위한 컴퓨터-구현 방법은 상기 블록들 내의 결함들의 위치들을 비트 맵(bit map)과 상관시키는 단계를 더 포함하는,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 분류하는 단계는 상기 블록들 내의 결함들의 위치들을 비트 맵과 상관시키는 단계 및 상기 상관의 결과들을 기초로 상기 결함들의 타입들을 결정하는 단계를 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 분류하는 단계는 상기 블록들 내의 상기 결함들의 위치들을 비트 맵과 상관시키는 단계, 상기 상관의 결과들을 기초로 상기 결함들의 타입들을 결정하는 단계, 및 상기 웨이퍼의 검사 결과들로부터 상기 결함들의 타입들 중 하나 이상을 제거하는 단계를 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 결함들을 분류하기 위한 컴퓨터-구현 방법은 상기 분류하는 단계의 결과들을 기초로 상기 웨이퍼 상에 상기 메모리 디바이스 영역을 형성하기 위하여 사용된 하나 이상의 프로세스들로 인한 하나 이상의 문제들을 결정하는 단계를 더 포함하는,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 결함들을 분류하기 위한 컴퓨터-구현 방법은 상기 결함들의 위치들을 기초로 상기 메모리 디바이스 영역 상에서 수행될 하나 이상의 프로세스들의 하나 이상의 파라미터들을 결정하는 단계를 더 포함하는,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 결함들을 분류하기 위한 컴퓨터-구현 방법은 상기 메모리 디바이스 영역 상의 상기 결함들의 분포 및 상기 결함들의 위치들을 기초로 상기 메모리 디바이스 영역 상에서 수행될 하나 이상의 프로세스들의 하나 이상의 파라미터들을 결정하는 단계를 더 포함하는,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 결함들을 분류하기 위한 컴퓨터-구현 방법은 상기 메모리 디바이스 영역에서 상기 상이한 타입의 블록들 중 적어도 두 개가 상이한 감도(sensitivity)들로 검사되도록 상기 분류하는 단계의 결과들을 기초로 상기 검사 데이터를 생성하기 위해 상기 검사 시스템에 의해 사용된 프로세스의 하나 이상의 파라미터들을 변경하는 단계를 더 포함하는,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 결함들을 분류하기 위한 컴퓨터-구현 방법은 상기 메모리 디바이스 영역이 형성되는 상기 웨이퍼에 대해 상기 검사 시스템에 의해 수행되는 검사 프로세스 동안 상기 검사 시스템에 의해 수행되는,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 검사 데이터의 위치들을 결정하는 단계는 설계 데이터 공간에서 상기 검사 데이터의 위치들을 결정하는 단계를 포함하고, 상기 결함들의 위치들을 결정하는 단계는 상기 설계 데이터 공간에서 미리 결정된 위치에 대한 상기 결함들의 위치들을 결정하는 단계를 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
제 1 항에 있어서,
상기 검사 데이터의 위치들을 결정하는 단계는 검사 데이터 공간에서 상기 검사 데이터의 위치들을 결정하는 단계를 포함하고, 상기 결함들의 위치들을 결정하는 단계는 상기 검사 데이터 공간에서 미리 결정된 위치에 대한 상기 결함들의 위치들을 결정하는 단계를 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법.
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하기 위한 컴퓨터-구현 방법을 수행하기 위한 컴퓨터 시스템상에서 실행 가능한 프로그램 명령어들을 저장하는 컴퓨터-판독 가능 매체로서,
상기 컴퓨터-구현 방법은:
검사 시스템에 의해 상기 메모리 디바이스 영역에 대해 획득된 검사 데이터의 위치들을 결정하는 단계 ― 상기 메모리 디바이스 영역은 상이한 타입의 블록들을 포함하고, 상기 검사 데이터는 상기 메모리 디바이스 영역에서 검출된 결함들에 대한 데이터를 포함함 ―;
상기 검사 데이터의 위치들을 기초로 상기 결함들이 위치하는 상기 블록들 내의 미리 결정된 위치에 대한 상기 결함들의 위치들을 결정하는 단계; 및
상기 블록들 내의 상기 결함들의 위치들을 기초로 상기 결함들을 분류하는 단계 ― 상기 분류하는 단계는 상기 상이한 타입의 블록들 중 적어도 두 개에서 검출된 결함들의 수들의 비율을 결정하는 단계를 포함함 ―
를 수행하도록 상기 컴퓨터 시스템을 사용하는 단계를 포함하는,
컴퓨터-판독 가능 매체.
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템으로서,
상기 웨이퍼 상에 형성된 상기 메모리 디바이스 영역에 대한 검사 데이터를 획득하도록 구성된 검사 서브시스템 ― 상기 메모리 디바이스 영역은 상이한 타입의 블록들을 포함하고, 상기 검사 데이터는 상기 메모리 디바이스 영역에서 검출된 결함들에 대한 데이터를 포함함 ―; 및
컴퓨터 서브시스템
을 포함하고,
상기 컴퓨터 서브시스템은,
상기 검사 데이터의 위치들을 결정하고,
상기 검사 데이터의 위치들을 기초로 상기 결함들이 위치한 상기 블록들 내의 미리 결정된 위치에 대한 상기 결함들의 위치들을 결정하고,
상기 블록들 내의 상기 결함들의 위치들을 기초로 상기 결함들을 분류하도록 구성되며, 상기 분류하는 것은 상기 상이한 타입의 블록들 중 적어도 두 개에서 검출된 결함들의 수들의 비율을 결정하는 것을 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 미리 결정된 위치는 상기 블록들의 중앙 또는 모서리를 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 컴퓨터 서브시스템은 추가적으로, 상기 메모리 디바이스 영역 내의 상기 상이한 타입의 블록들의 x, y 어드레스들 및 상기 블록들 내의 상기 결함들의 위치들을 리포팅하도록 구성되고, 상기 블록들 내의 상기 결함들의 위치들은 상기 블록들 내의 미리 결정된 위치에 대한 x, y 위치들을 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 분류하는 것은 상기 블록들 내의 결함들의 위치들 및 상기 결함들이 위치하는 상기 블록들의 타입들을 기초로 상기 결함들을 분류하는 것을 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 분류하는 것은 상기 결함들이 시스템적(systematic) 결함들인지를 결정하는 것을 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 분류하는 것은 상기 결함들을 시스템적 결함 빈(bin)들 또는 랜덤 결함 빈들로 분리하기 위하여 동일한 타입을 가진 다수의 블록들에 대한 검사 데이터를 적층하는 것을 포함하고, 상기 컴퓨터 서브시스템은 또한 결함 검토를 위해 상기 빈들로부터 상기 결함들을 샘플링하도록 구성되는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 분류하는 것은 상기 결함들의 위치들이 위치하는 다수의 구역들을 기초로 상이한 타입의 결함들을 상이한 빈들로 분리하기 위하여 상기 블록들 중 하나를 상기 블록 내의 다수의 구역들로 분할하는 것을 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 분류하는 것은 유해 결함들이기 쉬운 상기 블록들의 구역들 내에 위치한 결함들을 유해 결함들로서 식별하는 것 및 상기 웨이퍼의 검사 결과들로부터 상기 유해 결함들로서 식별된 결함들을 제거하는 것을 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 분류하는 것은 상기 비율을 기초로 상기 상이한 타입의 블록들 중 적어도 두 개에서 결함들을 분류하는 것을 더 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 컴퓨터 서브시스템은 추가적으로, 상기 상이한 타입의 블록들 중 적어도 두 개에서 검출된 결함들의 수들의 비율을 모니터링하도록 구성되는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 컴퓨터 서브시스템은 추가적으로, 상기 블록들 내의 결함들의 위치들을 비트 맵(bit map)과 상관시키도록 구성되는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 분류하는 것은 상기 블록들 내의 결함들의 위치들을 비트 맵과 상관시키는 것 및 상기 상관의 결과들을 기초로 상기 결함들의 타입들을 결정하는 것을 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 분류하는 것은 상기 블록들 내의 상기 결함들의 위치들을 비트 맵과 상관시키는 것, 상기 상관의 결과들을 기초로 상기 결함들의 타입들을 결정하는 것, 및 상기 웨이퍼의 검사 결과들로부터 상기 결함들의 타입들 중 하나 이상을 제거하는 것을 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 컴퓨터 서브시스템은 추가적으로, 상기 분류의 결과들을 기초로 상기 웨이퍼 상에 상기 메모리 디바이스 영역을 형성하기 위하여 사용된 하나 이상의 프로세스들로 인한 하나 이상의 문제들을 결정하도록 구성되는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 컴퓨터 서브시스템은 추가적으로, 상기 결함들의 위치들을 기초로 상기 메모리 디바이스 영역 상에서 수행될 하나 이상의 프로세스들의 하나 이상의 파라미터들을 결정하도록 구성되는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 컴퓨터 서브시스템은 추가적으로, 상기 메모리 디바이스 영역 상의 상기 결함들의 분포 및 상기 결함들의 위치들을 기초로 상기 메모리 디바이스 영역 상에서 수행될 하나 이상의 프로세스들의 하나 이상의 파라미터들을 결정하도록 구성되는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 컴퓨터 서브시스템은 추가적으로, 상기 메모리 디바이스 영역에서 상기 상이한 타입의 블록들 중 적어도 두 개가 상이한 감도(sensitivity)들로 검사되도록 상기 분류의 결과들을 기초로 상기 검사 데이터를 생성하기 위해 상기 검사 서브시스템에 의해 사용된 프로세스의 하나 이상의 파라미터들을 변경하도록 구성되는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 컴퓨터 서브시스템은 상기 검사 서브시스템의 일부인 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 검사 데이터의 위치들을 결정하는 것은 설계 데이터 공간에서 상기 검사 데이터의 위치들을 결정하는 것을 포함하고, 상기 결함들의 위치들을 결정하는 것은 상기 설계 데이터 공간에서 미리 결정된 위치에 대한 상기 결함들의 위치들을 결정하는 것을 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.
제 22 항에 있어서,
상기 검사 데이터의 위치들을 결정하는 것은 검사 데이터 공간에서 상기 검사 데이터의 위치들을 결정하는 것을 포함하고, 상기 결함들의 위치들을 결정하는 것은 상기 검사 데이터 공간에서 미리 결정된 위치에 대한 상기 결함들의 위치들을 결정하는 것을 포함하는 것인,
웨이퍼 상의 메모리 디바이스 영역에서 검출된 결함들을 분류하도록 구성된 시스템.