JPH07159337A - 半導体素子の欠陥検査方法 - Google Patents

半導体素子の欠陥検査方法

Info

Publication number
JPH07159337A
JPH07159337A JP5340576A JP34057693A JPH07159337A JP H07159337 A JPH07159337 A JP H07159337A JP 5340576 A JP5340576 A JP 5340576A JP 34057693 A JP34057693 A JP 34057693A JP H07159337 A JPH07159337 A JP H07159337A
Authority
JP
Japan
Prior art keywords
image
defect
semiconductor element
pattern
inspection method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5340576A
Other languages
English (en)
Inventor
Tetsuo Abe
哲夫 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5340576A priority Critical patent/JPH07159337A/ja
Publication of JPH07159337A publication Critical patent/JPH07159337A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 【目的】 容易にしかも確実に欠陥信号の抽出を行うこ
とができる半導体素子の欠陥検査方法を提供すること。 【構成】 予め、半導体素子1の面内における素子領域
2およびパッド領域3の配置情報を記憶しておき、半導
体素子1の画像を取り込んだ後に記憶しておいた配置情
報に基づいてその画像を素子領域2やパッド領域3毎に
分割し、次いで、分割された画像毎に個々の信号処理を
行って欠陥10の信号をそれぞれ抽出する欠陥検査方法
である。また、分割された画像毎に欠陥10の信号を抽
出した後、各欠陥10の信号のみを素子領域2やパッド
領域3の配置に対応させて表示するようにした欠陥検査
方法でもある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子の画像を光
学読み取り機構により取り込んで、その取り込み画像に
基づき半導体素子内の欠陥の有無を検査する半導体素子
の欠陥検査方法に関する。
【0002】
【従来の技術】メモリやトランジスタ等を構成する複数
のパターンが形成された半導体素子の外観検査を行うに
は、一般的に半導体素子の表面へ照射した光の反射光を
CCDカメラ等の光学読み取り機構にて取り込み、その
取り込み画像を画像処理することによって欠陥の判定等
を行っている。
【0003】半導体素子内には、メモリのように均一な
パターンが連続して成る領域や、バイポーラトランジス
タのようにパターンが複雑に組み合わされた領域などか
ら成る種々のパターン領域が配置されており、これらか
らの反射光は各パターン領域特有の発色や模様を有して
いる。従来、このような半導体素子の欠陥検査を行うに
は、取り込んだ半導体素子の画像を所定の信号レベルで
2値化処理し、その2値化画像に基づいて欠陥部分の信
号抽出を行っている。
【0004】また、種々のパターン領域を備えた半導体
素子においては、その取り込み画像の信号レベルがグレ
イスケールの広範囲にわたるため、不要部分をマスキン
グして画像を取り込むことで欠陥部分の信号抽出を容易
にする方法もある。さらに、欠陥検出の妨げになるパタ
ーンを取り込まないようにするため、光学読み取り機構
の倍率を高く設定して限定した範囲だけを取り込むよう
にする検査方法もある。
【0005】
【発明が解決しようとする課題】しかしながら、半導体
素子の取り込み画像を所定の信号レベルで2値化処理す
る方法は、例えば単一色の下地にコントラストの強い色
で文字や図形等が付されている場合には敵しているが、
広範囲な明るさの分布から成るパターン領域の中から欠
陥信号を抽出するのには不向きである。すなわち、2値
化のしきい値となる信号レベルを各パターン領域に応じ
て変化させなければ対応できず、このしきい値の選択を
誤ると誤判定の原因となる。
【0006】また、不要部分をマスキングして画像を取
り込む方法や、光学読み取り機構の倍率を高く設定して
限定した範囲だけを取り込む方法では、半導体素子の全
体を検査するために何度も分割して画像を取り込む必要
があり検査時間の増加につながる。しかも、分割して画
像を取り込む場合には、個々の画像毎に微妙に取り込み
条件が異なるため各々の不安定境界域(しきい値付近の
信号レベル領域)に差が生じてしまい全体としての2値
化処理の統一性が損なわれてしまう。このため、個々の
画像をまとめた全体画像から的確に欠陥信号を抽出する
のが困難となる。よって、本発明は容易にしかも確実に
欠陥信号の抽出を行うことができる半導体素子の欠陥検
査方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は、このような課
題を解決するために成された半導体素子の欠陥検査方法
である。すなわち、この欠陥検査方法は、所定領域内に
パターンを形成して成るパターン領域が面内に複数配置
された半導体素子の欠陥を検査する方法であって、予
め、半導体素子の面内におけるパターン領域各々の配置
情報を記憶しておき、半導体素子の画像を取り込んだ後
に記憶しておいた配置情報に基づいてその画像を各パタ
ーン領域毎に分割し、次いで、分割された各画像毎に個
々の信号処理を行って欠陥の信号をそれぞれ抽出する方
法である。また、この欠陥検査方法において、分割され
た各画像毎に欠陥の信号を抽出した後、各欠陥の信号の
みをパターン領域の配置に対応させて表示するようにし
た半導体素子の欠陥検査方法でもある。
【0008】
【作用】予め、半導体素子の面内におけるパターン領域
各々の配置情報を記憶しておき、取り込んだ半導体素子
の画像をこの配置情報に基づいて分割する。これによ
り、種々の発色や模様が混在する半導体素子の全体画像
をそれぞれ共通性のある発色や模様から成る画像毎に区
分けすることができる。この分割された画像毎に個々の
信号処理を行うことで、各画像の状態に応じた的確な欠
陥信号の抽出を行うようにする。また、各画像毎に抽出
された欠陥信号のみをパターン領域の配置に対応させて
表示することで、半導体素子の面内における欠陥の存在
位置を示すことができるようになる。
【0009】
【実施例】以下に、本発明の半導体素子の欠陥検査方法
を図に基づいて説明する。図1〜図3は本発明の半導体
素子の欠陥検査方法を順に説明する模式図である。な
お、各図はCCDカメラ等の光学読み取り機構にて取り
込んだ画像を示すものである。
【0010】図1(a)は、光学読み取り機構にて取り
込んだ半導体素子1の全体画像を示すものであり、画像
には素子領域2やパッド領域3から成る複数のパターン
領域および欠陥10の映像が映し出されている。
【0011】この半導体素子1の画像を用いて欠陥10
の検査を行うに先立ち、予め半導体素子1の面内におけ
る素子領域2やパッド領域3等の各パターン領域の配置
情報を図示しない画像処理装置に記憶しておく。すなわ
ち、各パターン領域の配置は半導体素子1の種類毎に決
まるものであり、例えば半導体素子1の設計データから
各パターン領域の配置情報を求めたり、また基準となる
半導体素子1の全体画像を一度取り込んでオペレータが
その画像に基づきディスプレイ上で各パターン領域の位
置を指定したりしてその配置情報を画像処理装置に記憶
しておく。また、各パターン領域の区別が付きにくい場
合には、種々のフィルタをかけたり微分によるエッジ強
調処理を行ったりして共通性のあるパターン領域毎に配
置情報を記憶すればよい。
【0012】そして、半導体素子1の面内における各パ
ターン領域の配置情報を記憶しておいた後、検査対象と
なる半導体素子1の全体画像を光学読み取り機構にて取
り込んでフレームメモリ内に格納する。フレームメモリ
内に格納された全体画像には、記憶しておいた配置情報
と対応して所定の素子領域2やパッド領域3等の映像が
取り込まれている。
【0013】例えば、メモリを構成するパターンが形成
された素子領域2の場合には、均一な模様が規則正しく
並んだ画像が得られる。また、バイポーラトランジスタ
等を構成するパターンが形成された素子領域2の場合に
は、複雑な模様から成る画像が得られることになる。そ
して、これら素子領域2の画像やパッド領域3の画像の
中には種々の欠陥10の画像も含まれている。
【0014】次に、図1(b)に示すように、半導体素
子1の取り込み画像を各素子領域2やパッド領域3毎に
分割する。半導体素子1の取り込み画像を分割するに
は、予め画像処理装置(図示せず)に記憶しておいた各
パターン領域の配置情報に基づいて行う。例えば、半導
体素子1の外形位置を基準とした素子領域2やパッド領
域3の位置データに基づき、得られた半導体素子1の全
体画像を各パターン領域毎に分割する。
【0015】次に、図2(a)に示すように、分割した
パターン領域毎の画像に対して個々の画像処理を行う。
すなわち、分割された各画像は、メモリから成る素子領
域2の画像やバイポーラトランジスタ等から成る素子領
域2の画像、またはパッド領域3の画像であり、それぞ
れ共通性のある発色や模様から構成されている。このた
め、これらの画像の状態に応じた最適なアルゴリズムに
よる信号処理を行って欠陥10の信号を抽出するように
する。
【0016】例えば、メモリから成る素子領域2の場合
には、均一な模様が規則正しく並んだ画像が得られてい
るため、この規則性に基づいた信号処理を行うことで欠
陥10の信号のみを容易に抽出することができるように
なる。また、他の素子領域2やパッド領域3においても
個々の画像に共通性があるため、それぞれ最適なアルゴ
リズムによる信号処理を行うことによってその中に存在
する欠陥10の信号のみを容易に抽出できることにな
る。なお、これらの各画像毎の最適な信号処理のアルゴ
リズムは、予め各パターン領域の種類に応じて図示しな
い画像処理装置内に記憶しておけばよい。
【0017】そして、図2(b)に示すように、素子領
域2やパッド領域3などの各パターン領域の画像毎に欠
陥10の信号のみを抽出して、別のフレームメモリ内に
格納する。この状態で各素子領域2やパッド領域3毎の
欠陥10の存在を検査することが可能となる。また、図
3に示すように、各欠陥10の信号を各パターン領域の
半導体素子1内における配置に対応させて表示すること
で、オペレータによる欠陥10の認識を容易にすること
もできる。欠陥10の信号のみを表示させるには、例え
ば、無地のフレームメモリと分割して画像処理した各パ
ターン領域の画像との論理和をとるようにすればよく、
表示において欠陥10の位置をオペレータが認識しやす
いように赤色等の単色で表示させてもよい。
【0018】このような処理を行うことにより、種々の
発色や模様から成る半導体素子1の全体画像の中から欠
陥10の信号のみを容易に抽出することができるように
なる。そして、抽出された欠陥10の信号に基づき、そ
の欠陥10の大きさ等が検査基準内であるか否かを判定
して半導体素子1の良、不良を判別する。
【0019】また、本発明の欠陥検査方法においては、
各パターン領域ごとに分割した画像に対して個々の信号
処理を行うようにしているため、欠陥10の発生位置に
応じた判定の重み付けをすることもできる。すなわち、
小さな欠陥10であっても半導体素子1に重大な影響を
与えるようなパターン領域の場合には欠陥10の判定基
準を厳しく設定し、反対に多少の欠陥10であっても半
導体素子1に与える影響が少ないようなパターン領域の
場合には欠陥10の判定基準を緩く設定したりして、個
々のパターン領域に応じた重み付けのある信号処理を行
うことができる。
【0020】また、各パターン領域の欠陥検査順序を自
由に決めることができるため、例えば、欠陥検査の工程
よりも前の工程において不良品としてのバッドマーク
(黒色等のペイント)を半導体素子1の略中央に付すよ
うな場合には、欠陥検査の工程において先ずバッドマー
クが付される位置に対応するパターン領域の画像を最初
に処理し、そのパターン領域内にバッドマークが付され
ているかどうかの判別を行う。これにより、バッドマー
クが付されていると判別した場合には以後の欠陥検査を
行わないようすることで、半導体素子1の欠陥検査時間
の短縮化を図ることができるようになる。
【0021】
【発明の効果】以上説明したように、本発明の半導体素
子の欠陥検査方法によれば次のような効果がある。すな
わち、半導体素子内に種々のパターン領域が設けられて
おり、取り込み画像が種々の発色や模様から構成される
ような場合であっても、的確に欠陥の信号のみを抽出す
ることが可能となる。しかも、一つの取り込み画像に基
づき欠陥検査を行っているため検査時間が短縮化される
とともに、2値化処理の統一性がとれることによって半
導体素子内の欠陥の存在を的確に特定することが可能と
なる。また、半導体素子内の欠陥部分のみを表示させる
ことができるため、オペレータによる欠陥認識が容易と
なる。
【図面の簡単な説明】
【図1】本発明の半導体素子の欠陥検査方法を説明する
模式図(その1)で、(a)は取り込み画像、(b)は
分割処理を示すものである。
【図2】本発明の半導体素子の欠陥検査方法を説明する
模式図(その2)で、(a)は個々の画像処理、(b)
は欠陥の抽出を示すものである。
【図3】本発明の半導体素子の欠陥検査方法を説明する
模式図(その3)である。
【符号の説明】
1 半導体素子 2 素子領域 3 パッド領域 10 欠陥

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 所定領域内にパターンを形成して成るパ
    ターン領域が面内に複数配置された半導体素子の欠陥の
    検査方法であって、 予め、前記半導体素子の面内における前記パターン領域
    各々の配置情報を記憶しておき、 前記半導体素子の画像を取り込んだ後、記憶しておいた
    前記配置情報に基づいて該画像を各パターン領域毎に分
    割し、 次いで、分割された各画像毎に個々の信号処理を行って
    前記欠陥の信号をそれぞれ抽出することを特徴とする半
    導体素子の欠陥検査方法。
  2. 【請求項2】 請求項1記載の半導体素子の欠陥検査方
    法において、 分割された各画像毎に前記欠陥の信号を抽出した後、各
    欠陥の信号のみを前記パターン領域の配置に対応させて
    表示することを特徴とする半導体素子の欠陥検査方法。
JP5340576A 1993-12-07 1993-12-07 半導体素子の欠陥検査方法 Pending JPH07159337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5340576A JPH07159337A (ja) 1993-12-07 1993-12-07 半導体素子の欠陥検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5340576A JPH07159337A (ja) 1993-12-07 1993-12-07 半導体素子の欠陥検査方法

Publications (1)

Publication Number Publication Date
JPH07159337A true JPH07159337A (ja) 1995-06-23

Family

ID=18338322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5340576A Pending JPH07159337A (ja) 1993-12-07 1993-12-07 半導体素子の欠陥検査方法

Country Status (1)

Country Link
JP (1) JPH07159337A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256091B1 (en) 1997-08-25 2001-07-03 Nippon Maxis Co., Ltd. Transparent substrate mounting platform, transparent substrate scratch inspection device, transparent substrate bevelling inspection method and device, and transparent substrate inspection method
JP2002148031A (ja) * 2000-10-20 2002-05-22 Applied Materials Inc パターン検査方法及び装置
JP2010044414A (ja) * 1998-12-17 2010-02-25 Kla-Tencor Corp 回路設計図、検査方法、および処理方法
KR20110124303A (ko) * 2009-02-13 2011-11-16 케이엘에이-텐코어 코오포레이션 웨이퍼 상의 결함들 검출
US8923600B2 (en) 2005-11-18 2014-12-30 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US9092846B2 (en) 2013-02-01 2015-07-28 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific and multi-channel information
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
US9659670B2 (en) 2008-07-28 2017-05-23 Kla-Tencor Corp. Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer
US9865512B2 (en) 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
KR20220142625A (ko) * 2021-04-15 2022-10-24 (주)넥스틴 반도체 소자의 결함 검사를 위한 미세 케어 영역의 분할 방법

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256091B1 (en) 1997-08-25 2001-07-03 Nippon Maxis Co., Ltd. Transparent substrate mounting platform, transparent substrate scratch inspection device, transparent substrate bevelling inspection method and device, and transparent substrate inspection method
JP2010044414A (ja) * 1998-12-17 2010-02-25 Kla-Tencor Corp 回路設計図、検査方法、および処理方法
JP2002148031A (ja) * 2000-10-20 2002-05-22 Applied Materials Inc パターン検査方法及び装置
US8923600B2 (en) 2005-11-18 2014-12-30 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US9659670B2 (en) 2008-07-28 2017-05-23 Kla-Tencor Corp. Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer
KR20110124303A (ko) * 2009-02-13 2011-11-16 케이엘에이-텐코어 코오포레이션 웨이퍼 상의 결함들 검출
JP2012518278A (ja) * 2009-02-13 2012-08-09 ケーエルエー−テンカー コーポレイション ウェハー上の欠陥検出
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
US9092846B2 (en) 2013-02-01 2015-07-28 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific and multi-channel information
US9865512B2 (en) 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
KR20220142625A (ko) * 2021-04-15 2022-10-24 (주)넥스틴 반도체 소자의 결함 검사를 위한 미세 케어 영역의 분할 방법

Similar Documents

Publication Publication Date Title
US4876457A (en) Method and apparatus for differentiating a planar textured surface from a surrounding background
US4758782A (en) Method and apparatus for inspecting printed circuit board
US6198529B1 (en) Automated inspection system for metallic surfaces
US5311598A (en) Method and apparatus for surface inspection
JP4351522B2 (ja) パターン欠陥検査装置およびパターン欠陥検査方法
KR930000543B1 (ko) 공작물의 표면균열을 검출 및 평가하기 위한 방법 및 장치
JPH07159337A (ja) 半導体素子の欠陥検査方法
KR100265875B1 (ko) 화상처리방법및장치
KR101146081B1 (ko) 마이크로-검사 입력을 이용한 매크로 결함 검출 방법 및시스템
JP2710527B2 (ja) 周期性パターンの検査装置
JP4195980B2 (ja) カラー画像を用いた外観検査方法及び外観検査装置
JP2003203218A (ja) 外観検査装置および方法
JPH11175727A (ja) 検査方法および装置
JP3433333B2 (ja) 欠陥検査方法
JP3581040B2 (ja) 配線パターン検査方法
JPS62249005A (ja) 物体の形状異常検査装置
JP3216669B2 (ja) 光ディスク欠陥検査方法
JPH02108167A (ja) 光学検査装置
JPH0781962B2 (ja) 異物検出方法
JPH07111284A (ja) 接触判定方法
JP2023024148A (ja) 画像処理装置、画像処理方法、および画像処理プログラム
JP4099326B2 (ja) 細線化処理方法およびプリント配線板
JPS6027064B2 (ja) ラベルの表裏検査装置
JPH0815173A (ja) 文字記号検査装置
JPH1131228A (ja) 表示パネル検査装置