CN117981066A - 对具有共同定位的建模瑕疵的缺陷加权的系统及方法 - Google Patents
对具有共同定位的建模瑕疵的缺陷加权的系统及方法 Download PDFInfo
- Publication number
- CN117981066A CN117981066A CN202380013705.4A CN202380013705A CN117981066A CN 117981066 A CN117981066 A CN 117981066A CN 202380013705 A CN202380013705 A CN 202380013705A CN 117981066 A CN117981066 A CN 117981066A
- Authority
- CN
- China
- Prior art keywords
- defect
- test
- flaw
- flaws
- parameters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 title claims abstract description 351
- 238000000034 method Methods 0.000 title claims abstract description 89
- 238000012360 testing method Methods 0.000 claims abstract description 249
- 238000001514 detection method Methods 0.000 claims abstract description 92
- 238000012216 screening Methods 0.000 claims description 55
- 238000007689 inspection Methods 0.000 claims description 25
- 238000012512 characterization method Methods 0.000 claims description 20
- 238000004458 analytical method Methods 0.000 claims description 13
- 235000012431 wafers Nutrition 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 7
- 238000010801 machine learning Methods 0.000 claims description 6
- 238000011143 downstream manufacturing Methods 0.000 claims description 3
- 239000000523 sample Substances 0.000 description 49
- 238000004519 manufacturing process Methods 0.000 description 22
- 238000013461 design Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 10
- 238000013450 outlier detection Methods 0.000 description 8
- 238000010998 test method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 208000032368 Device malfunction Diseases 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000008447 perception Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000004429 Calibre Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 230000002498 deadly effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000013179 statistical model Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
- G01R31/31835—Analysis of test coverage or failure detectability
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31707—Test strategies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
公开用于产生缺陷关键程度的系统及方法。此类系统及方法可包含识别包含缺陷及缺陷位置的缺陷结果。此类系统及方法可包含接收经配置以在多个测试位置处测试潜在瑕疵的瑕疵测试配方。此类系统及方法可包含基于所述瑕疵测试配方经配置以测试潜在瑕疵的可计数次数来识别多个N检测参数。此类系统及方法可包含基于所述多个N检测参数来确定多个加权参数。此类系统及方法可包含基于所述多个测试位置与所述缺陷位置之间的接近度及所述多个加权来产生所述缺陷的所述缺陷关键程度。
Description
相关申请案的交叉引用
本申请案依据35U.S.C.§119(e)规定要求2022年3月1日申请的标题为“用于使用来自ATPG测试图案的N检测参数对共同定位的缺陷率加权来对半导体可靠性故障进行统计检测的系统(System for Statistical Detection ofSemiconductor ReliabilityFailures Using the N-Detect Parameter from ATPG Test Patterns to Weight Co-Located Defectivity)”的第63/315,098号美国临时申请案的权利,所述申请案的全部内容以引用的方式并入本文中。
技术领域
本公开大体上涉及裸片筛选系统,且更特定来说涉及出于筛选裸片的目的而对缺陷进行加权。
背景技术
例如汽车、军事、航空及医疗应用等的半导体装置的风险规避用户需要十亿分率(PPB)范围内的故障率,其远低于典型故障率。辨识及筛选出故障装置是满足这些行业要求的关键。
在制造半导体装置的过程中,晶片经过数百个处理步骤以图案化作用装置。在这些步骤的过程中,执行检验及计量步骤以确保工艺在控制限制内且将在制造周期结束时生产作用产品。检验系统可在装置的图案化结构中发现意外缺陷,而计量系统可相对于预期物理参数测量装置的特征的物理参数(例如,膜厚度、图案、叠加等)。基于电测试的系统(例如,电探针)也可用于通过测试装置的适当电功能而测试缺陷。
基于测试的裸片筛选技术通常基于瑕疵模型。举例来说,当存在缺陷时,瑕疵模型可测试电路的预期响应。自动测试图案产生(ATPG)软件利用各种瑕疵模型来产生可测试潜在瑕疵的存在的电测试配方(例如,测试图案、输入及类似者)。
“固定型(stuck-at)”瑕疵模型是由瑕疵模拟器及ATPG子系统用来模拟集成电路内的制造缺陷的特定瑕疵模型。假设个别信号及引脚固定在逻辑“1”、“0”及“X”。举例来说,输入在测试产生期间绑定到逻辑1状态以确保可运用特定测试图案来发现具有所述类型的行为的制造缺陷。同样地,输入可绑定到逻辑0以对无法切换其输出引脚的缺陷电路的行为建模。然而,并非所有瑕疵皆必须使用固定型瑕疵模型进行分析。因此,通常使用其它瑕疵模型来补充固定型瑕疵模型。瑕疵模型可使用各种测试图案多次测试特定潜在瑕疵。然而,测试每一可能潜在瑕疵通常成本高昂,这是因为虽然一些测试图案可同时测试许多瑕疵,但随着测试覆盖范围(即,被测试的可能瑕疵的数目)接近100%,所需测试的数目呈指数增加。此外,归因于逻辑布局,一些瑕疵可能无法(例如,确定无法)测试。ATPG软件及操作者通常发现将待执行测试的数目限于合理数目的平衡,其中一些潜在瑕疵被多次(例如,5、10、100次)测试而其它潜在瑕疵可仅测试一次或根本不测试。
增加可靠性的挑战是进入供应链的样本的相对较大百分比的可靠性故障是归因于测试逃逸缺陷。举例来说,测试逃逸缺陷的一个定义是经检测(例如,光学成像)的缺陷但样本以某种方式(例如,归因于测试覆盖间隙)仍通过全部测试且缺陷被错误地识别为无害的。如上文提及,通过增加测试覆盖范围来筛选出这些故障可能变得过于昂贵且不切实际。因此期望更准确地筛选样本且解决上文缺陷。
发明内容
公开一种根据本公开的一或多个实施例的用于产生缺陷关键程度的筛选系统。在一个阐释性实施例中,所述筛选系统包含通信耦合到一或多个样本分析子系统的控制器。在另一阐释性实施例中,所述控制器包含一或多个处理器且可包含存储器。在另一阐释性实施例中,所述一或多个处理器经配置以执行存储在所述存储器上的一组程序指令。在另一阐释性实施例中,所述一或多个处理器经配置以执行程序指令,所述程序指令引起所述一或多个处理器识别包含缺陷及所述缺陷的缺陷位置的缺陷结果。在另一阐释性实施例中,所述一或多个处理器经配置以执行程序指令,所述程序指令引起所述一或多个处理器接收瑕疵测试配方,其中每一瑕疵测试配方经配置以在多个测试位置处测试多个潜在瑕疵中的一或多者。在另一阐释性实施例中,所述一或多个处理器经配置以执行程序指令,所述程序指令引起所述一或多个处理器识别多个N检测参数,其中所述多个N检测参数的每一N检测参数与所述多个潜在瑕疵的潜在瑕疵的测试位置相关联且基于所述瑕疵测试配方经配置以测试所述潜在瑕疵的可计数次数。在另一阐释性实施例中,所述一或多个处理器经配置以执行程序指令,所述程序指令引起所述一或多个处理器基于所述多个N检测参数来确定多个加权参数,其中所述多个加权参数与所述多个测试位置相关联。在另一阐释性实施例中,所述一或多个处理器经配置以执行程序指令,所述程序指令引起所述一或多个处理器至少基于以下者来产生所述缺陷的缺陷关键程度:在所述多个潜在瑕疵的所述多个测试位置与所述缺陷的所述缺陷位置之间的接近度;及所述多个加权参数,其与所述多个测试位置相关联。
公开一种根据本公开的一或多个实施例的方法。在一个阐释性实施例中,所述方法可包含(但不限于)识别包含缺陷及所述缺陷的缺陷位置的缺陷结果。在另一阐释性实施例中,所述方法可包含接收瑕疵测试配方,其中每一瑕疵测试配方经配置以在多个测试位置处测试多个潜在瑕疵中的一或多者。在另一阐释性实施例中,所述方法可包含识别多个N检测参数,其中所述多个N检测参数的每一N检测参数与所述多个潜在瑕疵的潜在瑕疵的测试位置相关联且基于所述瑕疵测试配方经配置以测试所述潜在瑕疵的可计数次数。在另一阐释性实施例中,所述方法可包含基于所述多个N检测参数来确定多个加权参数,其中所述多个加权参数与所述多个测试位置相关联。在另一阐释性实施例中,所述方法可包含至少基于以下者来产生所述缺陷的缺陷关键程度:在所述多个潜在瑕疵的所述多个测试位置与所述缺陷的所述缺陷位置之间的接近度;及所述多个加权参数,其与所述多个测试位置相关联。
应了解,前述一般描述及以下具体实施方式两者仅为示范性及说明性,且不一定限制如所要求的本发明。并入于本说明书中且构成本说明书的一部分的附图说明本发明的实施例且连同一般描述一起用来说明本发明的原理。
附图说明
通过参考附图,所属领域的技术人员可更好地理解本公开的许多优点。
图1说明根据本公开的一或多个实施例的筛选系统的框图。
图2A说明根据本公开的一或多个实施例的包含特征及潜在瑕疵的布局图的概念图。
图2B说明根据本公开的一或多个实施例的包含特征及潜在瑕疵的布局图的概念图。
图2C说明根据本公开的一或多个实施例的包含特征及潜在瑕疵的布局图的概念图。
图3说明描绘根据本公开的一或多个实施例的用于产生缺陷的缺陷关键程度的方法的流程图。
图4说明描绘根据本公开的一或多个实施例的用于经由筛选系统产生缺陷的缺陷关键程度的方法的流程图。
图5说明根据本公开的一或多个实施例的筛选系统的流程图。
图6A说明根据本公开的一或多个实施例的用于电路的基线ATPG固定型测试图案的每一N检测参数值的潜在瑕疵的数目的图形表示。
图6B说明根据本公开的一或多个实施例的用于不同电路的基线ATPG固定型测试图案的每一N检测参数值的潜在瑕疵的数目的图形表示。
图7说明根据本公开的一或多个实施例的各种模拟测试逃逸缺陷的图解俯视图。
图8说明根据本公开的一或多个实施例的用于单元感知测试(CAT)瑕疵建模的示范性FinFET晶体管单元。
具体实施方式
现将详细参考在附图中说明的所公开标的物。已关于特定实施例及其特定特征特别地展示且描述本公开。本文中阐述的实施例被视为阐释性的而非限制性的。所属领域的一般技术人员应容易明白,可在不脱离本公开的精神及范围的情况下进行形式及细节的各种改变及修改。
本公开的实施例涉及使用N检测参数来产生缺陷的缺陷关键程度。举例来说,本公开的实施例涉及基于1)缺陷与电测试的测试位置的接近度及2)所述测试位置被测试的次数来确定缺陷成为测试逃逸缺陷(例如,以某种方式通过一些或全部电测试的致命缺陷)的可能性。
本文中预期在N检测参数(即,针对特定瑕疵/位置执行的测试的可计数数目)与附近缺陷的缺陷关键程度之间可能存在相关性。仅使用非基于测试的检验方法(例如,成像)可能很难确定缺陷是否将导致瑕疵。如果缺陷真的导致瑕疵,那么其趋向于在缺陷附近发生。举例来说,两个特征之间的缺陷可能导致那些特征之间的短路瑕疵。瑕疵被测试并通过测试的次数越多,所述特定瑕疵存在的可能性越小。类似地,如果在区域中多次测试许多瑕疵,那么在所述区域中根本不太可能存在任何瑕疵。如果在区域中不存在瑕疵,且缺陷趋向于导致缺陷附近的瑕疵,那么由此可见,在其它条件相同的情况下,此区域中的缺陷不太可能是导致瑕疵(即,致命)缺陷。确切来说,相对高度测试区域附近的缺陷更可能是无害扰乱点缺陷。相反地,测试较少且因此具有较低N检测参数值的区域附近的缺陷更加难以判断其是否可为致命缺陷。因此,预期此类较低测试区域中(或附近)的缺陷应得到更密切关注及/或通过增加与此类缺陷相关联的缺陷关键程度来更重地加权。
N检测参数与缺陷的接近度之间的此相关性可用于减少筛选过程中的误判(overkill)及漏判(underkill),从而改进客户满意度并降低成本。一些实施例可通过在出于裸片筛选目的对缺陷加权时进一步添加N检测参数作为考虑而增强现有缺陷加权/筛选技术。在一个实例中,如果在一裸片上存在具有高缺陷关键程度的许多缺陷,那么可从供应链筛选出此裸片。
N检测参数加权方法适用于固定型及转态延迟测试。这些是高效测试方法且几乎被普遍应用为任何测试计划的基础。当需要极高覆盖范围时,有时将高级瑕疵模型置于这些方法之上。出于本公开的目的,通过注意对于这些情况,N检测参数可等于1,N检测参数方法可扩展到例如确定性桥接及单元感知的高级瑕疵模型,这是因为其固有地基于物理上认知瑕疵建模概念。
存在许多缺陷加权方法。然而,不同于本公开的实施例,其它缺陷加权方法不寻求基于瑕疵水平的测试参数来对缺陷率加权。一些缺陷加权方法依赖于专门根据缺陷属性对缺陷加权。举例来说,检验子系统可用于使缺陷成像且产生例如缺陷大小、形状、背景信息、极性及待用于对缺陷加权的许多其它属性的参数。其它缺陷加权方法追踪缺陷的X方向及Y方向坐标。此类缺陷位置可伴随(举例来说)在装置的功能块周围手动绘制相对较大边界框以帮助对缺陷加权。一个实例是宏观边界框以排除或减少对发生在装置的不含有关键电路系统的开放区域中的缺陷的考虑。在此类方法中,发生在这些区域中的缺陷可被赋予低或零权重值。在另一实例中,利用宏观边界框来对电路的关键块优先加权。发生在这些区域中的缺陷可被赋予高权重值。在另一实例中,利用宏观边界框来对电路的异常难以测试的大功能块优先加权。举例来说,发生在电路的模拟区段中的缺陷可被赋予较高权重值。其它缺陷加权方法包含基于与设计规则边缘性相关联的设计布局信息的与缺陷位置(例如,坐标)有关的上下文信息。这些精确(例如,亚微米精度)关注区域通常由高级缺陷检验系统(例如,纳米点、针点及像素点)使用。然而,根据本公开的一或多个实施例,这些其它缺陷加权方法不寻求基于瑕疵水平的测试参数来对缺陷率加权。
出于本公开的目的,术语“瑕疵”及类似者通常涵盖可能存在或可能不存在的建模“潜在”瑕疵。可测试各种瑕疵,包含(但不限于)短路瑕疵(例如,短路)、开路瑕疵及固定型瑕疵。在一些情况中,可确定性地测试瑕疵。然而,归因于各种约束(例如,电路的复杂性、测试时间/成本约束及类似者),仅概率性地测试一些瑕疵,使得测试的结果指示瑕疵存在的概率。为增加检测瑕疵的机会,各种瑕疵模型的许多测试图案可各自同时概率性地测试许多瑕疵,使得多次概率性地测试至少一些瑕疵。
举例来说,可根据包含许多测试图案的一组瑕疵测试配方对样本的两个特征之间的特定位置处的短路瑕疵测试任意次数(例如,1次、2次、3次、4次、5次、8次、15次、30次、50次、100次、300次或更多次)。出于本公开的目的,除非另有说明,否则潜在瑕疵(及/或与此瑕疵相关联的测试位置)使用一组瑕疵测试配方来测试(或经配置以被测试)的可计数次数是“N检测”参数。
在制造工艺期间出现的缺陷可能对现场装置的性能具有广范围的影响。致命缺陷是导致样本的电功能性的瑕疵使得样本不适合进入供应链的缺陷,而扰乱点缺陷几乎没有影响(即,适合进入供应链)。举例来说,发生在设计内的已知或未知位置中的“致命”缺陷可能导致立即装置故障。例如,未知位置中的致命缺陷可能尤其成问题,因为其对测试间隙中的可靠性逃逸具有易感性,其中半导体装置在处理之后可能在功能上失效,但归因于测试中的限制,装置制造者无法作出此确定。通过另一实例,在整个装置使用期限中,微小缺陷对装置的性能可能具有很小的影响或几乎不具有影响。通过另一实例,被称为潜在可靠性缺陷(LRD)的一类缺陷可能不会导致制造/测试期间的故障或可能不会导致操作期间的立即装置故障,但当在工作环境中使用时可能导致装置在操作期间的早期故障。本文中应注意,出于本公开的目的,术语“制造过程及“制造工艺”连同术语的相应变体(例如,“制造线(manufacturing line)”及“制造线(fabrication line)”及类似者)可被视为等效。
N检测参数与LRD之间的相关性不一定存在,这是因为根据至少一个定义,LRD不会导致任何测试失败。确切来说,LRD在未来导致瑕疵。就此来说,增加区域通过测试的数目将不一定降低附近缺陷并非LRD的可能性。在未考虑瑕疵水平的N检测参数的情况下,使用例如缺陷大小、形状及类似者的特性的缺陷特性化技术可能更适于识别LRD。
如果缺陷被误分类为扰乱点缺陷,那么测试逃逸裸片可在漏判、假阴性案例中进入供应链。相反地,如果扰乱点缺陷被误分类为致命缺陷且从供应链移除,那么制造工艺在误判、假阳性案例中导致不必要的良率损失。
通常,可使用筛选系统的各种技术中的一或多者从供应链筛选出具有缺陷的样本。
由于可靠性通常是统计现象而非确定性的,很难将缺陷可靠地特性化为“致命”或“非致命”/扰乱点。确切来说,工程师可采用统计加权系统—赋予特定缺陷的加权(例如,缺陷关键程度)越高,所述缺陷导致可靠性故障的概率越高。
可利用各种可靠性筛选方法,例如在线特性化方法(例如,在线缺陷检验方法)或测试方法(例如,电测试方法)。在一般意义上,产生缺陷结果的在线特性化方法可为基于图像的,但产生测试结果的测试方法通常并非基于图像的且可为基于测试的。
在线缺陷筛选技术对于改进样本的可靠性可能特别有用。举例来说,可使用在线部分平均测试(I-PAT)缺陷分类器来检测/特性化缺陷且确定分格属性,如在2017年4月5日申请的标题为“用于在线部件平均测试及潜在可靠性缺陷检测的方法及系统(Methods andSystems for Inline Parts Average Testing and Latent Reliability DefectDetection)”的第10,761,128号美国专利中公开,所述专利的全部内容特此以引用的方式并入。
除使缺陷成像以筛选出不可靠样本以外,还存在各种基于测试的方法,例如(但不限于)使用电测试探针、自动测试装备及类似者来测试装置(例如,电路、逻辑门等)的适当电功能性。在实施例中,测试可包含(但不限于)封装后测试(例如,单元探针测试、类别探针测试)、老化测试、在制造工艺之后执行的测试(例如,电晶片分类)及/或其它质量检查(例如,最终测试)。
图1说明根据本公开的一或多个实施例的筛选系统100的框图。在实施例中,筛选系统100包含一或多个样本分析子系统106。在实施例中,一或多个样本分析子系统106包含一或多个特性化子系统112及一或多个测试子系统114。特性化子系统112可包含(但不限于)检验子系统128及/或计量子系统130。测试子系统114可包含(但不限于)电测试子系统132及/或应力测试子系统134。在实施例中,筛选系统100包含控制器122(包含一或多个处理器124、存储器126)及用户接口102。在实施例中,瑕疵测试配方108通过控制器122接收且存储在存储器126上。测试子系统114可经配置以基于瑕疵测试配方108来产生测试结果。在实施例中,使用一或多个特性化子系统112来产生缺陷结果110,缺陷结果110存储在存储器126上,且包含缺陷及缺陷位置。一或多个样本分析子系统106可进一步包含布局提取子系统136及/或ATPG软件模块138。举例来说,可使用ATPG软件模块138来产生瑕疵测试配方108且可使用布局提取子系统136来产生样本104的特征的布局图。
筛选系统100可经配置以筛选样本104的群体。在实施例中,样本104可为样本中的单个裸片、样本中的若干裸片、批次中的多个样本中的若干裸片或多个批次中的多个样本中的若干裸片。
出于本公开的目的,术语“缺陷”可指由在线检验子系统发现的物理缺陷、计量测量离群点或被视为异常的半导体装置的其它物理特性。缺陷可被认为是层中的制造层或制造图案与包含(但不限于)物理、机械、化学或光学性质的设计特性的任何偏差。另外,缺陷可被认为是制造半导体裸片封装中的组件的对准或结合的任何偏差。此外,缺陷可具有相对于半导体裸片或其上的特征的任何大小。以此方式,缺陷可小于半导体裸片(例如,按一或多个图案化特征的规模)或可大于半导体裸片(例如,作为晶片规模划痕或图案的部分)。举例来说,缺陷可包含在图案化之前或之后的样本层的厚度或组合物的偏差。通过另一实例,缺陷可包含图案化特征的大小、形状、定向或位置的偏差。通过另一实例,缺陷可包含与光刻及/或蚀刻步骤相关联的缺陷,例如(但不限于)邻近结构之间的网桥(或其缺失)、凹坑或孔。通过另一实例,缺陷可包含样本104的损坏部分,例如(但不限于)划痕或碎屑。例如,缺陷的严重性(例如,划痕的长度、凹坑的深度、缺陷的所测量量值或极性或类似者)可为重要的且被考虑以对缺陷加权。通过另一实例,缺陷可包含引入到样本104的异物粒子。通过另一实例,缺陷可为样本104上的未对准及/或未结合封装组件。因此,应了解,本公开中的缺陷的实例仅出于阐释性目的而提供且不应被解释为限制性的。
筛选系统100的检验子系统128可包含所属领域中已知的任何检验子系统。举例来说,检验子系统128可包含光学检验子系统,其经配置以基于运用来自任何源(例如(但不限于)激光源、灯源、x射线源或宽带等离子体源)的光询问(interrogation)样本104来检测缺陷。通过另一实例,检验子系统128可包含粒子束检验子系统,其经配置以基于运用一或多个粒子束(例如(但不限于)电子束、离子束或中性粒子束)询问样本来检测缺陷。例如,检验子系统128可包含透射电子显微镜(TEM)或扫描电子显微镜(SEM)。出于本公开的目的,检验子系统128可为单个检验子系统或可表示检验子系统群组。
计量子系统130可包含所属领域中已知的任何计量子系统。在实施例中,计量子系统130经配置以特性化例如(但不限于)层厚度、层组合物、关键尺寸(CD)、叠加或光刻处理参数(例如,在光刻步骤期间的照明的强度或剂量)的性质。在此方面,计量子系统130可提供关于样本104、样本104的一或多个层或样本104的一或多个半导体裸片的制造的信息,所述信息可能与制造缺陷的概率相关,所述制造缺陷可能导致所得制造装置的可靠性问题。出于本公开的目的,计量子系统130可为单个计量子系统130或可表示计量子系统130群组。
图2A说明根据本公开的一或多个实施例的包含缺陷510、潜在瑕疵210及特征224a、224b的样本104的布局图206的概念图。在实施例中,测试位置202可与每一潜在瑕疵210相关联。在实施例中,测试位置202包含测试位置区域212及边界214。图2B及2C说明根据本公开的一或多个实施例的包含缺陷508、潜在瑕疵210及特征224a、224b的样本104的布局图206的额外概念图。
尽管图2A到2C描绘布局图206的缺陷208、测试位置202及瑕疵210的一组特定属性、数量、类型、位置、形状、配置、布置及类似者,但应注意,图2A到2C仅出于阐释性目的而提供且不应被解释为限制本公开的范围。举例来说,在实施例中,测试位置202不一定包含区域或边界214且可为瑕疵210的基于点的位置,例如单点的2维坐标(例如,潜在瑕疵210的中心点)。在另一实例中,边界214可为例如圆形、不规则或类似者的任何形状。在另一实例中,布局图206跨样本104的多个层可为3维的且举例来说,边界214及缺陷208可为3维的。
筛选样本104的挑战是识别哪些缺陷208是导致瑕疵210的致命缺陷。在实施例中,运用基于瑕疵水平的附近测试参数而非(举例来说)针对整个裸片执行的测试的总数的相关联缺陷关键程度计量对缺陷208加权。举例来说,缺陷关键程度可基于测试参数,例如与附近测试位置202相关联的N检测参数。例如,可基于缺陷208与测试位置202之间的接近度220(如图2C中展示)以及与此类测试位置202相关联的N检测参数来产生缺陷208的缺陷关键程度。
图3说明描绘根据本公开的一或多个实施例的用于产生缺陷208的缺陷关键程度的方法300的流程图。
在步骤302中,可识别(例如,确定、接收、获取、产生及类似者)缺陷结果110。可使用所属领域中已知的任何特性化系统来识别缺陷。举例来说,控制器122可基于从筛选系统100的一或多个样本分析子系统106的在线特性化子系统112接收的在线特性化子系统数据来识别裸片104的群体的缺陷结果110。举例来说,缺陷结果110可包含缺陷208及缺陷位置。
在步骤304中,接收瑕疵测试配方108。举例来说,瑕疵测试配方108可从外部源接收且存储在存储器126上,在子系统的ATPG软件模块138上产生且存储在存储器126上及类似者。例如,可基于各种瑕疵模型从图1的ATPG软件模块138产生及接收瑕疵测试配方108。
在实施例中,每一瑕疵测试配方108是经配置以在多个测试位置202处测试多个潜在瑕疵210中的一或多者的测试图案。举例来说,瑕疵测试配方108可为专门针对特定类型的样本104产生的单个测试程序的一组(即,多个)瑕疵测试配方108。
在实施例中,瑕疵测试配方108基于以下类型的瑕疵模型中的至少一者:固定型瑕疵模型、转态延迟瑕疵模型、单元感知瑕疵模型、确定性桥接瑕疵模型及/或N检测参数值可应用于的任何其它瑕疵模型。
在步骤306中,识别多个N检测参数。可使用本文中公开或所属领域中已知的任何方法来识别(例如,产生、接收及类似者)N检测参数。
举例来说,ATPG软件模块138当然可经配置以输出产生瑕疵测试配方108的N检测参数。在此方面,识别可简单地接收包含此类N检测参数的瑕疵测试配方108。然而,识别N检测参数不限于此类实例且在一些实例中,可能需要确定/计算/产生一些N检测参数。在实施例中,可在实施例中基于样本104的设计数据及所接收瑕疵测试配方108来确定N检测参数。举例来说,瑕疵测试配方108可指示通过哪一瑕疵测试配方108测试哪些特征或哪些类型的瑕疵。在此方面,处理器124可用于对每一瑕疵210、测试位置202、特征或类似者被测试的次数进行计数且将此数据存储在存储器126上的表中。举例来说,特定瑕疵210被测试的次数的最终计数可被“识别”为多个N检测参数的特定N检测参数。
在实施例中,对特定术语或元素的描述是非限制性的且通常可应用于与所述术语或元素相关联的其它术语及元素。在此方面,元素及术语可彼此相关联,使得对一个元素及术语的引用也可表示对另一元素及术语的引用。举例来说,瑕疵210可与两个特征224a、224b、N检测参数、加权参数、测试位置202、测试位置区域212、边界214及类似者相关联。此外,每一相关联元素可与每一其它相关联元素交叉关联。出于本公开的目的,术语“相关联”及类似者表示涉及、基于、配对及/或类似者。举例来说,每一瑕疵210可与相应测试位置202“配对”。对于本公开的全部实施例及概念,这些术语及元素的多个关联及交叉关联可能难以简洁地描述。因此,尽管本公开的语言可描述与此类相关联术语的有限子集有关的方法、步骤、概念、系统及类似者,但此类描述用于阐释性目的且不应被解释为限于本公开。举例来说,与瑕疵210有关的例如“基于”、“紧邻”及类似者的描述可额外地适用于测试位置202、边界214或与此瑕疵210相关联的另一元素。在此方面,元素及术语可彼此相关联,使得对一个元素及术语的引用可表示对另一元素及术语的引用,一般地及特定地。在另一实例中,例如“瑕疵的N检测参数”的词组可表示“测试位置的N检测参数”。
在实施例中,多个瑕疵210可与同一测试位置202相关联。举例来说,开路瑕疵及闭路瑕疵可如此接近以至于被认为在同一区域中且此区域可被确定为单个“测试位置”且被指派N检测参数。此N检测参数可为与此测试位置202相关联的全部瑕疵210的N检测参数的总和。
在步骤308中,基于多个N检测参数来确定多个加权。在实施例中,加权参数可与测试位置202相关联且用于产生附近的缺陷208的缺陷关键程度。在实施例中,筛选系统100的控制器122使用处理器124来确定加权参数且将所述加权参数存储在存储器126上。
可利用各种方法来确定加权参数,例如(但不限于)利用分格方法的方法论、算法方程、机器学习模型及所属领域中已知的适用于使用N检测参数的任何其它方法论。
举例来说,确定及指派此类加权参数可包含通过其相应N检测参数来将瑕疵210分格及接着将加权参数(例如,权重值)指派给格中的每一瑕疵210。例如,一个模式(schema)是将N检测参数为1或更小的测试位置202及/或瑕疵210指派给第一格,将N检测参数为2到5的测试位置202及/或瑕疵210指派给第二格,将N检测参数为6到10的测试位置202及/或瑕疵210指派给第三格,且将N检测参数为11或更大的测试位置202及/或瑕疵210指派给第四格。接着,例如,第一格中的每一测试位置202可被指派第一加权参数,第二格中的每一测试位置202可被指派第二加权参数等。在此方面,加权参数可被高效地共同指派给每一格且与其相应格相关联。
在另一实例中,可利用算法方程方法来确定加权参数。加权参数方程的非限制性实例包含等于1/(N检测参数)、1-(N检测参数)及/或类似者的加权参数。对于至少这些实例,较低N检测参数导致较高加权参数。在此方面,步骤308的确定多个加权参数可基于逆关系模式,使得与相对较低的N检测参数相关联的加权参数被确定为相对较高。在实施例中,归因于筛选系统100的配置(例如,所存储算法),较高加权参数导致附近缺陷的较高缺陷关键程度,其可指示成为测试逃逸缺陷的更重要性及/或更大可能性。在此方面,低N检测参数(例如1,对应于仅被测试一次)可(举例来说)导致附近缺陷被更重地加权。
在另一实例中,可经由机器学习模型模块(未展示)确定加权参数。举例来说,在使用测试位置202的一或多个格的方法中,机器学习模型可经配置以确定所述格。在另一实例中,机器学习模型可经配置以优化与格相关联的加权参数。例如,当通常结合老化测试及产生加速故障测试结果118的其它活动执行更多数目的测试时,可在装置合格性检定阶段期间执行此步骤。在一些情况中,可使用专用测试装置样本来确定哪些加权参数值应与特定类型的样本的哪些格相关联且接着针对产品样本进行微调。举例来说,测试装置样本可为针对瑕疵进行严格测试的样本,使得可更好地理解瑕疵210的N检测参数与附近缺陷208之间的相关性并对其进行统计建模。可使用此类统计模型来确定与N检测参数相关联的适当加权参数。作为不一定是相关性的准确描述的阐释性实例,可展示超过100的全部N检测参数值在预测缺陷关键程度方面具有递减回报且因而,应被相等地分格并加权。
在步骤310中,至少基于以下每一者来产生缺陷208的缺陷关键程度:在多个测试位置202与缺陷208的缺陷位置之间的接近度220;及多个加权参数。在实施例中,任何系统可产生缺陷关键程度。举例来说,筛选系统100的控制器122可使用处理器124来产生缺陷关键程度232且将所述缺陷关键程度存储在存储器126上。
在实施例中,可使用任何方法来确定接近度220。返回参考图2C,在实施例中,接近度220通常是指示两个元件之间的距离的计量,但不一定等于此距离。
举例来说,接近度220可为(但不限于)缺陷208是否足够接近瑕疵210的二元确定。例如,如果此二元确定是否定的(即,缺陷208远离瑕疵210),那么控制器122可经配置以忽略所述N检测参数。在另一实例中,接近度220是指示距离的值(例如,10微米)。在另一实例中,产生缺陷关键程度可基于接近度边界222与边界214的相交点216。
在其它实例中,接近度220可基于阈值,使得在确定加权参数230时可考虑导致与缺陷208的接近度边界222的相交点216的边界214,且在此确定中不考虑与此接近度边界222之外的N检测参数相关联的边界214。举例来说,如图2C中展示,可通过半径218(例如,其可被称为“叠加半径”)或任何其它几何规则确定接近度边界222。举例来说,可由用户确定接近度边界222。例如,接近度边界222可由用户选择为适于基于点的缺陷208。在实施例中,可执行或分析案例研究以确定缺陷208可能有多远且仍导致瑕疵510,且可使用此距离来确定接近度边界222。在实施例中,接近度边界222及/或半径218足够大以允许误差裕度考虑测量子系统(例如,检验子系统)中的不准确性,但足够小使得假阳性(例如,基于遥远不相关瑕疵210对缺陷208错误地加权)的统计概率很低。
在实施例中,可经由各种方法论确定测试位置202的边界214。在实施例中,如图2A中展示,电气短路瑕疵210的测试位置区域212及边界214基于(举例来说)特征224a、224b的净对组合。举例来说,可通过用于基于固定型及/或转态延迟瑕疵模型的结构测试是特征224a、224b是每一潜在邻近净对组合是几何接近度规则定义测试位置区域212。例如,短路是接近度规则可经配置以将测试位置区域212定义为两个附近特征224a、224b是两个最接近边缘之间的区域,其具有附加裕度以扩展此区域。在此方面,此类瑕疵模型可对特征224a、224b之间的短路进行建模。
在实施例中,作为电开路瑕疵(未展示)的瑕疵210的测试位置区域212及边界214基于单个特征、接触件、通孔或互连件。举例来说,可使用用于基于单个特征、接触件、通孔或互连件的周长(例如,具有或不具有附加裕度的周长)的固定型及转态延迟瑕疵模型的电开路瑕疵的几何规则来定义开路瑕疵。
图4说明描绘根据本公开的一或多个实施例的用于产生缺陷208的缺陷关键程度的方法400的流程图。
在缺陷检测步骤402中,可根据一或多个实施例来检测缺陷。举例来说,返回参考图3,缺陷检测步骤402可包含步骤302,或反之亦然。在实施例中,在基于缺陷的分类步骤410之前及/或之后汇总来自步骤402的数据。在实施例中,在缺陷检测步骤402筛选100%的裸片。
在实施例中,来自缺陷检测步骤402的数据110a可为指示检测、分类、特性化及/或类似者的缺陷的数目的原始传感器数据及/或至少部分经处理/经汇总数据。可在选用基于缺陷的分类步骤410中,使用此原始及/或经处理数据110a来产生缺陷结果110b。举例来说,基于缺陷的分类步骤410可用于经由例如I-PAT缺陷分类器的缺陷分类器来产生缺陷结果110b。此类缺陷结果110b可为缺陷结果110。
在实施例中,在样本104的关键制造步骤的多个层操作404(例如,光刻、蚀刻、对准、结合或类似者)期间、之前或之后,发生缺陷检测步骤402。就此来说,在制造工艺的各个阶段的缺陷检测步骤402可被称为在线缺陷检测。
可使用所属领域中已知的任何系统(例如特性化子系统112)来执行缺陷检测步骤402。举例来说,可使用在线缺陷检验子系统128及计量子系统130来筛选样本104。注意,可能不一定使用计量子系统130将缺陷直接成像,但在缺陷检测步骤402中可使用来自其的数据(例如,膜厚度等)以改进缺陷检测及特性化的准确性。
在实施例中,可将缺陷结果110传递到布局图库412,如通过图4中的缺陷结果110b所展示。在实施例中,布局图库412接收、存储及/或汇总缺陷结果110b且可包含其它数据。举例来说,布局图库412可存储布局图(例如,图2A的布局图206)。在一些实例中,布局图206是存储在存储器126上的值的表。在实施例中,布局图库412可被称为“裸片布局N检测格图库”。
在实施例中,可通过布局分析器414接收布局图库数据416(例如,具有缺陷结果110b的布局图206)。在实施例中,布局分析器414是模块。在实施例中,布局分析器414可执行与布局图206或所接收的任何其它数据有关的一或多个分析及/或操作。举例来说,布局分析器414可基于相应N检测参数值将瑕疵210及/或相关联测试位置202分格为一或多个格且接着将相应加权参数应用于每一格。
在实施例中,布局分析器414可分析布局图库数据416以确定图2A的布局图206的各种元素。举例来说,布局分析器414可经配置以确定边界214、接近度边界222及类似者。在一些实例中,布局分析器414可经配置以基于布局图206来确定缺陷208的接近度220。
在实施例中,通过布局分析器414修改的缺陷结果110b可从布局图库412传递回到基于缺陷的分类步骤410。举例来说,出于确定加权参数的目的,布局图库412及布局分析器414可用于使用布局图206来确定缺陷208与瑕疵210之间的接近度220。例如,返回参考图3,可使用布局分析器414来执行确定步骤310中使用的接近度及/或确定步骤308的多个加权参数。传递回到基于缺陷的分类步骤410的缺陷结果110b可经修改以包含此类加权参数及/或接近度220。
在实施例中,基于缺陷的分类步骤410可包含产生缺陷关键程度。举例来说,返回参考图3,可在基于缺陷的分类步骤410执行产生步骤310的缺陷关键程度。举例来说,可在基于缺陷的分类步骤410修改缺陷结果110b以产生经修改缺陷结果110c。举例来说,经修改缺陷结果110c可包含至少一个缺陷关键程度且可传递到统计离群点检测子系统418。
在实施例中,缺陷结果110(例如,缺陷结果110a、110b及/或110c)可基于例如G-PAT、P-PAT、Z-PAT或类似者的统计离群点分析。
在测试及基于测试的分类步骤408中,根据一或多个实施例可执行测试及分类。可通过所属领域中已知的任何基于测试的工具执行步骤408。举例来说,测试及基于测试的分类步骤408可包含使用电测试子系统132基于电测试结果将裸片分格,从而产生测试结果118。
在实施例中,筛选系统100包含统计离群点检测子系统418。在实施例中,测试子系统114可将测试结果118输出到统计离群点检测子系统418且举例来说,缺陷分类器可将缺陷结果116c输出到统计离群点检测子系统418。
统计离群点检测子系统418可对所接收结果的任何部分执行任何分析。举例来说,统计离群点检测子系统418可基于缺陷结果110c及测试结果118来确定或产生输出数据420。输出数据420可经配置以传输到任何位置,例如传输到用于处置及丢弃裸片的系统或用于工艺监测的用户接口102。在一个实例中,此输出数据420可为至少基于一或多个样本104的缺陷的缺陷关键程度来指示所述样本104的可靠性的样本加权(例如,裸片加权或裸片缺陷率)。例如,输出数据420可为离群点数据。举例来说,统计离群点检测子系统418可包含及/或经配置以执行Z-PAT方法论。通过另一实例,统计离群点检测子系统418可包含及/或经配置以执行其它PAT方法论或其它已知统计离群点确定技术。
图5说明根据本公开的一或多个实施例的筛选系统100的流程图。返回参考图1到4,对于本公开的一或多个实施例,图5可用于在概念上说明一些术语可如何与其它术语相关或如何基于其它术语。
举例来说,如图5中展示且返回参考图3的步骤310的缺陷关键程度,缺陷关键程度232可基于接近度220及加权参数230。另外,加权参数230可基于N检测参数204。
注意,本文中的实施例可用于增强现有缺陷关键程度产生技术,例如缺陷分类技术及/或缺陷筛选技术。举例来说,可基于除加权参数230及接近度220以外的其它因素来产生缺陷关键程度232。举例来说,如图5中展示,缺陷关键程度232可进一步基于缺陷特性228,例如(但不限于)缺陷大小、形状、位置、关键尺寸及类似者。举例来说,I-PAT缺陷分类器系统可使用加权参数230以及缺陷特性228来产生一或多个缺陷208的缺陷关键程度232。
在实施例中,缺陷分类器可为特性化子系统112的元件或与特性化子系统112分离的元件。举例来说,缺陷分类器可位于与特性化子系统112相同或不同的控制器上。缺陷分类器通常可(但不限于)经配置以基于特性化子系统数据来提供各种“基于缺陷的”结果110。举例来说,可使用检验子系统128来确定对应于(但不限于)检测、重新检测、特性化及/或分类缺陷的方法的结果。此外,此类方法的结果本身可进一步用于(例如,在基于缺陷的分类步骤410中;使用缺陷分类器;及类似者)执行额外分析。举例来说,可使用此类结果来进一步分析一或多个裸片/晶片可靠性。例如,此类结果可用于将裸片分格为可接受的或可丢弃的,且此类分格结果本身可包含为缺陷结果110的部分。例如,可使用I-PAT缺陷分类器来检测/特性化缺陷且确定分格属性,如在2017年4月5日申请的标题为“用于在线部件平均测试及潜在可靠性缺陷检测的方法及系统(Methods and Systems for Inline PartsAverage Testing and Latent Reliability Defect Detection)”的第10,761,128号美国专利中公开,所述专利的全部内容特此以引用的方式并入。应注意,上述实例仅用于阐释性目的,且可使用任何缺陷检测方法及系统来实现任何基于缺陷的结果110。
在实施例中,布局图206可(但不需要)基于样本设计数据234。举例来说,可使用图1的布局提取子系统136使用样本设计数据234来产生布局图206。
样本设计数据234通常可为指示样本104的特征、装置、层及类似者的设计、布局或位置的任何数据。举例来说,样本设计数据234可辅助定位其它未知测试位置202以(举例来说)产生布局图206。举例来说,瑕疵测试配方108可引用与瑕疵210相关联的组件(例如,晶体管、其它装置、特征及类似者),但不一定引用所述瑕疵210的测试位置202。样本设计数据234可以可交叉引用的方式列出相同组件及其在样本上的物理位置。举例来说,在实施例中,筛选系统100与布局提取子系统136(例如(但不限于)Calibre xRC)及ATPG软件模块138介接以将每一相应瑕疵(及相关联N检测参数204)与测试位置202交叉引用。在此方面,测试位置202(例如,测试位置202的X及Y坐标)可经确定且与其相应瑕疵210及N检测参数204相关联。
在实施例中,使用样本设计数据234来产生瑕疵测试配方108。举例来说,ATPG软件模块138可用于基于样本设计数据234及一或多个瑕疵模型(例如,固定型瑕疵模型或由产业中的ATPG软件使用的任何其它瑕疵模型)来产生瑕疵测试配方108。
在实施例中,至少部分基于包含缺陷关键程度232的多个缺陷关键程度来确定裸片缺陷率(例如,图4的输出数据420),其中多个缺陷关键程度与裸片的多个层相关联。举例来说,可组合多个缺陷位置226处的多个缺陷208的多个加权参数230以确定裸片的整体裸片缺陷率。可使用裸片缺陷率来确定是否应从供应链移除并丢弃裸片。
在实施例中,至少部分基于裸片的加权缺陷率(即,裸片缺陷率)来识别多个晶片中的一或多个统计离群点,其中多个晶片包含裸片。在实施例中,基于选定风险容忍水平而选择性地取消多个晶片的一或多个统计离群点的一部分进入下游制造过程的供应链的资格。
出于本公开的目的,“模块”可表示(但不限于)经配置以引起一或多个处理器或其它专用硬件/电路系统执行软件应用程序的程序指令或程序指令的子集。
在实施例中,样本104可通过任何技术以任何顺序(循序地及/或并行地)、个别地、按批次、一次或多次及类似者进行筛选。举例来说,最初可在样本104的群体的多个层的多个关键制造步骤通过特性化子系统112在线筛选样本104,如通过图4的物料流程406a展示。接着,举例来说,在制造工艺结束时或接近结束时,可通过测试子系统114筛选样本104的群体以执行一或多个电测试,如通过图4中的物料流程406b展示。
在选用步骤中,可基于N检测参数204来识别指定区域(例如,“关注区域”)。举例来说,指定区域可为具有低N检测参数204值的集成电路的区域。在实施例中,此类指定区域可经配置以接收缺陷检验(例如,高灵敏度检验,例如SEM子系统检验)。在其它实例中,这些指定区域之外的缺陷可被忽略或加权较小。
图6A及6B说明使用给定瑕疵模型的两个电路的N检测参数分布的变动。在一些电路设计及瑕疵建模方法论中,N检测参数值仅为1的瑕疵的数目的范围从总群体的1%到15%。
图6A说明根据本公开的一或多个实施例的用于电路A的基线ATPG固定型测试图案的每一N检测参数值的潜在瑕疵的数目的图形表示602。举例来说,可确定每一瑕疵的N检测参数值且接着,对于每一N检测参数值,可绘制具有此值的瑕疵的数目以产生图形表示602。举例来说,基于图形表示602,大约存在具有N检测参数值122的10个左右瑕疵。例如,电路A的瑕疵测试配方可包含超过130个左右瑕疵测试配方,其中每一瑕疵测试配方测试一或多个瑕疵。在此方面,在实施例中,相同瑕疵测试配方对多于一个瑕疵可为共同的,使得单个瑕疵测试配方可增加多于一个瑕疵的N参数值。
图6B说明根据本公开的一或多个实施例的用于不同电路B的基线ATPG固定型测试图案的每一N检测参数值的潜在瑕疵的数目的图形表示606。
图7说明各种模拟测试逃逸缺陷700a、700b、700c及700d的图解俯视图。举例来说,测试逃逸缺陷700可为以某种方式通过全部测试但为致命缺陷的开放缺陷。
图8说明用于单元感知瑕疵建模(例如,单元感知测试(CAT)瑕疵建模)的示范性FinFET晶体管单元802。在实施例中,单元感知边界可基于与单元感知瑕疵相关联的单元。在产生用于晶体管的单元感知瑕疵模型的瑕疵测试配方108时,ATPG软件模块138通常可基于经定义“单元”来做到这点。举例来说,瑕疵210的边界214可被定义为与此瑕疵210相关联的单元的边界。例如,在图8中,边界可为由FinFET晶体管单元802占用的占用面积/面积。此外,示范性缺陷(未展示)可包含晶体管的特征中的一者之外的“碎屑”或缺少所述特征。单元感知瑕疵模型通常标定迫使晶体管部分或完全接通的FinFET中的泄漏缺陷及迫使晶体管部分或完全关断的驱动强度缺陷。
再次参考图1,在实施例中,控制器122的一或多个处理器124可通信耦合到存储器126,其中一或多个处理器124可经配置以执行维持于存储器126中的一组程序指令,且所述一组程序指令可经配置以引起一或多个处理器124实行本公开的各个功能及步骤。
在实施例中,用户接口102的显示器可经配置以对用户显示筛选系统100的数据。
本文中应注意,筛选系统100的一或多个组件可以所属领域中已知的任何方式通信耦合到筛选系统100的各种其它组件。举例来说,一或多个处理器124可经由有线(例如,铜线、光纤缆线及类似者)或无线连接(例如,RF耦合、IR耦合、WiMax、蓝牙、3G、4G、4G LTE、5G及类似者)彼此通信耦合且通信耦合到其它组件。通过另一实例,控制器122可经由所属领域中已知的任何有线或无线连接通信耦合到筛选系统100的一或多个组件。
在一个实施例中,一或多个处理器124可包含所属领域中已知的任一或多个处理元件。在此意义上,一或多个处理器124可包含经配置以执行软件算法及/或指令的任何微处理器型装置。在一个实施例中,一或多个处理器124可由以下每一者组成:台式计算机、主计算机系统、工作站、图像计算机、并行处理器,或经配置以执行经配置以如贯穿本公开描述那样操作筛选系统100的程序的其它计算机系统(例如,网络计算机)。应认知,可通过单个计算机系统或替代地多个计算机系统实行贯穿本公开描述的步骤。此外,应认知,可在一或多个处理器124中的任一或多者上实行贯穿本公开描述的步骤。一般来说,术语“处理器”可广泛定义为涵盖具有执行来自存储器126的程序指令的一或多个处理元件的任何装置。此外,筛选系统100的不同子系统(例如,特性化子系统112、测试子系统114、控制器122、用户接口102及类似者)可包含适于实行贯穿本公开描述的步骤的至少一部分的处理器或逻辑元件。因此,上文描述不应解释为对本公开的限制而是仅为图解。
存储器126可包含所属领域中已知的适于存储可由相关联的一或多个处理器124执行的程序指令及从筛选系统100接收的数据的任何存储媒体。举例来说,存储器126可包含非暂时性存储器媒体。例如,存储器126可包含(但不限于)只读存储器(ROM)、随机存取存储器(RAM)、磁性或光学存储器装置(例如,磁盘)、磁带、固态驱动器及类似者。应进一步注意,存储器126可与一或多个处理器124容置于共同控制器外壳中。在替代实施例中,存储器126可相对于处理器124、控制器122及类似者的物理位置远程地定位。在另一实施例中,存储器126维持用于引起一或多个处理器124实行通过本公开描述的各个步骤的程序指令。
在一个实施例中,用户接口102通信耦合到控制器122。用户接口102可包含(但不限于)一或多个台式计算机、平板计算机、智能电话、智能型手表或类似者。在另一实施例中,用户接口102包含用于对用户显示筛选系统100的数据的显示器。用户接口102的显示器可包含所属领域中已知的任何显示器。举例来说,显示器可包含(但不限于)液晶显示器(LCD)、基于有机发光二极管(OLED)的显示器或CRT显示器。所属领域的技术人员应认知,能够与用户接口102集成的任何显示装置适于在本公开中实施。在另一实施例中,用户可响应于经由用户接口102的用户输入装置对用户显示的数据而输入选择及/或指令。举例来说,用户可观看(或控制器可经配置以显示)加权参数或布局图。在至少一个实施例中,筛选系统经配置以在用户接口102上显示图形用户接口,其中图形用户接口包含加权参数及/或缺陷关键程度的定量表示。
本文中所描述的所有方法可包含将方法实施例的一或多个步骤的结果存储在存储器中。结果可包含本文中所描述的结果中的任一者且可以所属领域中已知的任何方式存储。存储器可包含本文中所描述的任何存储器或所属领域中已知的任何其它适合存储媒体。在已存储结果之后,结果可在存储器中存取且由本文中所描述的方法或系统实施例中的任一者使用、经格式化用于显示给用户、由另一软件模块、方法或系统使用,及类似者。此外,结果可“永久地”、“半永久地”、“暂时地”存储或存储达某一时段。举例来说,存储器可为随机存取存储器(RAM),且结果可能不一定无限期地保存于存储器中。
应进一步预期,上文描述的方法的实施例中的每一者可包含本文中描述的任何其它方法的任何其它步骤。另外,上文描述的方法的实施例中的每一者可由本文中描述的系统及/或组件中的任一者执行。
所属领域的技术人员将认知,为了概念清楚使用本文中描述的组件操作、装置、对象及伴随其的论述作为实例且预期各种配置修改。因此,如本文中使用,阐述的特定范例及所附论述旨在表示其更一般的类别。一般来说,任何特定范例的使用旨在表示其类别,且不包含特定组件、操作、装置及对象不应被视为限制性的。
如本文中使用,例如“顶部”、“底部”、“上方”、“下方”、“上”、“向上”、“下”、“往下”及“向下”的方向性术语旨在为描述的目的而提供相对位置,且并不旨在指定绝对参考系。所属领域的技术人员将明白对所描述实施例的各种修改,且本文中定义的一般原理可应用于其它实施例。
关于本文中对实质上任何复数及/或单数术语的使用,所属领域的技术人员可视上下文及/或应用从复数转化为单数及/或从单数转化为复数。为清楚起见,本文中未明确阐述各种单数/复数置换。
本文中描述的标的物有时说明含于其它组件内或与其它组件连接的不同组件。应理解,此类所描绘的架构仅为示范性的,且事实上可实施实现相同功能性的许多其它架构。在概念意义上,用以实现相同功能性的组件的任何布置经有效“相关联”使得实现所要功能性。因此,在本文中组合以实现特定功能性的任两个组件可被视为彼此“相关联”使得实现所要功能性,而不考虑架构或中间组件。同样地,如此相关联的任两个组件也可被视为彼此“连接”或“耦合”以实现所要功能性,且能够如此相关联的任两个组件也可被视为彼此“可耦合”以实现所要功能性。可耦合的特定实例包含(但不限于)可物理配合及/或物理互动组件及/或可无线互动及/或无线互动组件及/或逻辑互动及/或可逻辑互动组件。
此外,应理解,本发明由所附权利要求书定义。所属领域的技术人员将理解,一般来说,在本文中且尤其是在所附权利要求书(例如,所附权利要求书的主体)中所使用的术语一般旨在作为“开放式”术语(例如,术语“包含(including)”应被解释为“包含(但不限于)”,术语“具有”应被解释为“至少具有”,术语“包含(includes)”应被解释为“包含(但不限于)”,及类似者)。所属领域的技术人员将进一步理解,如果想要引入权利要求叙述的特定数目,那么此意图将在权利要求中明确叙述,且在缺乏此叙述的情况下不存在此意图。举例来说,作为理解的辅助,下文所附权利要求书可含有引导性词组“至少一个”及“一或多个”的使用以引入权利要求叙述。然而,此类词组的使用不应被解释为隐含通过不定冠词“一(a或an)”引入权利要求叙述将含有此引入权利要求叙述的任何特定权利要求限制为含有仅一个此叙述的发明,即使相同权利要求包含引导性词组“一或多个”或“至少一个”及例如“一”的不定冠词(例如,“一(a及/或an)”通常应被解释为意指“至少一个”或“一或多个”);上述内容对用于引入权利要求叙述的定冠词的使用同样适用。另外,即使明确叙述引入权利要求叙述的特定数目,所属领域的技术人员仍将认知,此叙述通常应被解释为意指至少所述叙述数目(例如,“两个叙述”的裸叙述(无其它修饰语)通常意指至少两个叙述或两个或更多个叙述)。此外,在其中使用类似于“A、B及C中的至少一者及类似者”的惯例的例子中,此构造一般旨在为所属领域的技术人员将理解所述惯例的意义(例如,“具有A、B及C中的至少一者的系统”将包含(但不限于)仅具有A、仅具有B、仅具有C、同时具有A及B、同时具有A及C、同时具有B及C及/或同时具有A、B及C的系统,及类似者)。在其中使用类似于“A、B或C中的至少一者及类似者”的惯例的例子中,此构造一般旨在为所属领域的技术人员将理解所述惯例的意义(例如,“具有A、B或C中的至少一者的系统”将包含但不限于仅具有A、仅具有B、仅具有C、同时具有A及B、同时具有A及C、同时具有B及C及/或同时具有A、B及C的系统,及类似者)。所属领域的技术人员进一步将理解,无论在说明书、权利要求书或图中,呈现两个或更多个替代项的实际上任何转折词及/或词组应被理解为考虑包含以下的可能性:所述项中的一者、所述项中的任一者或两项。举例来说,词组“A或B”将被理解为包含“A”或“B”或“A及B”的可能性。
相信,通过前述描述将理解本公开及其许多伴随优点,且将明白,可对组件的形式、构造及布置作出各种改变而不脱离所公开的标的物或不牺牲所有其材料优点。所描述的形式仅为说明性的,且所附权利要求书的意图是涵盖且包含此类改变。此外,应理解,本发明由所附权利要求书定义。
Claims (32)
1.一种用于产生缺陷关键程度的筛选系统,其包括:
控制器,其经通信耦合到一或多个样本分析子系统,其中所述一或多个样本分析子系统包括至少一个测试子系统及至少一个在线特性化子系统,所述控制器包含经配置以执行程序指令的一或多个处理器,所述程序指令引起所述一或多个处理器:
识别包含缺陷及所述缺陷的缺陷位置的缺陷结果;
接收瑕疵测试配方,其中每一瑕疵测试配方经配置以在多个测试位置处测试多个潜在瑕疵中的一或多者;及
识别多个N检测参数,其中所述多个N检测参数的每一N检测参数与所述多个潜在瑕疵的潜在瑕疵的测试位置相关联且基于所述瑕疵测试配方经配置以测试所述潜在瑕疵的可计数次数;
基于所述多个N检测参数来确定多个加权参数,其中所述多个加权参数与所述多个测试位置相关联;
至少基于以下者来产生所述缺陷的所述缺陷关键程度:
所述多个潜在瑕疵的所述多个测试位置与所述缺陷的所述缺陷位置之间的接近度;及
所述多个加权参数,其与所述多个测试位置相关联。
2.根据权利要求1所述的筛选系统,其中所述接收所述瑕疵测试配方包括产生所述多个测试位置的布局图,其中所述产生所述缺陷的所述缺陷关键程度进一步基于所述布局图。
3.根据权利要求1所述的筛选系统,其中所述一或多个处理器进一步经配置以执行所述程序指令,所述程序指令引起所述一或多个处理器:
基于所述多个N检测参数,将所述多个测试位置分格为多个格,其中所述多个加权参数进一步基于所述多个格且与其相关联。
4.根据权利要求1所述的筛选系统,其中经由所述一或多个样本分析子系统的在线特性化子系统来执行所述识别所述缺陷结果。
5.根据权利要求1所述的筛选系统,其中所述多个测试位置中的每一者包含多个测试位置区域的测试位置区域,其中所述接收所述多个测试位置包括:
确定所述多个测试位置区域的边界。
6.根据权利要求5所述的筛选系统,其中所述一或多个处理器进一步经配置以执行所述程序指令,所述程序指令引起所述一或多个处理器:
确定与所述缺陷相关联的接近度边界。
7.根据权利要求6所述的筛选系统,其中所述产生所述缺陷关键程度进一步基于所述接近度边界与所述边界的相交点。
8.根据权利要求5所述的筛选系统,其中所述确定所述多个测试位置区域的所述边界包括基于与所述多个潜在瑕疵的潜在短路瑕疵相关联的一对邻近特征来确定短路边界。
9.根据权利要求5所述的筛选系统,其中所述确定所述多个测试位置区域的所述边界包括基于与所述多个潜在瑕疵的潜在开路瑕疵相关联的特征来确定开路边界。
10.根据权利要求5所述的筛选系统,其中所述确定所述多个测试位置区域的所述边界包括基于与所述多个潜在瑕疵的单元感知潜在瑕疵相关联的单元来确定单元感知边界。
11.根据权利要求1所述的筛选系统,其中经由机器学习模型来执行所述确定所述多个加权参数。
12.根据权利要求1所述的筛选系统,其中所述确定所述多个加权参数是基于逆关系模式,使得与相对较低的N检测参数相关联的加权参数被确定为相对较高。
13.根据权利要求1所述的筛选系统,其中所述一或多个处理器进一步经配置以执行所述程序指令,所述程序指令引起所述一或多个处理器:
至少部分基于包含所述缺陷关键程度的多个缺陷关键程度来确定裸片的加权缺陷率,其中所述多个缺陷关键程度与所述裸片的多个层相关联。
14.根据权利要求13所述的筛选系统,其中所述一或多个处理器进一步经配置以执行所述程序指令,所述程序指令引起所述一或多个处理器:
至少部分基于所述裸片的所述加权缺陷率来识别多个晶片中的一或多个统计离群点,其中所述多个晶片包含所述裸片;及
基于选定风险容忍水平来选择性地取消所述多个晶片的所述一或多个统计离群点的一部分进入下游制造过程的供应链的资格。
15.根据权利要求1所述的筛选系统,其中所述一或多个处理器进一步经配置以执行所述程序指令,所述程序指令引起所述一或多个处理器:
基于所述多个N检测参数来识别指定区域。
16.根据权利要求15所述的筛选系统,其中所述一或多个处理器进一步经配置以执行所述程序指令,所述程序指令引起所述一或多个处理器:
对所述指定区域执行缺陷检验。
17.一种用于产生缺陷关键程度所述的方法,其包括:
识别包含缺陷及所述缺陷的缺陷位置的缺陷结果;
接收瑕疵测试配方,其中每一瑕疵测试配方经配置以在多个测试位置处测试多个潜在瑕疵中的一或多者;及
识别多个N检测参数,其中所述多个N检测参数的每一N检测参数与所述多个潜在瑕疵的潜在瑕疵的测试位置相关联且基于所述瑕疵测试配方经配置以测试所述潜在瑕疵的可计数次数;
基于所述多个N检测参数来确定多个加权参数,其中所述多个加权参数与所述多个测试位置相关联;
至少基于以下者来产生所述缺陷的所述缺陷关键程度:
所述多个潜在瑕疵的所述多个测试位置与所述缺陷的所述缺陷位置之间的接近度;及
所述多个加权参数,其与所述多个测试位置相关联。
18.根据权利要求17所述的方法,其中所述接收所述瑕疵测试配方包括产生所述多个测试位置的布局图,其中所述产生所述缺陷的所述缺陷关键程度进一步基于所述布局图。
19.根据权利要求17所述的方法,其进一步包括:
基于所述多个N检测参数,将所述多个测试位置分格为多个格,其中所述多个加权参数进一步基于所述多个格且与其相关联。
20.根据权利要求17所述的方法,其中经由所述一或多个样本分析子系统的在线特性化子系统来执行所述识别所述缺陷结果。
21.根据权利要求17所述的方法,其中所述多个测试位置中的每一者包含多个测试位置区域的测试位置区域,其中所述接收所述多个测试位置包括:
确定所述多个测试位置区域的边界。
22.根据权利要求21所述的方法,其进一步包括:
确定与所述缺陷相关联的接近度边界。
23.根据权利要求22所述的方法,其中所述产生所述缺陷关键程度进一步基于所述接近度边界与所述边界的相交点。
24.根据权利要求21所述的方法,其中所述确定所述多个测试位置区域的所述边界包括基于与所述多个潜在瑕疵的潜在短路瑕疵相关联的一对邻近特征来确定短路边界。
25.根据权利要求21所述的方法,其中所述确定所述多个测试位置区域的所述边界包括基于与所述多个潜在瑕疵的潜在开路瑕疵相关联的特征来确定开路边界。
26.根据权利要求21所述的方法,其中所述确定所述多个测试位置区域的所述边界包括基于与所述多个潜在瑕疵的单元感知潜在瑕疵相关联的单元来确定单元感知边界。
27.根据权利要求17所述的方法,其中经由机器学习模型来执行所述确定所述多个加权参数。
28.根据权利要求17所述的方法,其中所述确定所述多个加权参数是基于逆关系模式,使得与相对较低的N检测参数相关联的加权参数被确定为相对较高。
29.根据权利要求17所述的方法,其进一步包括:
至少部分基于包含所述缺陷关键程度的多个缺陷关键程度来确定裸片的加权缺陷率,其中所述多个缺陷关键程度与所述裸片的多个层相关联。
30.根据权利要求29所述的方法,其进一步包括:
至少部分基于所述裸片的所述加权缺陷率来识别多个晶片中的一或多个统计离群点,其中所述多个晶片包含所述裸片;及
基于选定风险容忍水平来选择性地取消所述多个晶片的所述一或多个统计离群点的一部分进入下游制造过程的供应链的资格。
31.根据权利要求17所述的方法,其进一步包括:
基于所述多个N检测参数来识别指定区域。
32.根据权利要求15所述的方法,其进一步包括:
对所述指定区域执行缺陷检验。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202263315098P | 2022-03-01 | 2022-03-01 | |
US63/315,098 | 2022-03-01 | ||
US17/889,491 US11899065B2 (en) | 2022-03-01 | 2022-08-17 | System and method to weight defects with co-located modeled faults |
US17/889,491 | 2022-08-17 | ||
PCT/US2023/013548 WO2023167795A1 (en) | 2022-03-01 | 2023-02-22 | System and method to weight defects with co-located modeled faults |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117981066A true CN117981066A (zh) | 2024-05-03 |
Family
ID=87851458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202380013705.4A Pending CN117981066A (zh) | 2022-03-01 | 2023-02-22 | 对具有共同定位的建模瑕疵的缺陷加权的系统及方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11899065B2 (zh) |
CN (1) | CN117981066A (zh) |
TW (1) | TW202403915A (zh) |
WO (1) | WO2023167795A1 (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040004482A1 (en) | 2002-04-18 | 2004-01-08 | Photon Dynamics, Inc. | Industrial inspection using combination of functional testing and structural inspection |
JP2003329611A (ja) | 2002-05-15 | 2003-11-19 | Sony Corp | 欠陥検査装置及び欠陥検査方法 |
US7330583B2 (en) | 2002-08-19 | 2008-02-12 | Photon Dynamics, Inc. | Integrated visual imaging and electronic sensing inspection systems |
KR100809340B1 (ko) | 2007-01-15 | 2008-03-07 | 삼성전자주식회사 | 반도체 집적 회로 장치의 불량 분석 방법 및 시스템 |
US8139844B2 (en) | 2008-04-14 | 2012-03-20 | Kla-Tencor Corp. | Methods and systems for determining a defect criticality index for defects on wafers |
US10024910B2 (en) * | 2016-01-29 | 2018-07-17 | International Business Machines Corporation | Iterative N-detect based logic diagnostic technique |
US10761128B2 (en) | 2017-03-23 | 2020-09-01 | Kla-Tencor Corporation | Methods and systems for inline parts average testing and latent reliability defect detection |
US11614480B2 (en) | 2021-06-08 | 2023-03-28 | Kla Corporation | System and method for Z-PAT defect-guided statistical outlier detection of semiconductor reliability failures |
-
2022
- 2022-08-17 US US17/889,491 patent/US11899065B2/en active Active
-
2023
- 2023-02-22 CN CN202380013705.4A patent/CN117981066A/zh active Pending
- 2023-02-22 WO PCT/US2023/013548 patent/WO2023167795A1/en active Application Filing
- 2023-02-22 TW TW112106415A patent/TW202403915A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20230280399A1 (en) | 2023-09-07 |
WO2023167795A1 (en) | 2023-09-07 |
TW202403915A (zh) | 2024-01-16 |
US11899065B2 (en) | 2024-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8194968B2 (en) | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions | |
US9201022B2 (en) | Extraction of systematic defects | |
US7760929B2 (en) | Grouping systematic defects with feedback from electrical inspection | |
JP5460662B2 (ja) | 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法 | |
US7975245B2 (en) | Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects | |
JP7460775B2 (ja) | 高度なインライン部品平均試験 | |
TWI617816B (zh) | 晶圓的可適性電性測試 | |
US11688052B2 (en) | Computer assisted weak pattern detection and quantification system | |
KR20030051064A (ko) | 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템 | |
KR20240018407A (ko) | 반도체 신뢰성 불량의 z-pat 결함 유도 통계적 이상치 검출을 위한 시스템 및 방법 | |
US20160282856A1 (en) | Updating of a recipe for evaluating a manufacturing stage of an electrical circuit | |
Appello et al. | Understanding yield losses in logic circuits | |
US11899065B2 (en) | System and method to weight defects with co-located modeled faults | |
TWI836175B (zh) | 先進在線零件平均測試 | |
CN118043951A (zh) | 用于经由缺陷及电性测试数据的相关性自动诊断及监测半导体缺陷裸片筛选性能的系统 | |
CN116917749A (zh) | 用于半导体缺陷引导预烧及系统级测试的系统及方法 | |
JP2010071996A (ja) | 欠陥解析方法、プログラム及び電子デバイスの製造方法 | |
JP2005142187A (ja) | 欠陥解析方法、プログラム及び電子デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication |