KR20100061018A - 다수 전자빔 조건의 멀티 스캔을 연산하여 새로운 패턴 이미지를 창출하는 반도체 소자의 디펙트 검사 장치 및 방법 - Google Patents

다수 전자빔 조건의 멀티 스캔을 연산하여 새로운 패턴 이미지를 창출하는 반도체 소자의 디펙트 검사 장치 및 방법 Download PDF

Info

Publication number
KR20100061018A
KR20100061018A KR1020080119887A KR20080119887A KR20100061018A KR 20100061018 A KR20100061018 A KR 20100061018A KR 1020080119887 A KR1020080119887 A KR 1020080119887A KR 20080119887 A KR20080119887 A KR 20080119887A KR 20100061018 A KR20100061018 A KR 20100061018A
Authority
KR
South Korea
Prior art keywords
electron beam
image
signal
pattern image
semiconductor device
Prior art date
Application number
KR1020080119887A
Other languages
English (en)
Inventor
신지영
김영남
김종안
조형석
양유신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080119887A priority Critical patent/KR20100061018A/ko
Priority to US12/627,222 priority patent/US8034640B2/en
Publication of KR20100061018A publication Critical patent/KR20100061018A/ko
Priority to US13/226,757 priority patent/US8546154B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/24—Circuit arrangements not adapted to a particular application of the tube and not otherwise provided for
    • H01J37/241—High voltage power supply or regulation circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/261—Details
    • H01J37/265—Controlling the tube; circuit arrangements adapted to a particular application not otherwise provided, e.g. bright-field-dark-field illumination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Abstract

주사 전자 현미경(SEM)에서 발생되는 2차 전자의 양은 반도체 기판의 패턴 굴곡에 따라 달라진다. 언더 레이어의 리세스 부분에서 방출되는 2차 전자의 신호가 탑 레이어의 프로젝션 부분에서 방출되는 그것보다 비교할 수 없을 정도로 작다. 리세스 부분이 프로젝션 부분보다 상대적으로 어둡기 때문에, 언더 레이어에서 디펙트를 검사를 위한 패턴 이미지가 개선되도록 하기 위하여, 탑 레이어의 2차 전자 신호값에 대한 언더 레이어의 신호값의 상대적 비중을 높인다. 이를 위하여, 전자빔의 조건을 다수 세팅하고, 세팅된 조건 중에서 두 가지 이상 조건을 선택하여 스캔하면, 각 조건에 따라 2차 전자의 신호가 발생하며, 신호는 이미지 데이터로 변환됨으로써, 모니터 상에 다양한 패턴 이미지로 디스플레이 된다. 패턴 이미지의 스캔 정보가 특정 부분의 위치 정보와 함께 컴퓨터의 저장 수단에 자동 저장된다. 연산 조건을 컴퓨터에 입력하면, 각 스캔 정보들이 연산되고, 통합된 새로운 패턴 이미지가 형성된다.
전자 현미경, 전자빔, 언더 레이어, 디펙트, 연산

Description

다수 전자빔 조건의 멀티 스캔을 연산하여 새로운 패턴 이미지를 창출하는 반도체 소자의 디펙트 검사 장치 및 방법 {Method and Appartus for inspecting defect of semiconductor deveic by calculating multiple scan of varied E-beam conduction to originate intergrated pattern image}
본 발명은 반도체 소자의 디펙트 검사 장치 및 방법에 관한 것으로서, 특히 전자빔의 조건을 다중으로 설정하고, 각 조건에 따라 발생하는 2차 전자의 신호를 다수의 패턴 이미지로 스캔하며, 저장된 다수의 이미지를 차감 연산하여 새로운 패턴 이미지로 창출하는 반도체 소자의 디펙트 검사 장치 및 방법에 관한 것이다.
더 자세하게는, 다수의 패턴 이미지를 스캔하고, 각각의 이미지를 연산하면, 탑 레이어에서 2차 전자의 신호는 상쇄되고, 언더 레이어에서 2차 전자의 신호는 증폭됨으로써, 새로운 이미지에서는 언더 레이어의 리세스 부분이 탑 레이어의 프로젝션부분 동일한 수준으로 선명해지는 반도체 소자의 디펙트 검사 장치 및 방법에 관한 것이다.
일반적으로, 반도체 소자는 웨이퍼 상에 소정의 물질막을 형성한 후, 상기 물질막을 패터닝함으로써 제조된다. 상기 패터닝 공정을 통해 패턴을 형성한 이 후에는, 상기 패턴들이 설계시에 설정한 형태 및 선폭을 갖추고 있는지 혹은 패턴에 디펙트가 존재하는지 여부를 확인하는 검사 공정이 수행된다.
상기 패턴의 선폭 측정 및 결함 검출을 위한 장비로는 주로 주사 전자 현미경(Scanning Electron Microscope)이 사용된다. 상기 주사 전자 현미경(SEM)을 이용한 선폭 측정 방법은 전자빔을 웨이퍼 상에 형성된 패턴에 주사하고, 패턴으로부터 방출된 2차 전자의 신호를 영상 신호로 변환하여 패턴 이미지를 생성시키며, 상기 패턴 이미지를 이용하여 패턴의 선폭을 측정하는 방식으로 이루어진다. 또한, 상기 주사 전자 현미경(SEM)을 이용하여 수득한 상기 패턴 이미지를 이용하여, 패턴에 생성되어 있는 결함이나 파티클 등을 검출해낼 수 있다.
따라서, 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 탑 레이어에 비하여 상대적으로 어두운 언더 레이어에서 디펙트를 검출할 수 있도록, 언더 레이어의 패턴 이미지를 개선하는 반도체 소자의 디펙트 검사 장치 및 방법을 제공하는 것이다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 레이어를 다층으로 증착하고, 레이어에 원하는 패턴을 에칭함으로써, 패턴에 탑 레이어 및 언더 레이어 사이의 단차가 형성되는 반도체 소자를 제조하고, 전자빔을 이용하여 상기 탑 레이어 및 언더 레이어의 패턴 이미지를 스캔하며, 전자빔의 조건을 달리 설정하여 각 스캔 정보를 저장하고 연산하여 이미지를 처리하며, 통합된 이미지 정보를 이용하여 작업자가 육안으로 반도체 소자의 패턴에 포함되는 디펙트를 리뷰하는 것을 포함한다.
상기 반도체 소자를 제조하는 것은, 절연막에서는 실리콘이 성장하지 않으면서 실리콘 기판이 드러난 부분에서 실리콘만 선택적으로 성장시키는 선택적 단결정 실리콘 박막 성장 공정을 더 포함하고, 성장된 실리콘 부분과 성장하지 않은 절연막 부분이 각각 탑 레이어와 언더 레이어에 해당된다.
상기 반도체 소자를 제조하는 것은, 상기 반도체 소자가 다층화됨에 따라 절연막의 층간 배선을 연결하는 비어 콘택 레이어 공정을 더 포함하고, 상층 절연막 이 탑 레이어에 해당되고, 하층 비어 콘택 홀이 언더 레이어에 해당된다.
상기 패턴 이미지를 스캔하는 것은, 상기 반도체 기판 상에 전자빔을 조사하고, 상기 반도체 기판에서 2차 전자가 발생하며, 검출기의 신시레이터에서 2차 전자의 신호를 검출하며, 2차 전자의 신호를 전기적 신호로 변환하며, 증폭기에서 2차 전자의 신호를 증폭하며, 전기적 신호를 디지털 신호 변환하여 모니터에 패턴 이미지로 디스플레이하는 것을 더 포함한다.
상기 전자빔의 조건을 달리 설정하는 것은, 다양한 패턴 이미지를 획득하기 위하여, 다수의 조건을 선택하되, 다수의 조건을 상황에 따라 임기웅변적으로 정하기보다는 예상되는 여러 변수를 고려하여 사전에 세팅하여 준비해두고, 작업시 작업자가 세팅된 다수의 조건을 버튼 동작에 의하여 간단하게 선택할 수 있다.
상기 이미지를 처리하는 것은, 전자빔의 세기를 달리하여 다수의 패턴을 이미지로 스캔하여 저장하고, 다수의 패턴 이미지를 연산하여 새로운 패턴 이미지로 창출하는 것을 포함한다.
상기 연산은 감산 연산이고, 상기 감산 연산은, 탑 레이어의 패턴 이미지에 대하여 언더 레이어의 패턴 이미지의 비중을 상대적으로 증가시키는 것이고, 상기 비중은 2차 전자의 신호값으로 나타나는 것이다.
연산 후 검출된 탑 레이어의 2차 전자 신호값에 대한 언더 레이어의 2차 전자 신호값의 비율(%)이, 연산 전에 검출된 탑 레이어의 2차 전자 신호값에 대한 언더 레이어의 2차 전자 신호값의 비율(%)보다 커야 한다.
감산 연산 후 정수를 곱하기 연산함으로써, 밝기를 조절할 수 있다.
본 발명의 다른 특징에 의하면, 본 발명은 전자 현미경을 통해 반도체 기판 상에 주사되는 전자빔의 조건을 적어도 두가지 이상 컴퓨터에 세팅하고, 세팅된 상기 조건 중에서 한가지 조건을 선택하며, 세팅된 조건에 따라 전자빔의 세기가 조절되며, 전자빔이 디펙트로 추정되는 반도체 기판 상에 주사되면, 주사된 반도체 기판의 특정 부분으로부터 전자빔 세기에 대응하여 2차 전자가 방출되고, 검출기에 전류를 걸어주면, 방출된 2차 전자는 검출기에 걸어준 전류의 힘에 이끌려 검출기에 모이고, 2차 전자의 신호를 발생하며, 검출된 2차 전자의 신호는 이미지 데이터로 변환됨으로써, 모니터 상에 패턴 이미지로 출력되며, 상기 패턴 이미지의 스캔 정보가 특정 부분의 위치 정보와 함께 컴퓨터의 저장 수단에 자동 저장되고, 작업자가 모니터를 육안으로 확인하여 디펙트를 리뷰하는 것이다.
세팅된 다양한 조건 중에서 다른 한가지 조건을 더 선택하고, 다른 조건을 선택하면, 저장된 위치 정보에서 다른 조건의 스캔 정보가 자동 저장되는 것을 더 포함한다.
연산 조건을 컴퓨터에 입력하고, 컴퓨터의 연산 수단에 의하여 상기 조건의 스캔 정보들을 연산하고, 통합된 새로운 패턴 이미지를 형성하며, 상기 패턴 이미지를 스캔하고 동시에 자동 저장하는 것을 더 포함한다.
상기 연산 조건을 달리하여, 언더 레이어에서 보다 선명한 패턴 이미지를 획득하고, 상기 연산 조건은 감산 연산인 것이다.
상기 전자빔의 조건은, 전자빔의 세기에 의하여 결정되고, 상기 전자빔의 세기는, 전압을 로우 볼티지(Low Voltage) 혹은 하이 볼티지(High Voltage)로 인가하 거나 전류를 하이 커런트(High Current) 혹은 엑스트라 커런트(Extra Current)로 인가함으로써 변경된다.
본 발명의 또 다른 특징에 의하면, 본 발명은 전자빔을 생성하고 반도체 기판 상에 포커싱하는 전자빔 소스 발생 수단과, 전자빔이 반도체 기판과 충돌하면서 발생하는 2차 전자의 신호를 처리하는 신호 처리 수단과, 상기 신호를 다중으로 처리하고, 신호에 따른 패턴 이미지를 스캔하며, 상기 스캔 정보를 각 이미지의 위치 정보와 함께 기억하는 이미지 저장 수단 및 다중 신호를 연산하고, 각 이미지를 통합하는 이미지 변경 수단을 포함한다.
상기 전자빔 소스 발생 수단은, 전자빔을 발생시키는 전자총과, 전자빔을 집속시켜 전자빔의 세기를 조절하는 집속 모듈과, 전자빔의 편향 각도를 조절하는 주사 코일 및 전자빔의 초점 거리를 조절하는 대물 모듈을 더 포함한다.
상기 신호 처리 수단은, 전자빔이 반도체 기판과 충돌하여 발생된 2차 전자를 검출하는 검출부 및 2차 전자의 검출 신호를 패턴의 이미지 정보로 변환하는 영상 처리부를 더 포함한다.
상기 이미지 저장 수단은, 전자빔의 설정 조건에 따라 각각의 패턴 이미지를 스캔하여 자동 저장하는 컴퓨터 장치이다.
상기 이미지 변경 수단은, 상기 다중 신호에 따라 저장된 각각의 패턴 이미지를 더하거나 뺄 수 있는 컴퓨터 장치이다.
위에서 설명한 바와 같이, 본 발명의 구성에 의하면 다음과 같은 효과를 기 대할 수 있다.
다수의 패턴 이미지를 연산함으로써, 탑 레이어의 프로젝션 부분에서 2차 전자의 신호는 상쇄되고, 언더 레이어의 리세스 부분에서 2차 전자의 신호는 증폭됨으로써, 언더 레이어의 리세스 부분이 탑 레이어의 프로젝션 부분과 동일한 수준으로 선명해지고, 새로운 패턴 이미지가 창출되는 작용효과가 기대된다.
이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 다수 전자빔 조건의 멀티 스캔을 연산하여 새로운 패턴 이미지를 창출하는 반도체 소자의 디펙트 검사 장치 및 방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
본 발명의 검사 공정은, 반도체 기판 상에 형성된 패턴의 디펙트(Defect)를 검출하기 위해 수행된다. 상기 디펙트는, 반도체 소자의 동작 특성을 저하시키기 때문에 반드시 제거되어야 한다. 상기 디펙트는, 스크레치, 파티클, 반도체 기판 상에 형성된 물질막의 제거되지 않은 부분 등과 같이 다양한 형태로 나타날 수 있다. 따라서, 디펙트는, 상기 패턴이 애초 의도했던 형태 혹은 선 폭을 갖추고 있는지 여부를 포함하는 것으로 한다.
상기 검사 공정에는 다양한 검사 장치들이 사용될 수 있다. 가령, 전자빔(E-beam)을 이용하는 검사 장치로서 주사 전자 현미경(Scanning Electron Microscope), 투과 전자 현미경(Transmission Electron Microscope), 전자빔 검사 장치(Electron Beam Inspection Apparatus) 등이 있을 수 있다. 그 밖에, 이온빔을 이용하는 이차 이온 질량 분석기(Secondary Ion Mass Spectrometry)가 있으며, 레이저빔을 이용하는 표면 검사 장치가 사용될 수 있다. 다만, 이하에서는 그 중 주사 전자 현미경(SEM)에 의한 검사 방법을 예로 들어 설명하기로 한다.
주사 전자 현미경(Scanning Electron Microscope)은, 전자빔을 생성하고 반도체 기판 상에 포커싱하는 전자빔 소스 발생 수단과, 전자빔이 반도체 기판과 충돌하면서 발생하는 2차 전자의 신호를 처리하는 신호 처리 수단으로 구분할 수 있다.
상기 전자빔 소스 발생 수단은, 도면에는 도시되어 있지 않지만 전자빔을 발생시키는 전자총, 전자빔을 집속시켜 전자빔의 세기를 조절하는 집속 모듈, 전자빔의 편향 각도를 조절하는 주사 코일, 전자빔의 초점 거리를 조절하는 대물 모듈을 포함할 수 있다.
상기 신호 처리 수단은, 도 1에 도시된 바와 같이 반도체 기판과 충돌하여 발생된 2차 전자를 신시레이터(108)를 통해 추출하는 검출부(110), 2차 전자의 신호를 전기적 신호로 변환하는 변환부(120), 2차 전자의 전기적 신호를 증폭하는 증폭부(130) 및 증폭된 전기적 신호를 디지털 신호로 변환시켜 모니터(CRT)(140)로 패턴 이미지가 디스플레이되도록 하는 영상 처리부(도시되지 않음)를 포함할 수 있다.
따라서, 전자총에서 발생된 전자빔은 집속 모듈, 주사 코일 그리고 대물 모듈을 순차적으로 통과하면서 포커싱된다. 포커싱된 전자빔은 반도체 기판 상으로 주사된다. 반도체 기판으로부터 방출된 2차 전자들이 검출부에서 검출된다. 상기 검출 신호는 비디오 신호로 변화됨으로써 작업자가 검출된 패턴 이미지를 통하여 디펙트를 시각적으로 확인할 수 있게 된다.
이때, 디펙트를 정확하게 측정하기 위해서는, 패턴 이미지를 명확하게 수득하는 과정이 중요하다. 만약, 패턴 이미지가 명확하지 않다면, 디펙트를 정확하게 검출할 수가 없기 때문이다. 반도체 소자의 집접도가 증가함에 따라 반도체 소자의 크기가 점차 축소되고, 패턴의 선 폭이 수십 나노미터까지 작아지고 있다. 그에 따라 수반되는 디펙트 역시도 수 나노미터 크기로 작아지고 있다.
특히, 반도체 소자가 다층(Multi layer)으로 구성되는 경우, 원하는 패턴으로 식각되어 있기 때문에, 식각 정도에 따라 양각 혹은 음각으로 패턴에 높낮이가 형성된다. 따라서, 디펙트는 단차가 높은 탑 레이어(Top-layer)에만 발생되는 것이 아니고, 단차가 낮은 언더 레이어(Under-layer)에서도 발생한다. 언더 레이어에서 발생하는 디펙트는 탑 레이어 사이에 존재하기 때문에 그림자가 형성되고, 그 간격이 점차 축소됨에 따라 아무런 간섭을 받지 않는 탑 레이어의 디펙트보다 검출이 어렵다. 가사, 검사 공정에서 언더 레이어의 디펙트를 어렵게 검출하였다고 하더라도, 검사 후 리뷰 공정에서 이를 간과하기 쉽다.
주사 전자 현미경(SEM)의 동작 원리를 도 2를 참고하여 간단하게 살펴보면 다음과 같다.
반도체 기판 상에 전자빔을 조사하게 되면, 전자와 반도체 기판의 원자 사이에서 상호 작용이 일어나고, X선, 반사 전자, 음극광 그리고 2차 전자 등과 같이 여러 형태의 신호가 발생한다. 이 중에서 2차 전자의 검출 신호만이 신시레이터(sincyrator)를 통해 검출된다. 상기 2차 전자는 에너지가 낮기 때문에, 반도체 기판의 표면으로부터 비교적 얇은 곳에서만 발생한다. 신시레이터를 통해 검출된 2차 전자의 신호는 증폭기에서 증폭됨과 동시에 전기적 신호로 변환된다. 상기 전기적 신호는 영상 처리부를 통해서 영상 신호인 디지털 신호로 변환됨으로써, 패턴 이미지를 모니터(CRT)를 통하여 확인할 수 있게 된다.
그렇다면, 모니터를 통하여 패턴 이미지를 좀더 선명하게 볼 수 있도록 하기 위하여, 전자빔의 세기를 조절할 필요성이 있다.
주사 전자 현미경(SEM)은 광선 대신에 전자빔을 사용하는 것이기 때문에, 첫째 전자빔의 세기는, 가속 전압에 비례한다. 즉, 전압이 높을수록, 입사 전자(1차 전자)의 에너지가 크기 때문에, 반도체 기판 내부로 더 깊숙이 침투하고, 도 3에 도시된 바와 같이, 상호작용하는 부피(interaction volume)가 더 커지는 것을 알 수 있다. 즉, 도 3의 ⒜, ⒝, ⒞에서 상호작용하는 부피가 다른 것을 알 수 있다. 둘째, 전자빔의 세기는, 인가 전류의 세기에 따라 달라진다. 즉, 집속 모듈에 인가되는 전류의 세기에 따라 반도체 기판 내부로 조사되는 1차 전자의 깊이가 더 깊어진다.
한편, 상기 패턴의 형상과 구조에 따라 디펙트의 검사 방법에 차이가 있을 수 있다.
예컨대, 절연막에서는 실리콘이 성장하지 않으면서 실리콘 기판이 드러난 부분에서 실리콘만 선택적으로 성장시키는 선택적 단결정 실리콘 박막 성장 기술(Selective Epitaxial Growth of Silicon: SEG)에 의하여 단차가 형성되는 경우가 있다. 뿐만 아니라, 표면에서 단차가 형성되는 모든 형태의 반도체 패턴에 적 용될 수 있다. 가령, 도 4 및 도 5는, 실리콘(Si) 상에 적층된 절연막(SiO2)에 다양한 패턴이 형성됨으로써, 단차가 형성되는 경우이다. 도 6은 도 4 및 도 5의 일부를 단면도로 도시한 것이다. 상기 절연막(SiO2) 부분은 단면을 기준으로 볼 때, 단차가 형성되어, 라인 앤 스페이스 형태를 갖게 된다. 라인에 대응되는 탑 레이어(Top-layer)와 스페이스에 대응되는 언더 레이어(Uuder-layer)가 각각 형성될 수 있다. 도 4 및 도 5에서 밝은 부분은 탑 레이어(라인)에 해당되고, 어두운 부분은 언더 레이어(스페이스)에 해당된다.
전자빔을 단결정 실리콘 박막이 선택적으로 형성된 반도체 기판 상에 조사할 때, 2차 전자의 양은 반도체 기판의 표면 물질이나 표면 굴곡에 따라 달라지기 때문에, 탑 레이어의 디펙트는 밝게 잘 보이지만, 언더 레이어의 디펙트는 탑 레이어와 비교하여 상대적으로 어둡게 잘 보이지 않는다. 따라서, 검출하기 곤란하다.
본 발명의 실시예에서는, 특히 언더 레이어의 디펙트를 정확하게 검출하기 위하여, 다수의 패턴 이미지를 스캔하고, 이를 연산처리할 수 있다. 가령, 단결정 실리콘 박막이 선택적으로 성장된 반도체 기판 상에 전자빔의 세기를 달리하여 2개 이상의 패턴 이미지를 스캔하고, 2개 이상의 패턴 이미지를 가감 연산한다.
먼저, 각 이미지 상태를 알아보고, 감산 연산의 결과에 대하여 살펴본다.
도 4의 A) 조건에서, 전압을 1000 정도의 로우 볼티지(Low Voltage)로 인가하고, 전류를 하이 커런트(High Current)로 인가할 때, 탑 레이어에서 패턴 이미지가 선명해 보이지만, 언더 레이어에서 패턴 이미지는 어두운 것을 알 수 있다.
도 5의 B) 조건에서, 전압을 2000 정도의 하이 볼티지(High Voltage)로 인가 하고, 전류를 동일하게 하이 커런트(High Current)로 인가할 때, 역시 탑 레이어에서 패턴 이미지가 선명하지만, 언더 레이어에서 패턴 이미지는 어두운 것을 알 수 있다.
도 7에 도시된 바와 같이, B) 조건의 패턴 이미지와 A) 조건의 패턴 이미지의 빼기 연산을 수행하면, 두 개의 패턴 이미지가 통합되어 언더 레이어의 패턴 이미지가 탑 레이어의 패턴 이미지 수준으로 선명하게 보이는 것을 확인할 수 있다.
이는 다음과 같은 구체적인 원리에 의한다.
전술한 바와 같이, 주사 전자 현미경을 이용하여 전자빔(E-beam)을 반도체 기판 상에 주사하면, 2차 전자가 방출되고, 방출되는 2차 전자(secondary electron)는 주사 전자 현미경(SEM)의 검출기에서 감지된다. 상기 검출기에서 감지된 2차 전자의 신호(Signal)를 모니터에 표현하여 패턴 이미지를 획득할 수 있다. 이때, 검출기에서 감지되는 2차 전자의 신호에 따라 패턴 이미지가 달라지는 것을 알 수 있다. 즉, 인가되는 전압 혹은 전류에 따라 전자빔의 세기가 달라지고, 이에 비례하여 2차 전자의 신호가 증가함에 따라 패턴 이미지는 선명해지는 경향이 있다. 그러나, 전체적으로 패턴 이미지가 향상되더라도, 탑 레이어와 언더 레이어의 선명도는 상대적으로 더 악화되어 탑 레이어의 패턴 이미지만 개선되고 언더 레이어의 패턴 이미지는 불량해지는 문제점이 있다.
따라서, 조건을 달리하는 두개의 패턴 이미지를 빼기 연산하게 되면, 상대적으로 언더 레이어의 패턴 이미지만을 개선할 수 있게 된다.
A) 조건의 경우에, 탑 레이어에서 2차 전자의 신호값이 100이고, 언더 레이 어에서 2차 전자의 신호값이 5가 된다면, 탑 레이어와 비교하여 언더 레이어의 신호값 비중은 5%에 불과하기 때문에, 언더 레이어의 패턴 이미지는 어둡게 보일수 밖에 없다.
B) 조건의 경우에, 전압을 하이 볼티지(High Voltage)로 인가함으로써, 탑 레이어에서 2차 전자의 신호값이 150으로 개선되고, 언더 레이어의 신호값이 20으로 개선된다면, 전체적으로 패턴 이미지가 선명해지기는 했으나, 여전히 탑 레이어와 비교하여 언더 레이어의 신호값 비중은 15%에 불과하여 언더 레이어의 패턴 이미지는 어둡게 보인다.
A) 조건과 B) 조건을 빼기 연산하게 되면, 탑 레이어의 신호값이 50에 불과하나, 언더 레이어의 신호값이 15가 됨으로써, 탑 레이어에 대한 언더 레이어의 신호값 비중은 30%로 증진된다. 탑 레이어의 신호값 비중은 당연히 70%으로 감소한다. 따라서, 언더 레이어에서 패턴 이미지는 밝게 개선됨을 알 수 있다.
이와 같이, 동일한 위치에서 전압 혹은 전류의 크기를 변화시킴으로써, 서로 조건을 달리하여 각각 스캔하고, 이를 빼기 연산하여 제3의 패턴 이미지를 스캔하게 되면, 언더 레이어에서 패턴 이미지가 개선되는 것을 알 수 있다.
이를 위하여, 전술한 바와 같이 주사 전자 현미경 장치가 요구된다. 광학 현미경은 실제 상(象)을 볼 수 있지만, 전자 현미경은 실제 상을 볼 수 없고, 단지 모니터를 통하여 볼 수 있을 뿐이다. 따라서, 전술한 반도체 기판에서 방출되는 2차 전자를 검출하는 검출부(110)가 요구된다. 또한, 검출된 2차 전자와 대응되는 전류 신호를 전압 신호로 변환하고, 이를 증폭하는 증폭부(130)가 필요하다. 또 한, 증폭된 전압 신호를 모니터(140)에서 패턴 이미지로 볼 수 있도록 이미지 정보로 변환하는 영상 처리부가 요구된다.
뿐만 아니라, 다음과 같은 컴퓨터 장치(200)가 더 요구된다. 컴퓨터 장치는, 조건을 달리하는 각각의 패턴 이미지를 스캔하여 저장하는 저장 수단(210)이 요구된다. 또한, 저장된 각각의 패턴 이미지를 더하거나 뺄 수 있는 연산 수단(220)이 요구된다.
이때, 다양한 패턴 이미지를 획득하기 위하여, 여러 가지 조건을 선택해야 하는데, 여러 가지 조건은 그때 상황에 따라 정하기보다는 예상되는 여러 변수를 고려하여 사전에 세팅하여 준비해두는 것이 바람직하다. 따라서, 작업자는 세팅된 몇 가지 조건을 입력하여 저장하고, 이들 조건 중에서 버튼 동작에 의하여 간단하게 선택할 수 있도록 구성할 수 있다.
한편, 반도체 소자의 패턴 불량은 전술한 라인 앤 스페이스 형태의 게이트 패턴 외에도 비어 콘택 불량 등이 있을 수 있다. 반도체 소자가 다층화됨에 따라, 층간 배선을 연결하는 비어 콘택의 수가 증가하고, 불량 또한 점차 증가하고 있다. 특히, 반도체 소자의 집적도가 증가함에 따라 비어의 디자인 룰이 축소되고, 비어 콘택의 불량을 검출하는 것은 더욱 어려워지고 있다.
도 8, 도 9 및 도 10에 도시된 바와 같이, 비어 콘택 불량을 검사하기 위하여, 다양한 조건을 설정하여 다음과 같이 콘택 패턴 이미지를 획득할 수 있다.
도 8의 ⓐ 조건에서, 전압을 1000 정도의 미듐 볼티지(Medium Voltage)로 인가하고, 전류를 하이 커런트(High Current)로 인가할 때, 절연막 상부의 탑 레이어 에서 패턴 이미지가 비교적 선명하나, 비아 콘택의 언더 레이어에서 패턴 이미지는 어두운 것을 확인할 수 있다.
도 9의 ⓑ 조건에서, 전압을 2000 정도의 하이 볼티지(High Voltage)로 인가하고, 전류를 하이 커런트보다 높은 엑스트라 커런트(Extra Current)로 인가할 때, 비아 콘택의 언더 레이어에서 패턴 이미지가 조금은 개선되었지만, 여전히 어두운 것을 확인할 수 있다.
도 10의 ⓒ 조건에서, 전압을 600 정도의 로우 볼티지(Low Voltage)로 인가하고, 전류를 엑스트라 커런트(Extra Current)로 인가할 때, 탑 레이어와 언더 레이어 모두에서 패턴 이미지가 어두운 것을 확인할 수 있다.
본 발명의 실시예에서는 3가지 조건만을 세팅하여 예로 들고 있으나, 이보다 더 다양한 조건을 세팅하여 준비할 수 있다.
도 11은 ⓐ 조건과 ⓒ 조건을 빼기 연산하여 통합된 패턴 이미지에 관한 것이고, 도 12는 ⓐ 조건과 ⓑ 조건을 빼기 연산하여 통합된 패턴 이미지에 관한 것이다. 도 11및 도 12에 도시된 바와 같이, 상기 통합된 패턴 이미지들은 연산전의 패턴 이미지에 비하여 언더 레이어에서 밝기가 증가하고, 보다 선명해졌음에는 의심이 없다.
다만, 도 12에 도시된 바와 같이 상기 조건에 따라 연산된 통합 이미지보다 도 11에 도시된 바와 같이 연산된 통합 이미지가 더 선명하게 보이는 것으로 볼 때, 서로 다른 조건의 언더 레이어에서 신호값 비중이 더 커졌기 때문이다.
한편, 빼기 연산 외에도 유리수 혹은 정수를 곱하기 연산함으로써, 밝기를 조절할 수 있다. 도 13의 경우에는, ⓐ 조건과 ⓒ 조건을 빼기 연산하여 통합하고, 여기에 정수배(n)를 곱하여 줌으로써, 곱하기 연산 전보다 언더 레이어의 패턴 이미지가 더 선명하게 보이는 것을 알 수 있다.
따라서, 세팅된 다양한 조건을 작업자가 적절하게 선택하고 조합함으로써, 최적의 상태를 결정할 수 있다.
전술한 저장 및 연산 프로세스를 도 14, 15 및 도 16을 참고하여 좀더 자세하게 설명하면 다음과 같다.
다수의 전자빔 조건을 세팅하고(S110), 다수의 세팅 조건 중에서 한가지 조건을 선택하여(S120), 패턴을 스캔한다(S160). 개별 이미지를 모니터링 하고(S170), 개별 이미지를 저장할 수 있다(S180). 세팅 조건 중에서 다른 조건을 선택하고(S190), 상기 과정을 반복할 수 있다.
작업자는 세팅된 여러 조건을 입력하여 전자빔의 세기를 조절할 수 있다. 간단한 버튼 조작을 통하여(S122), 전압 조건을 선택하거나(S122∼S138) 혹은 전류 조건을 선택할 수 있다(S140∼S154). 전압 조건을 선택하면(S124), 전자빔이 집속 렌즈, 주사 코일 및 대물 렌즈를 통해 반도체 기판에 주사된다(S126). 주사된 반도체 기판의 특정 부분으로부터 2차 전자가 방출된다(S128). 이때 검출기에 전류를 걸어주면, 방출된 2차 전자는 검출기에 걸어준 전류의 힘에 이끌려 검출기에 모이게 되고, 2차 전자의 신호를 검출한다(S130). 검출된 2차 전자의 신호는 전기적 신호로 변화되고(S132), 증폭된 후(S134), 이미지 데이터로 변환됨으로써(S136), 모니터 상에 패턴 이미지로 표현된다. 작업자는 이를 육안으로 확인할 수 있게 된 다. 계속하여 작업자가 전류 조건을 선택하면(S140∼S152), 개별 이미지가 확정된다(S154).
이와 같이, 작업자가 어떤 조건을 선택하면, 저장된 위치 정보에서 각 조건의 패턴이 스캔되고(S160), 각 스캔 정보가 자동 저장된다(S170). 그리고, 작업자가 영상 처리부에서 처리된 패턴 이미지를 모니터를 통하여 육안으로 모니터링 할 수 있다(S180). 즉, 작업자가 검사하고자 하는 특정 부분을 마크로 표시하고 버튼을 이용하여 그 중 한가지 조건을 입력하면, 특정 부분의 위치 정보와 함께 스캔 정보가 자동 저장되고, 이를 모니터링할 수 있다.
작업자가 연산 조건을 컴퓨터에 입력하면(S210), 컴퓨터의 연산 수단에 의하여 위 조건의 스캔 정보가 연산되고(S220), 자동 저장되며(S230), 통합된 새로운 패턴 이미지가 모니터에 출력된다(S240). 연산 조건을 달리하게 되면(S250), 언더 레이어에서 보다 선명한 패턴 이미지를 획득할 수 있고, 리뷰가 쉬워진다(S260).
이로써, 작업자는 검사를 수행할 특정 부분을 마크하고, 사전에 설정된 몇 가지 조건 중에서 한 가지 조건을 선택하면, 컴퓨터는 특정 부분의 위치 정보와 관련하여 선택된 조건에 따른 패턴 이미지를 스캔하여 출력하고, 자동 저장할 수 있다. 작업자가 다시 설정된 다른 조건을 선택하면, 컴퓨터는 위치 정보를 참고하여, 선택된 다른 조건에 따른 패턴 이미지를 스캔하여 출력하고, 자동 저장할 수 있다. 작업자가 연산 정보를 입력하면(S210), 연산에 따라 각 스캔 정보가 통합되어 새로운 패턴 이미지를 생성하여 출력할 수 있다(S220). 또한, 통합 이미지를 증폭하기 위하여 상기 연산 후 정수(n)를 곱하면(S310), 통합 이미지가 증폭됨으로 써(S320), 통합 이미지가 자동 저장되고(S330), 이미지를 개선할 수 있다.
이때, 전자빔의 설정 조건을 세팅할 때 연산 정보를 미리 입력하여 상기 정보에 따라 스캔을 연산할 수 있도록 할 수 있다. 이러한 경우에는 작업자가 검사할 특정 부분을 마크하고, 적합한 조건을 선택하기만 하면, 컴퓨터의 저장 수단과 연산 수단에 의하여 자동적으로 최적의 패턴 이미지를 창출할 수 있게 된다.
이상에서 살펴본 바와 같이, 본 발명은 가속 전압 혹은 전류를 변경하면 전자빔의 1차 전자 에너지가 높아지고, 반도체 기판의 원자와 상호 작용하는 부피 또한 커짐에 따라 2차 전자의 신호가 증가한다. 패턴 이미지가 전체적으로 개선되나, 패턴의 프로젝션 부분과 비교하여 리세스 부분의 명암이 오히려 악화될 수 있다. 그런데, 신호값을 달리하는 2개 이상의 패턴 이미지를 스캔하고, 이를 감산 연산하게 되면, 패턴의 프로젝션 부분에서 신호값 비중은 패턴의 레세스 부분에서 신호값 비중보다 작아지기 때문에, 프로젝션 부분에서는 신호값이 상쇄되는 효과가 있고, 리세스 부분에서는 신호값이 증가하는 효과가 있다. 따라서, 패턴 이미지를 연산함으로써, 리세스 부분에서 패턴 이미지가 보다 선명해지는 구성을 기술적 사상으로 하고 있음을 알 수 있다. 이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능할 것이다.
도 1은 본 발명에 의한 반도체 소자의 디펙트를 검사하기 위한 신호 처리 수단의 구성을 나타내는 블럭도.
도 2는 본 발명에 의한 주사 전자 현미경의 작동 원리를 나타내는 단면도.
도 3은 본 발명에 의한 전압의 세기에 따라 상호작용하는 부피의 크기를 나타내는 단면도.
도 4는 본 발명의 일실시예에 의한 볼티지가 1000이고, 커런트가 하이인 조건에서 라인 앤 스패이스 형태의 패턴 이미지를 나타내는 주사 전자 현미경(SEM) 사진.
도 5는 본 발명의 일실시예에 의한 볼티지가 2000이고, 커런트가 하이인 조건에서 라인 앤 스패이스 형태의 패턴 이미지를 나타내는 주사 전자 현미경(SEM) 사진.
도 6은 도 4와 도 5의 라인 앤 스페이스 형태의 패턴 이미지 일부를 나타내는 단면도.
도 7은 도 4 및 도 5의 조건을 연산한 패턴 이미지를 나타내는 주사 전자 현미경(SEM) 사진.
도 8은 본 발명의 다른 실시예에 의한 볼티지가 1000이고, 커런트가 하이인 조건에서 비아 콘택 레이어의 패턴 이미지를 나타내는 주사 전자 현미경(SEM) 사진.
도 9는 본 발명의 다른 실시예에 의한 볼티지가 2000이고, 커런트가 엑스트 라인 조건에서 비아 콘택 레이어의 패턴 이미지를 나타내는 주사 전자 현미경(SEM) 사진.
도 10은 본 발명의 다른 실시예에 의한 볼티지가 600이고, 커런트가 엑스트라인 조건에서 비아 콘택 레이어의 패턴 이미지를 나타내는 주사 전자 현미경(SEM) 사진.
도 11은 도 8의 조건과 도 10의 조건을 빼기 연산하여 통합된 패턴 이미지를 나타내는 주사 전자 현미경(SEM) 사진.
도 12는 도 8의 조건과 도 9의 조건을 빼기 연산하여 통합된 패턴 이미지를 나타내는 주사 전자 현미경(SEM) 사진.
도 13은 도 8의 조건과 도 10의 조건을 빼기 연산하고 정수배를 곱하여 통합된 패턴 이미지를 나타내는 주사 전자 현미경(SEM) 사진.
도 14, 도 15 및 도 16은, 패턴 이미지를 연산하는 프로세스를 나타내는 순서도.
**도면의 주요구성에 대한 부호의 설명**
110: 검출부 120: 변환부
130: 증폭부 140: 모니터
200: 컴퓨터 장치 210: 기억 수단
220: 연산 수단

Claims (20)

  1. 레이어를 다층으로 증착하고, 상기 레이어에 원하는 패턴을 에칭하며, 상기 패턴에 탑 레이어 및 언더 레이어 사이의 단차가 형성되는 반도체 소자를 제조하고,
    전자빔을 이용하여 상기 탑 레이어 및 언더 레이어의 패턴 이미지를 스캔하며,
    전자빔의 조건을 달리 설정하여 각 스캔 정보를 저장하고 연산하여 이미지를 처리하며,
    통합된 이미지 정보를 이용하여 작업자가 육안으로 반도체 소자의 패턴에 포함되는 디펙트를 리뷰하는 것을 포함하는 반도체 소자의 디펙트 검사 방법.
  2. 제 1 항에 있어서,
    상기 반도체 소자를 제조하는 것은,
    절연막에서는 실리콘이 성장하지 않으면서 실리콘 기판이 드러난 부분에서 실리콘만 선택적으로 성장시키는 선택적 단결정 실리콘 박막 성장 공정을 더 포함하고, 성장된 실리콘 부분과 성장하지 않은 절연막 부분이 각각 상기 탑 레이어와 언더 레이어에 해당되는 반도체 소자의 디펙트 검사 방법.
  3. 제 1 항에 있어서,
    상기 반도체 소자를 제조하는 것은,
    상기 반도체 소자가 다층화됨에 따라 절연막의 층간 배선을 연결하는 비어 콘택 레이어 공정을 더 포함하고, 상층 절연막이 상기 탑 레이어에 해당되고, 하층 비어 콘택 홀이 상기 언더 레이어에 해당되는 반도체 소자의 디펙트 검사 방법.
  4. 제 1 항에 있어서,
    상기 패턴 이미지를 스캔하는 것은,
    상기 반도체 기판 상에 전자빔을 조사하고,
    상기 반도체 기판에서 2차 전자가 발생하며,
    검출기의 신시레이터에서 2차 전자의 신호를 검출하며,
    2차 전자의 신호를 전기적 신호로 변환하며,
    증폭기에서 2차 전자의 신호를 증폭하며,
    전기적 신호를 디지털 신호 변환하여 모니터에 패턴 이미지로 디스플레이하는 것을 포함하는 반도체 소자의 디펙트 검사 방법.
  5. 제 1 항에 있어서,
    상기 전자빔의 조건을 달리 설정하는 것은,
    다양한 패턴 이미지를 획득하기 위하여, 다수의 조건을 선택하되, 다수의 조건을 상황에 따라 임기웅변적으로 정하기보다는 예상되는 여러 변수를 고려하여 사전에 세팅하여 준비해두고, 작업시 작업자가 세팅된 다수의 조건을 버튼 동작에 의 하여 간단하게 선택할 수 있는 반도체 소자의 디펙트 검사 방법.
  6. 제 1 항에 있어서,
    상기 이미지를 처리하는 것은,
    전자빔의 세기를 달리하여 다수의 패턴을 이미지로 스캔하여 저장하고,
    다수의 패턴 이미지를 연산하여 새로운 패턴 이미지로 창출하는 것을 포함하는 반도체 소자의 디펙트 검사 방법.
  7. 제 1 항에 있어서,
    상기 연산은 감산 연산인 것을 특징으로 하는 반도체 소자의 디펙트 검사방법.
  8. 제 7 항에 있어서,
    상기 감산 연산은, 탑 레이어의 패턴 이미지에 대하여 언더 레이어의 패턴 이미지의 비중을 상대적으로 증가시키는 것이고,
    상기 비중은 2차 전자의 신호값으로 나타나는 것을 특징으로 하는 반도체 소자의 디펙트 검사방법.
  9. 제 8 항에 있어서,
    연산 후에 검출된 탑 레이어의 2차 전자 신호값에 대한 언더 레이어의 2차 전자 신호값의 비율(%)이, 연산 전에 검출된 탑 레이어의 2차 전자 신호값에 대한 언더 레이어의 2차 전자 신호값의 비율(%)보다 큰 것을 특징으로 하는 반도체 소자의 디펙트 검사방법.
  10. 제 8 항에 있어서,
    감산 연산 후 정수를 곱하기 연산함으로써, 밝기를 조절하는 반도체 소자의 디펙트 검사방법.
  11. 전자 현미경을 통해 반도체 기판 상에 주사되는 전자빔의 조건을 적어도 두가지 이상 컴퓨터에 세팅하고,
    세팅된 상기 조건 중에서 한가지 조건을 선택하며,
    세팅된 조건에 따라 전자빔의 세기가 조절되며,
    전자빔이 디펙트로 추정되는 반도체 기판 상에 주사되면, 주사된 반도체 기판의 특정 부분으로부터 전자빔 세기에 대응하여 2차 전자가 방출되고,
    검출기에 전류를 걸어주면, 방출된 2차 전자는 검출기에 걸어준 전류의 힘에 이끌려 검출기에 모이고, 2차 전자의 신호를 발생하며,
    검출된 2차 전자의 신호는 이미지 데이터로 변환됨으로써, 모니터 상에 패턴 이미지로 출력되며,
    상기 패턴 이미지의 스캔 정보가 특정 부분의 위치 정보와 함께 컴퓨터의 저장 수단에 자동 저장되고,
    작업자가 모니터를 육안으로 확인하여 디펙트를 리뷰하는 것을 포함하는 반도체 소자의 디펙트 검사방법.
  12. 제 11 항에 있어서,
    세팅된 다양한 조건 중에서 다른 한가지 조건을 더 선택하고,
    다른 조건을 선택하면, 저장된 위치 정보에서 다른 조건의 스캔 정보가 자동 저장되는 것을 더 포함하는 반도체 소자의 디펙트 검사방법.
  13. 제 12 항에 있어서,
    연산 조건을 컴퓨터에 입력하고,
    컴퓨터의 연산 수단에 의하여 상기 조건의 스캔 정보들을 연산하고, 통합된 새로운 패턴 이미지를 형성하며,
    상기 패턴 이미지를 스캔하고 동시에 자동 저장하는 것을 더 포함하는 반도체 소자의 디펙트 검사방법.
  14. 제 13 항에 있어서,
    상기 연산 조건을 달리하여, 언더 레이어에서 보다 선명한 패턴 이미지를 획득하고, 상기 연산 조건은 감산 연산인 것을 특징으로 하는 반도체 소자의 디펙트 검사방법.
  15. 제 14 항에 있어서,
    상기 전자빔의 조건은, 전자빔의 세기에 의하여 결정되고, 상기 전자빔의 세기는, 전압을 로우 볼티지(Low Voltage) 혹은 하이 볼티지(High Voltage)로 인가하거나 전류를 하이 커런트(High Current) 혹은 엑스트라 커런트(Extra Current)로 인가함으로써 변경되는 반도체 소자의 디펙트 검사방법.
  16. 전자빔을 생성하고 반도체 기판 상에 포커싱하는 전자빔 소스 발생 수단;
    전자빔이 반도체 기판과 충돌하면서 발생하는 2차 전자의 신호를 처리하는 신호 처리 수단;
    상기 신호를 다중으로 처리하고, 신호에 따른 패턴 이미지를 스캔하며, 상기 스캔 정보를 각 이미지의 위치 정보와 함께 기억하는 이미지 저장 수단; 및
    다중 신호를 연산하고, 각 이미지를 통합하는 이미지 변경 수단을 포함하는 반도체 소자의 디펙트 검사 장치.
  17. 제 16 항에 있어서,
    상기 전자빔 소스 발생 수단은,
    전자빔을 발생시키는 전자총;
    전자빔을 집속시켜 전자빔의 세기를 조절하는 집속 모듈;
    전자빔의 편향 각도를 조절하는 주사 코일; 및
    전자빔의 초점 거리를 조절하는 대물 모듈을 더 포함하는 주사 전자 현미 경(SEM)의 반도체 소자의 디펙트 검사 장치
  18. 제 16 항에 있어서,
    상기 신호 처리 수단은,
    전자빔이 반도체 기판과 충돌하여 발생된 2차 전자를 검출하는 검출부; 및
    2차 전자의 검출 신호를 패턴의 이미지 정보로 변환하는 영상 처리부를 더 포함하는 반도체 소자의 디펙트 검사 장치.
  19. 제 1 항에 있어서,
    상기 이미지 저장 수단은,
    전자빔의 설정 조건에 따라 각각의 패턴 이미지를 스캔하여 자동 저장하는 컴퓨터 장치인 것을 특징으로 하는 반도체 소자의 디펙트 검사 장치.
  20. 제 1 항에 있어서,
    상기 이미지 변경 수단은,
    상기 다중 신호에 따라 저장된 각각의 패턴 이미지를 더하거나 뺄 수 있는 컴퓨터 장치인 것을 특징으로 하는 반도체 소자의 디펙트 검사 장치.
KR1020080119887A 2008-11-28 2008-11-28 다수 전자빔 조건의 멀티 스캔을 연산하여 새로운 패턴 이미지를 창출하는 반도체 소자의 디펙트 검사 장치 및 방법 KR20100061018A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080119887A KR20100061018A (ko) 2008-11-28 2008-11-28 다수 전자빔 조건의 멀티 스캔을 연산하여 새로운 패턴 이미지를 창출하는 반도체 소자의 디펙트 검사 장치 및 방법
US12/627,222 US8034640B2 (en) 2008-11-28 2009-11-30 Apparatus and method to inspect defect of semiconductor device
US13/226,757 US8546154B2 (en) 2008-11-28 2011-09-07 Apparatus and method to inspect defect of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080119887A KR20100061018A (ko) 2008-11-28 2008-11-28 다수 전자빔 조건의 멀티 스캔을 연산하여 새로운 패턴 이미지를 창출하는 반도체 소자의 디펙트 검사 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20100061018A true KR20100061018A (ko) 2010-06-07

Family

ID=42223190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080119887A KR20100061018A (ko) 2008-11-28 2008-11-28 다수 전자빔 조건의 멀티 스캔을 연산하여 새로운 패턴 이미지를 창출하는 반도체 소자의 디펙트 검사 장치 및 방법

Country Status (2)

Country Link
US (2) US8034640B2 (ko)
KR (1) KR20100061018A (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013040063A2 (en) * 2011-09-13 2013-03-21 Kla-Tencor Corporation Determining design coordinates for wafer defects
US8923600B2 (en) 2005-11-18 2014-12-30 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9092846B2 (en) 2013-02-01 2015-07-28 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific and multi-channel information
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
US9659670B2 (en) 2008-07-28 2017-05-23 Kla-Tencor Corp. Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer
US9865512B2 (en) 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012068051A (ja) * 2010-09-21 2012-04-05 Toshiba Corp パターン欠陥検査装置およびパターン欠陥検査方法
KR101662306B1 (ko) * 2010-11-02 2016-10-10 삼성전자주식회사 패턴의 선폭 측정 방법 및 이를 수행하기 위한 선폭 측정 장치
JP5548159B2 (ja) * 2010-11-05 2014-07-16 株式会社アドバンテスト 欠陥レビュー装置及び欠陥レビュー方法
US9291665B2 (en) 2012-05-14 2016-03-22 Globalfoundries Inc. Evaluating transistors with e-beam inspection
WO2014074649A1 (en) 2012-11-06 2014-05-15 Purdue Research Foundation Methods for directed irradiation synthesis with ion and thermal beams
JP5965851B2 (ja) * 2013-02-15 2016-08-10 株式会社日立ハイテクノロジーズ 試料観察装置
JP6088337B2 (ja) * 2013-04-17 2017-03-01 株式会社アドバンテスト パターン検査方法及びパターン検査装置
KR102078809B1 (ko) * 2013-10-08 2020-02-20 삼성디스플레이 주식회사 패턴의 선폭 측정 장치 및 그 방법
US9355248B1 (en) 2015-01-26 2016-05-31 Red Hat, Inc. Container and image scanning for a platform-as-a-service system
JP6010711B1 (ja) * 2015-06-09 2016-10-19 東芝機械株式会社 欠陥検査方法および欠陥検査装置
US9929045B2 (en) * 2016-07-14 2018-03-27 Taiwan Semiconductor Manufacturing Company Ltd. Defect inspection and repairing method and associated system and non-transitory computer readable medium
US20210270751A1 (en) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for inspecting pattern defects
JP2023150979A (ja) 2022-03-31 2023-10-16 株式会社日立ハイテク 処理システムおよび荷電粒子ビーム装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940011801B1 (ko) * 1991-03-23 1994-12-26 삼성전자 주식회사 고용량 캐패시터를 포함하는 반도체 장치 및 그의 제조방법
US6512227B2 (en) * 1998-11-27 2003-01-28 Hitachi, Ltd. Method and apparatus for inspecting patterns of a semiconductor device with an electron beam
WO2001096843A1 (en) * 2000-06-15 2001-12-20 Kla-Tencor, Inc. Apparatus and method for applying feedback control to a magnetic lens
WO2002037526A1 (fr) * 2000-11-02 2002-05-10 Ebara Corporation Appareil a faisceau electronique et procede de fabrication d'un dispositif a semi-conducteur comprenant ledit appareil
JP3859480B2 (ja) * 2001-10-17 2006-12-20 株式会社ルネサステクノロジ 検査方法
KR20050018478A (ko) 2003-08-14 2005-02-23 삼성전자주식회사 반도체 계측설비의 젬사진 칼라형성방법
KR100593654B1 (ko) * 2004-07-13 2006-06-28 삼성전자주식회사 검사대상 패턴의 3차원 이미지 형성방법 및 이를 수행하는장치
KR20060070003A (ko) 2004-12-20 2006-06-23 삼성전자주식회사 반도체 기판의 결함 검출 방법
JP4611755B2 (ja) 2005-01-13 2011-01-12 株式会社日立ハイテクノロジーズ 走査電子顕微鏡及びその撮像方法
US7705298B2 (en) * 2007-10-26 2010-04-27 Hermes Microvision, Inc. (Taiwan) System and method to determine focus parameters during an electron beam inspection

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8923600B2 (en) 2005-11-18 2014-12-30 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US9659670B2 (en) 2008-07-28 2017-05-23 Kla-Tencor Corp. Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
WO2013040063A3 (en) * 2011-09-13 2013-06-27 Kla-Tencor Corporation Determining design coordinates for wafer defects
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
WO2013040063A2 (en) * 2011-09-13 2013-03-21 Kla-Tencor Corporation Determining design coordinates for wafer defects
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
US9092846B2 (en) 2013-02-01 2015-07-28 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific and multi-channel information
US9865512B2 (en) 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects

Also Published As

Publication number Publication date
US8546154B2 (en) 2013-10-01
US20100136717A1 (en) 2010-06-03
US8034640B2 (en) 2011-10-11
US20120080597A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
KR20100061018A (ko) 다수 전자빔 조건의 멀티 스캔을 연산하여 새로운 패턴 이미지를 창출하는 반도체 소자의 디펙트 검사 장치 및 방법
JP6668408B2 (ja) Ｓｅｍオーバーレイ計測のシステムおよび方法
TWI515427B (zh) 基於高電子能量的覆蓋誤差測量方法及系統
TWI582416B (zh) 用於偵測埋藏缺陷之方法及裝置
US9991092B2 (en) Scanning electron microscope and sample observation method
WO2016121265A1 (ja) 試料観察方法および試料観察装置
TWI494537B (zh) A pattern measuring method, a device condition setting method of a charged particle beam device, and a charged particle beam device
JP6068624B2 (ja) 試料観察装置
JPWO2017179138A1 (ja) パターン計測装置およびパターン計測方法
JP7148467B2 (ja) 荷電粒子線装置
TWI484169B (zh) Charged particle line device
JP2011141133A (ja) Ｓｅｍを用いた欠陥検査方法及び装置
JP4078257B2 (ja) 試料寸法測定方法及び荷電粒子線装置
US9236218B2 (en) Defect inspection apparatus and method using a plurality of detectors to generate a subtracted image that may be used to form a subtraction profile
JP6343508B2 (ja) コントラスト・ブライトネス調整方法、及び荷電粒子線装置
JP6033325B2 (ja) 半導体検査装置、及び荷電粒子線を用いた検査方法
JP4922710B2 (ja) 電子顕微鏡の分解能評価用試料及び電子顕微鏡の分解能評価方法並びに電子顕微鏡
JP5589089B2 (ja) パターンの判定装置、及びコンピュータプログラム
JP5514832B2 (ja) パターン寸法測定方法及びそれに用いる荷電粒子線顕微鏡
WO2021210505A1 (ja) パターンマッチング方法
TW201939565A (zh) 帶電粒子線裝置，截面形狀推定程式
JP2008066312A (ja) 電子ビーム調整方法、及び走査型電子顕微鏡

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application