KR100689694B1 - 웨이퍼상에 발생된 결함을 검출하는 방법 및 장치 - Google Patents

웨이퍼상에 발생된 결함을 검출하는 방법 및 장치 Download PDF

Info

Publication number
KR100689694B1
KR100689694B1 KR1020010085960A KR20010085960A KR100689694B1 KR 100689694 B1 KR100689694 B1 KR 100689694B1 KR 1020010085960 A KR1020010085960 A KR 1020010085960A KR 20010085960 A KR20010085960 A KR 20010085960A KR 100689694 B1 KR100689694 B1 KR 100689694B1
Authority
KR
South Korea
Prior art keywords
defect
defects
wafer
file
generated
Prior art date
Application number
KR1020010085960A
Other languages
English (en)
Other versions
KR20030055848A (ko
Inventor
강규병
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010085960A priority Critical patent/KR100689694B1/ko
Publication of KR20030055848A publication Critical patent/KR20030055848A/ko
Application granted granted Critical
Publication of KR100689694B1 publication Critical patent/KR100689694B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

현재의 공정에서 발생한 결함을 선별하여 검출하는 방법 및 장치가 개시되어 있다. 제1 공정이 진행된 웨이퍼들 중에서 소정의 웨이퍼를 샘플링하여 결함 검사를 수행하는 단계와, 상기 결함 검사 결과를 저장한 제1 결함 파일을 생성하는 단계와, 상기 제1 공정이 진행된 웨이퍼들에 제2 공정을 진행하는 단계와, 상기 제2 공정이 완료된 웨이퍼들 중에서 상기 샘플링한 웨이퍼를 재선택하여 결함 검사를 수행하는 단계와, 상기 결함 검사 결과를 저장한 제2 결함 파일을 생성하는 단계 및 상기 제1 공정 및 상기 제2 공정을 수행한 후에 발생한 결함 위치가 중복되어 나타나는 결함을 제외하여 제2 공정시에 발생한 결함만을 검출하는 단계를 수행하는 결함 검출 방법을 제공한다. 따라서, 각 공정을 수행하면서 발생한 결함을 신속하게 파악할 수 있으며, 각 단위 공정 관리의 시간을 단축할 수 있다.

Description

웨이퍼 상에 발생된 결함을 검출하는 방법 및 장치{Method for detecting defects on the wafer and apparatus for the same}
도 1은 본 발명의 일 실시예에 따른 결함 검출 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 결함 검출 방법을 나타내는 공정도이다.
도 3a 내지 도 3c는 상기 공정 단계별로 발생된 결함 및 현재 공정을 수행할 시에 발생된 결함의 좌표를 표시한 도면들이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 결함 검출부 12 : 제1 파일 생성부
14 : 제2 파일 생성부 16 : 디스플레이부
본 발명은 웨이퍼 상에 발생된 결함을 검출하는 방법 및 장치에 관한 것으로, 보다 상세하게는 반도체 제조를 위한 각 단위 공정을 수행한 이 후에 각 공정별로 발생하는 결함을 검출하는 방법 및 장치에 관한 것이다.
반도체 장치의 고집적화에 따라, 회로의 선폭이 더욱 미세해지고 있다. 이에 따라 반도체 장치에 발생되는 결함도 다양해지고 있으며, 미세한 결함에 의해서도 반도체 장치에 불량이 유발되거나, 반도체 장치의 신뢰성이 저하된다. 따라서, 반도체 장치로 제조하기 위한 한 로트의 웨이퍼에 각 단위 공정들을 수행하고 난 후에는, 상기 한 로트의 웨이퍼들 중에서 샘플링된 1 내지 2개의 웨이퍼에서 결함이 발생되었는지를 확인하고 상기 결함을 검출해내는 과정을 수행한다.
상기 웨이퍼 상에 발생된 결함을 검출하는 방법의 일 예는 오카모토에게 허여된 미 합중국 특허 제 6,222,935호에 개시되어 있다.
그런데, 웨이퍼들은 각 단위 공정들이 일련의 순서를 따라 계속하여 진행되기 때문에, 소정의 단위 공정을 수행하고 난 이 후에 웨이퍼 상에 발생한 결함을 검출하면 상기 검출된 결함이 현재 공정을 수행하였을 때 발생한 결함인지 아니면 이 전의 공정을 수행하였을 때 발생한 결함인지를 정확히 판별할 수 없다.
때문에, 상기 결함 검출 결과에 의해, 현재의 공정을 수행하면서 발생한 결함의 위치나, 결함 유형을 정확히 판단할 수 없다. 그러므로, 웨이퍼 상에 진행되는 각 단위 공정을 관리하는 공정 엔지니어는 자신이 관리하는 단위 공정에서 발생한 결함을 정확히 판단하기 위해, 상기 검출된 결함의 위치를 일일이 전자 현미경 등을 통해 확인하거나 또는 단면을 잘라 분석하여야만 한다.
그러나 이러한 방법은 작업 시간이 매우 많이 소요되기 때문에 각 공정에서 발생하는 결함의 파악이 늦어지고, 이로 인해 수율의 저하 및 생산성 감소 등의 문제점이 발생한다.
따라서, 본 발명의 제1 목적은 현재의 공정에서 발생한 결함을 선별하여 검 출하는 방법을 제공하는데 있다.
본 발명의 제2 목적은 현재의 공정에서 발생한 결함을 선별하여 검출하는 장치를 제공하는데 있다.
상기한 제1 목적을 달성하기 위하여 본 발명은, 제1 공정이 진행된 웨이퍼들 중에서 소정의 웨이퍼를 샘플링하여 결함 검사를 수행하는 단계와, 상기 결함 검사 결과를 저장한 제1 결함 파일을 생성하는 단계와, 상기 제1 공정이 진행된 웨이퍼들에 제2 공정을 진행하는 단계와, 상기 제2 공정이 완료된 웨이퍼들 중에서 상기 샘플링한 웨이퍼를 재선택하여 결함 검사를 수행하는 단계와, 상기 결함 검사 결과를 저장한 제2 결함 파일을 생성하는 단계 및 상기 제1 결함 파일 및 제2 결함 파일에 저장된 정보를 분석하여 상기 제1 공정을 수행한 후에 발생한 결함 위치와, 상기 제2 공정을 수행한 후에 발생한 결함 위치가 중복되어 나타나는 결함을 제외하고, 나머지 결함에 대한 정보만을 선별하여 제2 공정시에 발생한 결함만을 검출하는 단계를 수행하는 결함 검출 방법을 제공한다.
상기한 제2 목적을 달성하기 위하여 본 발명은, 각 공정 단계를 수행한 이 후에 웨이퍼에 발생된 결함을 검출하는 결함 검출부와, 상기 웨이퍼 상에서 검출된 결함의 정보를 산출하는 제1 산출부와, 상기 웨이퍼에서 이전 공정을 수행한 이 후에 검출된 결함 정보와, 상기 웨이퍼에서 현재 공정을 수행한 이 후에 검출된 결함 정보를 취출하여, 이전 공정시에 발생한 결함 위치와 현재 공정 시에 발생한 결함위치가 중첩되어 나타나는 결함들을 제외하고, 나머지 결함에 대한 정보만을 선별 하여 현재 공정시에 발생한 결함만을 검출하여 결함 정보를 산출하는 제2 산출부와, 상기 결함 정보들을 저장하여, 각 공정 단계별로 발생된 결함 파일 및 현 단계에서 발생된 결함 파일을 생성하는 파일 생성부 및 상기 공정 단계별로 발생된 결함 및 현 단계에서 발생된 결함의 좌표를 디스플레이하는 디스플레이부를 구비하는 결함 검출 장치를 제공한다.
따라서, 각 단위 공정들이 일련의 순서를 따라 계속하여 진행되는 웨이퍼에서 현재 공정에서 발생된 결함만을 선별하여 검출할 수 있다. 이로 인해, 각 공정을 수행하면서 발생한 결함을 신속하게 파악할 수 있으며, 결함의 유형 분석 및 공정 관리의 시간이 단축되는 효과가 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 결함 검출 장치를 나타내는 블록도이다.
도 1을 참조하면, 각 공정 단계를 수행한 이 후에 웨이퍼에 발생된 결함을 검출하는 결함 검출부(10)가 구비된다.
상기 결함 검출부(10)와 연결되고, 상기 결함 검출부(10)에서 각 공정 단계를 수행한 이 후에 검출된 결함 정보들을 포함하는 파일을 생성하고, 상기 파일을 저장하는 제1 파일 생성부(12)가 구비된다. 즉, 상기 제1 파일 생성부(12)는 현재의 공정을 수행하기 이전의 공정들에서 검출된 결함 정보들을 포함하는 파일들도 함께 저장되어 있다.
상기 결함 정보는 결함을 검출한 대상 웨이퍼의 로트 아이디(Lot ID), 웨이 퍼 번호, 및 결함의 좌표를 포함한다.
상기 제1 파일 생성부(12)에 저장된 결함 정보들 중에서, 현 공정을 수행하기 직전의 단위 공정을 수행하고 난 후에 검출된 결함 정보와 현 공정을 수행한 이 후에 검출된 결함 정보를 취출하여, 이전 공정시에 발생한 결함 위치와 현 공정 시에 발생한 결함 위치가 중복되어 나타나는 결함을 제외하고 나머지 결함에 대한 정보만을 선별하여 파일을 생성하고, 상기 파일을 저장하는 제2 파일 생성부(14)를 구비한다.
따라서, 상기 제2 파일 생성부(14)는 현재 공정을 수행할 때 발생한 결함 정보만을 포함하는 파일을 생성한다. 즉, 상기 제2 파일 생성부(14)에 의해 일련의 단위 공정들을 수행할 때에 각 단위 공정을 수행할 시에 발생한 결함만을 각각 저장함으로서, 각 단위 공정에서 웨이퍼 상에 발생하는 결함의 정보를 용이하게 수득할 수 있다.
상기 공정 단계를 수행한 이 후에 검출한 결함 및 현재 공정을 수행할 시에 발생된 결함의 좌표를 선택적으로 디스플레이하는 디스플레이부(16)를 구비한다.
상기 디스플레이부(16)는 결함의 좌표를 웨이퍼 맵(wafer map)상에 표시하여 작업자가 결함의 위치를 용이하게 파악하도록 한다. 즉, 작업자는 상기 디스플레이된 결함 좌표에 의해 현재 공정에서 발생된 결함의 위치 및 결함의 경향성을 용이하게 모니터링 할 수 있으며, 이로 인해 현재 공정에서 발생하는 공정상 문제점을 신속하게 처리할 수 있다.
도 2는 본 발명의 일 실시예에 따른 결함 검출 방법을 나타내는 공정도이다.
제1 공정이 진행된 웨이퍼들 중에서 소정의 웨이퍼를 샘플링하여 결함 검사를 수행한다.(S10) 상기 제1 공정은 반도체 제조를 위한 일련의 단위 공정들 중에 어느 하나의 공정을 말한다.
이를 좀 더 상세하게 설명한다. 일반적으로 반도체 장치의 제조는 25매 가량의 웨이퍼들이 수납되어 있는 하나의 로트(lot) 단위로 각 단위 공정들을 순차적으로 진행하여 이루어진다. 상기 하나의 로트 단위로 진행되는 웨이퍼들 상에 반도체 단위 공정 중 어느 하나의 공정인 제1 공정을 수행하고, 상기 제1 공정이 완료된 웨이퍼들 중에서 1개 또는 그 이상의 웨이퍼를 샘플링한다. 그리고 상기 샘플링된 웨이퍼의 표면을 검사하여 상기 웨이퍼에 발생한 결함을 검출한다.
상기 하나의 로트 전체의 웨이퍼들에 대해 결함을 검출하는데에는 많은 시간이 소요되므로, 상기와 같이 소정의 웨이퍼를 샘플링하여 결함을 검출한다. 그리고, 상기 샘플링된 웨이퍼에서 검출된 결함은 상기 하나의 로트 전체 웨이퍼들에 발생된 결함의 유형을 대표적으로 보여준다.
상기에서 설명한 결함은 웨이퍼 상에 발생된 파티클 및 패턴(pattern)의 이상을 포함한다.
상기 제1 공정을 수행한 웨이퍼들 중에서 샘플링된 웨이퍼에서 결함을 검사한 결과를 저장하여 제1 결함 파일을 생성한다.(S12)
상기 결함 검사 결과에 포함되는 정보는 검사를 수행한 웨이퍼의 로트 아이디, 웨이퍼의 번호, 결함의 좌표 및 결함의 크기를 포함한다.
상기 제1 공정이 진행된 웨이퍼들에 제2 공정을 진행한다.(S14)
상기 제2 공정은 반도체 장치의 제조를 위해 상기 제1 공정이 수행된 이 후에 이어서 수행하여야 하는 단위 공정이다.
상기 제2 공정의 진행이 완료된 웨이퍼들 중에서, 상기 제1 공정을 수행한 이 후에 결함 검사를 위해 샘플링한 1개 또는 그 이상의 웨이퍼들을 재 선택하여 결함 검사를 수행한다.(S16)
이어서, 상기 제2 공정을 수행한 웨이퍼들 중에서 샘플링된 웨이퍼에서 결함을 검사한 결과를 저장하여 제2 결함 파일을 생성한다.(S18)
이 때, 상기 제2 공정을 수행한 이 후의 결함 검사 시에 검출된 결함들 중에는 상기 제2 공정을 진행하면서 발생된 결함 뿐 아니라, 상기 제1 공정을 진행하면서 발생된 결함도 포함되어 있다.
상기 제1 결함 파일 및 제2 결함 파일에 저장된 정보를 분석하여 상기 제1 공정 시에 발생한 결함의 위치와 상기 제2 공정 시에 발생한 결함의 위치가 중첩되는 결함들을 제외하고, 나머지 결함에 대한 정보만을 선별하여 제2 공정시에 발생한 결함만을 검출한다.(S20)
이하에서, 더욱 상세히 설명한다. 상기 제1 공정을 수행한 이 후의 결함 분석 시에 샘플링된 웨이퍼와 상기 제2 공정을 수행한 이 후의 결함 분석 시에 샘플링된 웨이퍼는 동일하다. 때문에, 상기 제1 공정의 수행 시에 상기 샘플링된 웨이퍼 상에 발생한 결함은 상기 제1 공정을 수행한 이 후의 결함 검사 시에 검출될 뿐 아니라, 상기 제2 공정을 수행한 이 후의 결함 검사 시에도 검출된다.
따라서, 상기 제1 공정을 수행한 이 후의 결함 분석시에 검출된 결함의 위치 및 상기 제2 공정을 수행한 이 후의 결함 분석 시에 검출된 결함의 위치를 각각 파악한다. 이 때, 상기 제1 공정을 수행한 이 후의 결함 검출 및 제2 공정을 수행한 이 후의 결함 검출 시에, 동일한 위치에서 검출되는 결함은 상기 제1 공정을 수행할 시에 발생한 결함으로 판단할 수 있다.
상기 제2 공정을 수행한 이 후의 결함 검출 시에 검출되는 결함들 중에서 상기 제1 공정을 수행할 시에 발생한 결함으로 판단되는 결함들을 배제하면, 상기 제2 공정을 수행할 때 발생된 결함만을 검출해낼 수 있다.
이어서, 상기 제1 및 제2 공정을 수행한 이후에 검출된 결함의 좌표 및 상기 제2 공정을 수행할 시에 발생된 결함만을 나타내는 좌표를 선택적으로 디스플레이 한다.(S22)
상기 결함의 좌표를 이용하여 웨이퍼 맵(wafer map)상에 결함의 위치를 표시함으로서 작업자가 웨이퍼 상에 발생한 결함의 위치를 용이하게 파악하도록 한다.
도 3a 내지 도 3c는 상기 공정 단계별로 발생된 결함 및 현재 공정을 수행할 시에 발생된 결함의 좌표를 표시한 도면들이다.
구체적으로, 도 3a는 제1 결함 파일에 저장된 결함의 좌표를 웨이퍼 맵 상에 표시하였고, 도 3b는 제2 결함 파일에 저장된 결함의 좌표를 웨이퍼 맵 상에 표시하였다. 또한, 상기 도 3c는 상기 제2 공정을 수행할 때 발생된 결함의 좌표만을 웨이퍼 맵 상에 표시하였다.
그리고, 도 3b에서 화살표로 표시된 부분은 상기 제2 공정을 수행할 때 새로이 검출된 결함임을 알 수 있으며, 나머지는 제1 공정을 수행한 이 후에 이미 검출 된 결함임을 알 수 있다.
상기와 같이 결함의 좌표를 웨이퍼 맵 상에 표시함으로서, 작업자는 상기 디스플레이된 결함 좌표에 의해 현재 공정에서 발생된 결함의 위치 및 결함의 경향성을 용이하게 모니터링 할 수 있다.
상술한 바와 같이 본 발명에 의하면, 반도체 장치를 제조하기 위한 각 단위 공정들 별로 발생하는 결함을 용이하게 파악할 수 있다. 때문에 각 단위 공정들에서 빈번히 발생되는 결함 및 불량을 분석하기에 용이하다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 제1 공정이 진행된 웨이퍼들 중에서 소정의 웨이퍼를 샘플링하여 결함 검사를 수행하는 단계;
    상기 결함 검사 결과를 저장한 제1 결함 파일을 생성하는 단계;
    상기 제1 공정이 진행된 웨이퍼들에 제2 공정을 진행하는 단계;
    상기 제2 공정이 완료된 웨이퍼들 중에서 상기 샘플링한 웨이퍼를 재선택하여 결함 검사를 수행하는 단계;
    상기 결함 검사 결과를 저장한 제2 결함 파일을 생성하는 단계; 및
    상기 제1 결함 파일 및 제2 결함 파일에 저장된 정보를 분석하여 상기 제1 공정을 수행한 후에 발생한 결함 위치와, 상기 제2 공정을 수행한 후에 발생한 결함 위치가 중복되어 나타나는 결함을 제외하고, 나머지 결함에 대한 정보만을 선별하여 제2 공정시에 발생한 결함만을 검출하는 단계를 구비하는 것을 특징으로 하는 결함 검출 방법.
  2. 제1항에 있어서, 제1 내지 제2 결함 파일은 웨이퍼의 로트 아이디, 웨이퍼의 번호 및 결함의 좌표를 포함하는 내용이 저장되는 것을 특징으로 하는 결함 검출 방법.
  3. 제1항에 있어서, 상기 제2 공정시에 발생한 결함만을 검출하는 단계를 수행 한 이 후에, 상기 제1 및 제2 공정을 수행한 이후에 검출된 결함의 좌표 및 상기 제2 공정을 수행할 시에 발생된 결함만을 나타내는 좌표를 선택적으로 디스플레이하는 단계를 더 구비하는 것을 특징으로 하는 결함 검출 방법.
  4. 제1항에 있어서, 상기 결함은 웨이퍼 상에 형성된 파티클 및 패턴의 이상을 포함하는 것을 특징으로 하는 결함 검출 방법.
  5. 각 공정 단계를 수행한 이 후에 웨이퍼에 발생된 결함을 검출하는 결함 검출부;
    상기 결함 검출부에서 각 공정 단계를 수행한 이 후에 검출된 결함 정보들을 저장하고, 각 공정 단계별로 파일을 생성하는 제1 파일 생성부;
    상기 제1 파일 생성부에 저장된 결함 정보들 중에서, 이전 공정을 수행한 이 후에 검출된 결함 정보와 상기 웨이퍼에서 현재 공정을 수행한 이 후에 검출된 결함 정보를 취출하여, 이전 공정시에 발생한 결함 위치와 현재 공정 시에 발생한 결함 위치가 중복되어 나타나는 결함을 제외하고, 나머지 결함에 대한 정보만을 선별하여 저장하고, 파일을 생성하는 제2 파일 생성부;
    상기 공정 단계별로 발생된 결함 및 현재 공정을 수행할 시에 발생된 결함의 좌표를 선택적으로 디스플레이하는 디스플레이부를 구비하는 것을 특징으로 하는 결함 검출 장치.
KR1020010085960A 2001-12-27 2001-12-27 웨이퍼상에 발생된 결함을 검출하는 방법 및 장치 KR100689694B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010085960A KR100689694B1 (ko) 2001-12-27 2001-12-27 웨이퍼상에 발생된 결함을 검출하는 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010085960A KR100689694B1 (ko) 2001-12-27 2001-12-27 웨이퍼상에 발생된 결함을 검출하는 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20030055848A KR20030055848A (ko) 2003-07-04
KR100689694B1 true KR100689694B1 (ko) 2007-03-08

Family

ID=32214089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010085960A KR100689694B1 (ko) 2001-12-27 2001-12-27 웨이퍼상에 발생된 결함을 검출하는 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100689694B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7711514B2 (en) * 2007-08-10 2010-05-04 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
US9659670B2 (en) 2008-07-28 2017-05-23 Kla-Tencor Corp. Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
WO2014149197A1 (en) 2013-02-01 2014-09-25 Kla-Tencor Corporation Detecting defects on a wafer using defect-specific and multi-channel information
US9865512B2 (en) 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
CN109211924A (zh) * 2018-09-29 2019-01-15 上海华虹宏力半导体制造有限公司 芯片制造过程中的缺陷检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10213422A (ja) * 1997-01-29 1998-08-11 Hitachi Ltd パタ−ン検査装置
KR19990049102A (ko) * 1997-12-11 1999-07-05 윤종용 웨이퍼 디펙트 분류 방법
JP2001266125A (ja) * 2000-03-15 2001-09-28 Olympus Optical Co Ltd 基板検査装置
KR20010099501A (ko) * 2001-10-11 2001-11-09 (주)에이치아이티에스 인쇄회로기판의 결함검사장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10213422A (ja) * 1997-01-29 1998-08-11 Hitachi Ltd パタ−ン検査装置
KR19990049102A (ko) * 1997-12-11 1999-07-05 윤종용 웨이퍼 디펙트 분류 방법
JP2001266125A (ja) * 2000-03-15 2001-09-28 Olympus Optical Co Ltd 基板検査装置
KR20010099501A (ko) * 2001-10-11 2001-11-09 (주)에이치아이티에스 인쇄회로기판의 결함검사장치

Also Published As

Publication number Publication date
KR20030055848A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
US9201022B2 (en) Extraction of systematic defects
US9335277B2 (en) Region-of-interest determination apparatus, observation tool or inspection tool, region-of-interest determination method, and observation method or inspection method using region-of-interest determination method
KR100689694B1 (ko) 웨이퍼상에 발생된 결함을 검출하는 방법 및 장치
JP4014379B2 (ja) 欠陥レビュー装置及び方法
JP5357725B2 (ja) 欠陥検査方法及び欠陥検査装置
US8799831B2 (en) Inline defect analysis for sampling and SPC
US9165356B2 (en) Defect inspection method and defect inspection device
US20090214122A1 (en) Image processing apparatus for analysis of pattern matching failure
JP2010535430A5 (ko)
JP2016058465A (ja) 欠陥定量化方法、欠陥定量化装置、および欠陥評価値表示装置
JP2002071575A (ja) 欠陥検査解析方法および欠陥検査解析システム
CN109979840B (zh) 监控缺陷观察设备晶圆载台精度偏移量的方法
KR20080003719A (ko) 결함 검사 장치 및 결함 검사 방법
TW201712774A (zh) 診斷半導體晶圓之方法以及系統
JP2004177139A (ja) 検査条件データ作成支援プログラム及び検査装置及び検査条件データ作成方法
JPH11316201A (ja) 試料表面の検査方法およびこれを使用するｘ線分析装置
US20030158679A1 (en) Anomaly detection system
JP2010133929A (ja) 欠陥解析装置，および欠陥解析方法
JP4652917B2 (ja) 欠陥データ処理方法、およびデータの処理装置
JP2000223385A (ja) 電子デバイスの品質管理方法
JP2005236094A (ja) 半導体装置の製造方法、不良解析方法および不良解析システム
JP2986410B2 (ja) 半導体ウェハの不良解析方法及びその装置
JP3726600B2 (ja) 検査システム
JP2000249658A (ja) 検査装置
JP4788131B2 (ja) 欠陥解析方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee