JP3634505B2 - アライメントマーク配置方法 - Google Patents
アライメントマーク配置方法 Download PDFInfo
- Publication number
- JP3634505B2 JP3634505B2 JP13466696A JP13466696A JP3634505B2 JP 3634505 B2 JP3634505 B2 JP 3634505B2 JP 13466696 A JP13466696 A JP 13466696A JP 13466696 A JP13466696 A JP 13466696A JP 3634505 B2 JP3634505 B2 JP 3634505B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- dicing
- area
- shot
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/946—Step and repeat
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の属する技術分野】
この発明は、アライメントマーク配置方法に関し、特に、4つのアライメントマークを用いることにより高精度な位置合わせを行なうに際し、隣り合う一対のアライメントマークの位置をシフトさせることによって、半導体デバイスが形成されるデバイス領域以外の領域を減少させることが可能となるアライメントマーク配置方法に関するものである。
【0002】
【従来の技術】
近年、半導体記憶装置などの製造工程における露光工程では、微細加工を正確に行なうためにステッパの位置合わせが重要となってきている。ステッパの位置合わせ方法としては、さまざまなものが従来から提案されてきているが、4つの位置合わせマーク(以下単に「アライメントマーク」と称する)を用いる位置合わせ方法が、たとえば特開平6−349705号公報に開示されている。このように4つのアライメントマークを用いて位置合わせを行なう場合には、ステッパのショット領域の中心に対して点対称の位置に4つのアライメントマークを形成する。そして、この4つのアライメントマークの位置を検出し、その位置と予め設定された位置座標とのずれを補正する。上記のアライメントマークは、ショット領域の四隅に配置されることが好ましい。
【0003】
図4(a)には、従来のアライメントマーク4a,4b,4c,4dの配置方法の一例が示されている。図4(a)を参照して、半導体デバイスが形成されるデバイス領域3の周囲には、ダイシングのために設けられるダイシング領域2と、TEG(Test Element Group)領域5とが設けられている。このようにダイシング領域2とTEG領域5とがデバイス領域3を取囲むように設けられた場合には、ダイシング領域2あるいはTEG領域5内にアライメントマーク4a〜4dは配置されるのが一般的である。このように4つのアライメントマーク4a〜4dを設けることにより、上述のように、高精度な位置合わせが可能となる。
【0004】
【発明が解決しようとする課題】
しかしながら、上記のように精度の高い位置合わせが要求されるとともに、一方でウェハ当たりのデバイスの製造数を増加させることも要求される。ウェハ当たりのデバイスの製造数を増加させる1手法としては、デバイス領域3以外の領域を減じる手法を挙げることができる。
【0005】
図4(b)には、デバイス領域3以外の領域を減じるべくTEG領域5を単純に除去した状態が示されている。図4(b)に示されるように、TEG領域5を単純に除去した場合、アライメントマーク4a,4dの形成位置が確保できなくなる。そのため、ショット領域1内に4つのアライメントマークが確保できなくなり、正確な位置合わせが困難となってしまう。
【0006】
以上のことより、位置合わせ精度を低下させることなく、ウェハ当たりのデバイスの製造数を増加させることは困難であった。
【0007】
本発明は、上記のような課題を解決するためになされたものである。本発明の目的は、位置合わせ精度を低下させることなく、ウェハ当たりのデバイスの製造数を増加させることが可能となるアライメントマーク配置方法を提供することにある。
【0008】
【課題を解決するための手段】
この発明に係るアライメントマーク配置方法は、1つの局面では、露光工程におけるステッパの位置合わせのために用いられるアライメントマークの配置方法であることを前提とする。アライメントマークは、半導体デバイスが形成されるデバイス領域とダイシングのためにデバイス領域の周囲に設けられるダイシング領域とを含む半導体ウェハ上に形成される。上記のデバイス領域は、その周縁部の一部が上記のステッパの1つのショット領域の周縁部の一部を規定するようにショット領域内に配置される。そして、第1のアライメントマークが上記のショット領域内に位置するデバイス領域内に配置され、第2と第3と第4のアライメントマークがショット領域内に位置するダイシング領域内に間隔をあけて配置される。
【0009】
上記のように、デバイス領域の周縁部の一部がステッパの1つのショット領域の周縁部の一部を規定するようにショット領域内でデバイス領域が配置されるので、図4(a)に示される従来例と比べ、デバイス領域の周囲の領域を減じることが可能となる。また、デバイス領域内に第1のアライメントマークを配置し、ダイシング領域内に第2と第3と第4のスアライメントマークを配置しているので、1つのショット領域内に4つのアライメントマークを設けることができる。それにより、高精度な位置合わせをも行なうことが可能となる。
【0010】
なお、上記のショット領域とデバイス領域は四角形の平面形状を有し、デバイス領域の隣り合う2辺がショット領域の隣り合う第1と第2の辺とそれぞれ重なるようにデバイス領域が配置されることが好ましい。また、上記第1と第2の辺により規定されるショット領域の第1のコーナ部近傍に位置するデバイス領域内に第1のアライメントマークが配置されることが好ましく、上記ダイシング領域はデバイス領域の上記2辺以外の辺に沿って延在することが好ましい。また、上記の第2と第3と第4のアライメントマークは、上記のショット領域の第2と第3と第4のコーナ部近傍に位置するダイシング領域内に配置されることが好まし。
【0011】
また、上記の第1と第3のアライメントマークはショット領域の中心に対して実質的に点対称な位置に配置され、第2と第4のアライメントマークはショット領域の中心に対し実質的に点対称な位置に配置されることが好ましい。また、上記の第1と第4のアライメントマークを結ぶ仮想の線分がショット領域の第1の辺とほぼ平行でありかつダイシング領域上からデバイス領域上に延在するように第1と第4のアライメントマークが配置されることが好ましい。さらに、ショット領域は第1の辺と平行な第3の辺を有することが好ましく、第2と第3のアライメントマークを結ぶ仮想の線分がこの第3の辺とほぼ平行でありかつダイシング領域上にのみ延在するように第2と第3のアライメントマークが配置されることが好ましい。
【0012】
この発明に係るアライメントマーク配置方法は、他の局面では、レーザトリミングのために用いられるアライメントマーク配置方法であることを前提とする。アライメントマークは、半導体デバイスが形成されるデバイス領域とダイシングのためにデバイス領域の周囲に設けられるダイシング領域とを含む半導体ウェハ上に形成される。この半導体ウェハ上にはデバイス領域を各々含む複数の領域が隣接して設けられる。デバイス領域は、その周縁部の一部が上記領域の周縁部の一部を規定するように配置される。そして、レーザトリミングを行う上記領域をアライメントする際に使用するアライメントマークが形成される領域であってレーザトリミングを行う領域と隣接する領域が位置する方向の最も端に配置される領域であって、その領域内のデバイス領域と隣接する位置に他の領域内のダイシング領域が存在しないものの内部に位置するデバイス領域内に、レーザトリミングのために用いられる第1のアライメントマークが設けられる。そして、上記の最も端に配置される領域内のダイシング領域内にレーザトリミングのために用いられる第2と第3と第4のアライメントマークを間隔をあけて設ける。
【0013】
上記のように、他の局面では、半導体ウェハに設けられた複数の領域のうち最も端の領域内におけるデバイス領域内にのみ第1のアライメントマークを選択的に設けている。レーザトリミングの場合には、上記の1つの局面の場合のようにショット領域が重ならないように配慮する必要がないので、隣接する領域内に設けられたアライメントマークを使用できる。そのため、1つの局面の場合と同様にデバイス領域以外の部分を減じた場合でも、基本的にはデバイス領域内に新たにアライメントマークを設ける必要はない。しかしながら、最も端に位置する領域では、隣接する領域内のアライメントマークを使用できない場合がある。この場合には、最も端に位置する領域での位置合わせ精度が低下する。そこで、最も端の領域内におけるデバイス領域内にのみ選択的にアライメントマークを設けることにより、すべての領域に対しレーザトリミングの際の位置合わせ精度を向上させることが可能となる。また、この局面においても、上記の1つの局面の場合と同様に、1つのウェハに対するデバイスの製造数を増加させることが可能となる。
【0014】
なお、上記の領域とデバイス領域とは四角形の平面形状を有し、デバイス領域の隣り合う2辺が上記領域の隣り合う第1と第2の辺とそれぞれ重なるようにデバイス領域が配置されることが好ましい。また、上記の第1と第2の辺により規定される上記領域の第1のコーナ部近傍に位置するデバイス領域内に第1のアライメントマークが配置されることが好ましい。さらに、ダイシング領域は、デバイス領域の上記の2辺以外の辺に沿って延在することが好ましく、上記の領域の第2と第3と第4のコーナ部近傍に位置するダイシング領域内に第2と第3と第4のアライメントマークがそれぞれ配置されることが好ましい。
【0015】
【発明の実施の形態】
以下、図1〜図3を用いて、本発明の実施の形態について説明する。
【0016】
(実施の形態1)
まず、図1および図2を用いて、本発明の実施の形態1について説明する。図1は、本発明の実施の形態1におけるアライメントマークの配置を示す平面図である。図1を参照して、ステッパのショット領域1内には、半導体デバイスが形成されるデバイス領域3と、ダイシングのために用いられるダイシング領域2とが設けられる。ショット領域1の周縁部は、デバイス領域3の周縁部の一部と、ダイシング領域2の周縁部の一部とによって規定される。より詳しくは、デバイス領域4とショット領域1は四角形の平面形状を有し、デバイス領域3の隣り合う2辺がショット領域1の第1と第2の辺6a,6bと重なっており、ダイシング領域2の周縁部の一部がショット領域1の第3と第4の辺6c,6dと重なっている。
【0017】
ダイシング領域2は、デバイス領域3の上記の2辺以外の辺に沿って延在するように設けられている。つまり、ショット領域1内においては、デバイス領域3の周縁部に沿って選択的にダイシング領域2が設けられている。それにより、図4(a)に示される従来例の場合よりも、1つのショット領域1内におけるデバイス領域3以外の領域を減じることが可能となる。その結果、1つのウェハ当たりのデバイスの製造数を増加させることが可能となる。
【0018】
上記のような配置のデバイス領域3内であってショット領域1の第1のコーナ部7a近傍に、1つのアライメントマーク4a′が設けられている。また、ダイシング領域2内であってショット領域1の第2と第3と第4のコーナ部7b,7c,7d近傍に、3つのアライメントマーク4b,4c,4d′が設けられている。このように4つのアライメントマークを設けることにより、高精度な位置合わせを行なうことが可能となる。
【0019】
なお、ショット領域1の第1の辺6aと第3の辺6cとは平行であり、アライメントマーク4a′とアライメントマーク4d′とを結ぶ仮想の線分が第1の辺6aと平行となり、アライメントマーク4bとアライメントマーク4cとを結ぶ仮想の線分が第3の辺6cと平行となることが好ましい。このとき、アライメントマーク4a′とアライメントマーク4d′とを結ぶ仮想の線分はダイシング領域2上からデバイス領域3上に延在し、アライメントマーク4bとアライメントマーク4cとを結ぶ仮想の線分はダイシング領域上でのみ延在する。
【0020】
ここで、本発明において注目すべき工夫点は、ショット領域1の周縁部を規定するのにデバイス領域3の周縁部を用いた点にある。それにより、ショット領域1を図4(a)に示される従来のショット領域1よりも縮小することが可能となる。アライメントマーク4a′,4b,4c,4d′は、ショット領域1内において点対称な位置に設けられることが好ましい。ショット領域1を縮小するという上記の思想を適用しない場合には、図4(b)に示されるように、ショット領域1内に4つのアライメントマークを設けることができなくなる。
【0021】
それに対し、図1に示される場合では、ショット領域1自体を縮小したので、ショット領域1の中心に対し点対称な位置に4つのアライメントマーク4a′,4b,4c,4d′を設けることが可能となる。以上のことより、位置合わせ精度を低下させることなく、1つのウェハ当たりのデバイスの製造数を増加させることが可能となる。
【0022】
次に、図2を用いて、本発明に係る複数のショット領域1を配置した場合について説明する。図2は、複数のショット領域1が配置された状態を示す平面図である。図2を参照して、デバイス領域3に近接するように他のショット領域1内のダイシング領域2が配置されている。この他のショット領域1内のダイシング領域2内にも、アライメントマーク4b,4c,4d′などが設けられる。つまり、複数のショット領域1に属するダイシング領域2によって、1つのデバイス領域が取り囲まれることとなる。なお、図2には、ショット領域1間に間隙が設けられているが、この間隙は省略してもよい。
【0023】
(実施の形態2)
次に、図3を用いて、本発明の実施の形態2について説明する。図3は、本発明の実施の形態2におけるアライメントマークの配置を示す平面図である。
【0024】
図3を参照して、半導体ウェハ8には、複数の領域17,17a,17bが設けられる。この複数の領域17,17a,17b内にアライメントマーク9,10,11,12,13,14,15,16がそれぞれ設けられる。レーザトリミングを行なう場合には、上記の実施の形態1の場合ほど高い位置合わせ精度が要求されないので、たとえば領域17a内のデバイス領域3a内においてレーザトリミングを行なう場合には、アライメントマーク9,10,11,12を用いることができる。つまり、隣接する他の領域17内におけるアライメントマーク12を使用することが可能となる。そのため、上記の実施の形態1の場合のように各々の領域17,17a内におけるデバイス領域内に新たにアライメントマークを形成する必要はない。
【0025】
しかしながら、図3における最も端に位置する領域17bについては、この領域17bの右側に他の領域17が存在しないので、他の領域17内のアライメントマークを使用することができない。そこで、最も端に位置する領域17b内におけるデバイス領域3b内にのみ選択的にアライメントマーク16を設ける。それにより、最も端に位置する領域17b内においても、他の領域17,17a内の場合と同様に、比較的高精度なレーザトリミング時の位置合わせを行なうことが可能となる。
【0026】
以上のように、本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0027】
【発明の効果】
以上説明したように、本発明によれば、1つの局面では、デバイス領域の周縁部の一部によってショット領域の周縁部の一部を規定しているので、ショット領域を従来例よりも縮小することが可能となる。それに加え、このように縮小されたショット領域内に4つのアライメントマークを設けることが可能となる。それにより、ステッパの位置合わせ精度を高い状態で維持しつつウェハ当たりのデバイスの生産数を増加させることが可能となる。
【0028】
また、ショット領域とデバイス領域とが四角形の平面形状を有する場合には、デバイス領域の隣り合う2辺がショット領域の隣り合う第1と第2の辺とそれぞれ重なるようにデバイス領域を配置すればよい。それにより、1つのショット領域内におけるデバイス領域の周囲の領域を従来例よりも減じることができる。
【0029】
また、第1と第3のアライメントマークをショット領域の中心に対して点対称な位置に配置し、第2と第4のアライメントマークをショット領域の中心に対し点対称な位置に配置することにより、ステッパの位置合わせをさらに高精度に行なうことが可能となる。
【0030】
この発明に係るアライメントマーク配置方法によれば、他の局面では、最も端に配置される領域内のデバイス領域内にのみ選択的にレーザトリミングのために用いられる第1のアライメントマークが設けられる。そして、この最も端に位置する領域内のダイシング領域内に第2と第3と第4のアライメントマークが間隔を開けて設けられている。それにより、第1〜第4のアライメントマークを用いて、レーザトリミング時に高精度な位置合わせを行なうことが可能となる。なお、本局面の場合においても、上記の1つの局面の場合と同様に、1つの領域の周縁部の一部を規定するようにデバイス領域が配置されるので、1つのウェハ当たりのデバイスの生産数を増加させることが可能となる。
【0031】
また、上記の領域とデバイス領域とが四角形の平面形状を有する場合には、デバイス領域の隣り合う2辺が上記の領域の隣り合う第1と第2の辺とそれぞれ重なるように配置されることが好ましい。それにより、1の領域内において、デバイス領域の周囲の部分の面積を従来よりも減じることができ、1つのウェハ内に多くの領域を設けることが可能となる。その結果、1つのウェハ当たりのデバイスの生産数を増加させることが可能となる。
【図面の簡単な説明】
【図1】この発明の実施の形態1におけるアライメントマークの配置を示す平面図である。
【図2】図1に示されるショット領域を複数個配置した状態を示す平面図である。
【図3】この発明の実施の形態2におけるアライメントマークの配置を示す平面図である。
【図4】(a)従来のステッパの位置合わせ用のアライメントマークの配置の一例を示す平面図である。
(b)は(a)においてTEG領域を除去した状態を示す平面図である。
【符号の説明】
1 ショット領域、2 ダイシング領域、3,3a,3b デバイス領域、4a,4a′,4b,4c,4d,4d′,9,10,11,12,13,14,15,16 アライメントマーク、5 TEG領域、6a〜6d 第1〜第4の辺、7a〜7d 第1〜第4のコーナ部、8 半導体ウェハ、17,17a,17b 領域。
Claims (5)
- 半導体デバイスが形成されるデバイス領域とダイシングのために前記デバイス領域の周囲に設けられるダイシング領域とを含む半導体ウェハ上に形成され、露光工程におけるステッパの位置合わせのために用いられるアライメントマークの配置方法であって、
前記デバイス領域の周縁部の一部が前記ステッパの1つのショット領域の周縁部の一部を規定するように前記ショット領域内で前記デバイス領域が配置され、第1のアライメントマークが前記ショット領域内に位置する前記デバイス領域内に配置され、第2と第3と第4のアライメントマークが前記ショット領域内に位置する前記ダイシング領域内に間隔をあけて配置される、アライメントマーク配置方法。 - 前記ショット領域と前記デバイス領域は四角形の平面形状を有し、前記デバイス領域の隣り合う2辺が前記ショット領域の隣り合う第1と第2の辺とそれぞれ重なるように前記デバイス領域が配置され、
前記第1と第2の辺により規定される前記ショット領域の第1のコーナ部近傍に位置する前記デバイス領域内に前記第1のアライメントマークが配置され、
前記ダイシング領域は前記デバイス領域の前記2辺以外の辺に沿って延在し、前記ショット領域の第2と第3と第4のコーナ部近傍に位置する前記ダイシング領域内に前記第2と第3と第4のアライメントマークがそれぞれ配置される、請求項1に記載のアライメントマーク配置方法。 - 前記第1と第3のアライメントマークは前記ショット領域の中心に対して実質的に点対称な位置に配置され、前記第2と第4のアライメントマークは前記ショット領域の中心に対し実質的に点対称な位置に配置され、
前記第1と第4のアライメントマークを結ぶ仮想の線分が前記ショット領域の第1の辺とほぼ平行でありかつ前記ダイシング領域上から前記デバイス領域上に延在するように前記第1と第4のアライメントマークが配置され、
前記ショット領域は前記第1の辺と平行な第3の辺を有し、
前記第2と第3のアライメントマークを結ぶ仮想の線分が前記第3の辺とほぼ平行でありかつ前記ダイシング領域上にのみ延在するように前記第2と第3のアライメントマークが配置される、請求項2に記載のアライメントマーク配置方法。 - 半導体デバイスが形成されるデバイス領域とダイシングのために前記デバイス領域の周囲に設けられるダイシング領域とを含む半導体ウェハ上に形成され、レーザトリミングのために用いられるアライメントマーク配置方法であって、
前記半導体ウェハには前記デバイス領域を各々含む複数の領域が隣接して設けられ、
前記デバイス領域の周縁部の一部が前記領域の周縁部の一部を規定するように前記領域内で前記デバイス領域が配置され、
レーザトリミングを行う前記領域をアライメントする際に使用するアライメントマークが形成される領域であって前記レーザトリミングを行う領域と隣接する前記領域が位置する方向の最も端に配置される前記領域であって、該領域内の前記デバイス領域と隣接する位置に他の前記領域内の前記ダイシング領域が存在しないものの内部に位置する前記デバイス領域内に、レーザトリミングのために用いられる第1のアライメントマークを設け、 前記最も端に配置される領域内の前記ダイシング領域内にレーザトリミングのために用いられる第2と第3と第4のアライメントマークを間隔をあけて設けることを特徴とする、アライメントマーク配置方法。 - 前記領域と前記デバイス領域は四角形の平面形状を有し、
前記デバイス領域の隣り合う2辺が前記領域の隣り合う第1と第2の辺とそれぞれ重なるように前記デバイス領域が配置され、
前記第1と第2の辺により規定される前記領域の第1のコーナ部近傍に位置する前記デバイス領域内に前記第1のアライメントマークが配置され、
前記ダイシング領域は、前記デバイス領域の前記2辺以外の辺に沿って延在し、
前記領域の第2と第3と第4のコーナ部近傍に位置する前記ダイシング領域内に前記第2と第3と第4のアライメントマークがそれぞれ配置される、請求項4に記載のアライメントマーク配置方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13466696A JP3634505B2 (ja) | 1996-05-29 | 1996-05-29 | アライメントマーク配置方法 |
US08/759,199 US5716889A (en) | 1996-05-29 | 1996-12-04 | Method of arranging alignment marks |
US08/977,029 US6005294A (en) | 1996-05-29 | 1997-11-25 | Method of arranging alignment marks |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13466696A JP3634505B2 (ja) | 1996-05-29 | 1996-05-29 | アライメントマーク配置方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09320936A JPH09320936A (ja) | 1997-12-12 |
JP3634505B2 true JP3634505B2 (ja) | 2005-03-30 |
Family
ID=15133726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13466696A Expired - Fee Related JP3634505B2 (ja) | 1996-05-29 | 1996-05-29 | アライメントマーク配置方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5716889A (ja) |
JP (1) | JP3634505B2 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6228743B1 (en) * | 1998-05-04 | 2001-05-08 | Motorola, Inc. | Alignment method for semiconductor device |
US6003223A (en) * | 1998-11-19 | 1999-12-21 | Headway Technologies, Inc. | Common alignment target image field stitching method for step and repeat alignment in photoresist |
US6638831B1 (en) * | 2000-08-31 | 2003-10-28 | Micron Technology, Inc. | Use of a reference fiducial on a semiconductor package to monitor and control a singulation method |
JP4407785B2 (ja) * | 2000-10-24 | 2010-02-03 | ソニー株式会社 | 半導体装置及びその検査方法 |
JP2003023138A (ja) * | 2001-07-10 | 2003-01-24 | Toshiba Corp | メモリチップ及びこれを用いたcocデバイス、並びに、これらの製造方法 |
JP3825753B2 (ja) * | 2003-01-14 | 2006-09-27 | 株式会社東芝 | 半導体装置の製造方法 |
US6864956B1 (en) | 2003-03-19 | 2005-03-08 | Silterra Malaysia Sdn. Bhd. | Dual phase grating alignment marks |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
JP5326282B2 (ja) * | 2008-01-10 | 2013-10-30 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法、及び露光用マスク |
WO2010014609A2 (en) * | 2008-07-28 | 2010-02-04 | Kla-Tencor Corporation | Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer |
JP4529099B2 (ja) * | 2008-11-07 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | レチクル、露光方法および半導体装置の製造方法 |
US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
KR102019534B1 (ko) | 2013-02-01 | 2019-09-09 | 케이엘에이 코포레이션 | 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출 |
US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
US9310320B2 (en) | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
US9437492B2 (en) | 2014-09-29 | 2016-09-06 | Freescale Semiconductor, Inc. | Substrate for alternative semiconductor die configurations |
US9806031B2 (en) * | 2015-04-22 | 2017-10-31 | United Microelectronics Corp. | Monitor method for process control in a semiconductor fabrication process |
CN107845584B (zh) * | 2016-09-18 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 用于检测基板表面缺陷的装置、系统和方法 |
CN107978576B (zh) | 2016-10-21 | 2023-07-28 | 恩智浦美国有限公司 | 封装半导体器件的衬底互连结构 |
CN106847822B (zh) * | 2017-03-08 | 2018-11-16 | 长江存储科技有限责任公司 | 3d nand存储器件、制造方法以及台阶校准方法 |
WO2019166078A1 (de) * | 2018-02-27 | 2019-09-06 | Ev Group E. Thallner Gmbh | Markenfeld, verfahren und vorrichtung zur bestimmung von positionen |
US10372967B1 (en) * | 2018-07-18 | 2019-08-06 | Intervet Inc. | Automated parasite analysis system |
US11808934B2 (en) * | 2021-04-20 | 2023-11-07 | Eagle Technology, Llc | Planar optical telescope and related methods |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59101829A (ja) * | 1982-12-01 | 1984-06-12 | Canon Inc | アライメントマ−クの配置方法 |
JPS63285947A (ja) * | 1987-05-18 | 1988-11-22 | Nec Kyushu Ltd | 半導体装置の製造方法 |
JPH021110A (ja) * | 1988-06-09 | 1990-01-05 | Matsushita Electric Ind Co Ltd | 露光用マスク及び露光方法 |
FR2667440A1 (fr) * | 1990-09-28 | 1992-04-03 | Philips Nv | Procede pour realiser des motifs d'alignement de masques. |
US5504999A (en) * | 1992-12-07 | 1996-04-09 | Read-Rite Corporation | Method and apparatus for compensating for process variations in an automatic positioning system |
JP3289264B2 (ja) * | 1993-06-08 | 2002-06-04 | 株式会社ニコン | 位置合わせ方法及び装置、露光方法及び装置、並びにデバイス製造方法 |
JP2595885B2 (ja) * | 1993-11-18 | 1997-04-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
-
1996
- 1996-05-29 JP JP13466696A patent/JP3634505B2/ja not_active Expired - Fee Related
- 1996-12-04 US US08/759,199 patent/US5716889A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5716889A (en) | 1998-02-10 |
JPH09320936A (ja) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3634505B2 (ja) | アライメントマーク配置方法 | |
TWI261874B (en) | Semiconductor substrate, manufacturing method of a semiconductor device and testing method of a semiconductor device | |
US20070077666A1 (en) | Efficient provision of alignment marks on semiconductor wafer | |
JP2007214243A (ja) | 半導体装置の製造方法 | |
US6005294A (en) | Method of arranging alignment marks | |
US5943587A (en) | Method for making offset alignment marks | |
JP2000124158A (ja) | 半導体ウェハ及び半導体装置 | |
JP2007049067A (ja) | 半導体ウェハおよびレチクル | |
JP2001291648A (ja) | 誘電体分離ウェハの位置合わせ構造およびそれを用いた検査方法 | |
JPH11233458A (ja) | 半導体素子の製造方法およびその製造に用いる半導体ウエハ | |
JP3580992B2 (ja) | フォトマスク | |
JP2002246334A (ja) | 半導体チップの製造方法および半導体ウエハ | |
JP3913300B2 (ja) | 半導体集積回路 | |
JP3110669B2 (ja) | 半導体装置の製造方法 | |
JP2002093750A (ja) | 半導体装置 | |
JPS62128118A (ja) | 半導体装置 | |
JP2007053140A (ja) | 半導体装置 | |
JPH08321453A (ja) | 半導体装置用目合わせ方式 | |
JP2977471B2 (ja) | ウエハのアラインメントマークの配置方法 | |
JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
JPH0729952A (ja) | Mos型半導体装置及びこれを用いたアライメント検査方法 | |
JPH0399453A (ja) | 半導体集積回路用スクライブデータ | |
JPH11260682A (ja) | アライメントマークの形成方法及び半導体装置の製造方法 | |
JPH10185541A (ja) | 配置精度測定方法、フォトマスク及び半導体装置 | |
JPH04148529A (ja) | 半導体ウエハとフォトマスクとの位置合せ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041224 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |