JP2007049067A - 半導体ウェハおよびレチクル - Google Patents

半導体ウェハおよびレチクル Download PDF

Info

Publication number
JP2007049067A
JP2007049067A JP2005234243A JP2005234243A JP2007049067A JP 2007049067 A JP2007049067 A JP 2007049067A JP 2005234243 A JP2005234243 A JP 2005234243A JP 2005234243 A JP2005234243 A JP 2005234243A JP 2007049067 A JP2007049067 A JP 2007049067A
Authority
JP
Japan
Prior art keywords
region
pattern
scribe
area
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005234243A
Other languages
English (en)
Inventor
Takuya Takizawa
琢也 滝澤
Tadama Akamatsu
直磨 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005234243A priority Critical patent/JP2007049067A/ja
Publication of JP2007049067A publication Critical patent/JP2007049067A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】所望の検査精度を確保しつつ、半導体チップ領域の集積度、収率を向上させることができる半導体ウェハを提供する。
【解決手段】複数の半導体チップ領域と、第1方向(Y方向)に沿って形成された第1スクライブ領域80と、第1方向に直交する第2方向(X方向)に沿って形成された第2スクライブ領域は、複数の半導体チップ領域を区分し、かつ、交差領域にて交差し、第1スクライブ領域80は、第1方向に平行な仮想線92により第1領域88および第2領域89に分割され、第1領域88の幅は、第2領域89の幅よりも広く、アライメントマーク領域60を有し、アライメントマーク領域60には、少なくとも第2方向を特定するためのアライメントマーク65が配置されており、第2領域89は、検査用マーク領域62を有し、第2スクライブ領域のうち、交差領域以外の領域は,アライメントマーク領域60および検査用マーク領域62を有しない。
【選択図】図4

Description

本発明は、半導体ウェハおよびレチクルに関する。
半導体チップの製造工程においては、レチクルに形成された微細なパターンを半導体ウェハに転写するための露光工程が行われる。半導体ウェハには、例えば、露光工程においてレチクルの位置合わせを行うためのアライメントマーク等の各種マークが配置されている。
本発明の目的は、所望の検査精度を確保しつつ、半導体チップ領域の集積度、収率を向上させることができる半導体ウェハを提供することにある。また、本発明の他の目的は、この半導体ウェハの露光に用いられるレチクルを提供することにある。
本発明に係る半導体ウェハは、
複数の半導体チップ領域と、
第1方向に沿って形成された第1スクライブ領域と、
前記第1方向に直交する第2方向に沿って形成された第2スクライブ領域と、を含み、
前記第1スクライブ領域および前記第2スクライブ領域は、前記複数の半導体チップ領域を区分し、かつ、交差領域にて交差し、
前記第1スクライブ領域は、前記第1方向に平行な仮想線により第1領域および第2領域に分割され、
前記第1領域の幅は、前記第2領域の幅よりも広く、
前記第1領域は、アライメントマーク領域を有し、
前記アライメントマーク領域には、少なくとも前記第2方向を特定するためのアライメントマークが配置されており、
前記第2領域は、検査用マーク領域を有し、
前記第2スクライブ領域のうち、前記交差領域以外の領域は、前記アライメントマーク領域および前記検査用マーク領域を有しない。
この半導体ウェハによれば、1枚の半導体ウェハ当りの前記半導体チップ領域の集積度、収率を向上させることができ、さらに、重ね合わせずれの検査を高い精度で行うことができる。この理由については、後述する。
本発明に係る半導体ウェハにおいて、
前記検査用マーク領域には、合わせずれ検査用マークが複数配置されており、
前記第2領域が有する前記検査用マーク領域において、前記合わせずれ検査用マークは、第1方向に沿って1列に並んでいることができる。
本発明に係る第1のレチクルは、
半導体ウェハの露光に用いられるレチクルであって、
半導体チップ領域パターンと、
第1方向に沿って形成された複数の第1スクライブ領域パターンと、
前記第1方向に直交する第2方向に沿って形成された第2スクライブ領域パターンと、を含み、
前記第1スクライブ領域パターンおよび前記第2スクライブ領域パターンは、交差領域にて交差し、
前記複数の第1スクライブ領域パターンのうちの1つである第1端部スクライブ領域パターンは、前記レチクルの前記第1方向に沿った端部のうちの一方に設けられ、
前記複数の第1スクライブ領域パターンのうちの1つである第2端部スクライブ領域パターンは、前記端部のうちの他方に設けられ、
前記第1端部スクライブ領域パターンの幅は、前記第2端部スクライブ領域パターンの幅よりも広く、
前記第1端部スクライブ領域パターンは、アライメントマーク領域パターンを有し、
前記アライメントマーク領域パターンには、少なくとも前記第2方向を特定するためのアライメントマークパターンが配置されており、
前記第2端部スクライブ領域パターンは、検査用マーク領域パターンを有し、
前記第2スクライブ領域パターンのうち、前記交差領域以外の領域は、前記アライメントマーク領域パターンおよび前記検査用マーク領域パターンを有しない。
本発明に係る第1のレチクルにおいて、
前記第1端部スクライブ領域パターンは、さらにTEG領域パターンを有し、
前記第1端部スクライブ領域パターンが有する前記TEG領域パターンは、1つであり、
前記第1端部スクライブ領域パターンが有する前記アライメントマーク領域パターンは、1つであり、
前記第1端部スクライブ領域パターンが有する前記TEG領域パターンと、前記第1端部スクライブ領域パターンが有する前記アライメントマーク領域パターンとは、前記第1方向に隣り合って配置されていることができる。
本発明に係る第2のレチクルは、
半導体ウェハの露光に用いられるレチクルであって、
半導体チップ領域パターンと、
第1方向に沿って形成された1以上の第1スクライブ領域パターンと、
前記第1方向に直交する第2方向に沿って形成された第2スクライブ領域パターンと、を含み、
前記第1スクライブ領域パターンのうちの1つであって、所定の第1スクライブ領域パターンは、TEG領域パターンおよびアライメントマーク領域パターンを有し、
前記所定の第1スクライブ領域パターンが有する前記TEG領域パターンは、1つであり、
前記所定の第1スクライブ領域パターンが有する前記アライメントマーク領域パターンは、1つであり、
前記所定の第1スクライブ領域パターンが有する前記TEG領域パターンと、前記所定の第1スクライブ領域パターンが有する前記アライメントマーク領域パターンとは、前記第1方向に隣り合って配置されている。
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
1. まず、本実施形態に係る半導体ウェハ100について説明する。図1は、本実施形態に係る半導体ウェハ100を模式的に示す平面図である。図2は、図1のII−II線における断面を示す図である。図3は、図1のIII−III線における断面を示す図である。なお、図1には、便宜上、露光装置の露光ショットのうち4ショット分(第1〜第4ショット90a〜90d)を図示しているが、ショット数は特に限定されるわけではない。また、図示の例では、露光装置の1ショットには、半導体チップ領域50が、X方向に1個配置されており、Y方向に5個配列されているが、各方向に配列される数も特に限定されるわけではない。なお、露光装置の1ショットとは、1枚のレチクル(フォトマスク)に形成された全パターンが、1回の露光により半導体ウェハに転写された範囲をいう。
本実施形態に係る半導体ウェハ100は、図1に示すように、複数の半導体チップ領域50と、第1スクライブ領域80と、第2スクライブ領域82と、を含む。
半導体チップ領域50は、図1に示すように、矩形(正方形を含む。以下同じ。)の平面形状を有する。図示の例では、半導体チップ領域50は、長方形の平面形状を有し、短辺は第1方向(以下「Y方向」ともいう)に平行であり、長辺は第1方向に直交する第2方向(以下「X方向」ともいう)に平行である。
半導体チップ領域50において、基板10の表面近傍には、例えばMOSトランジスタなどの半導体素子(図示せず)、配線層(図示せず)、素子分離領域16(図2および図3参照)などが形成されている。基板10の上には、図2および図3に示すように、第1〜第5層間絶縁層12a〜12eが順に形成されている。また、基板10の上には、ガードリング30が形成されている。ガードリング30は、半導体チップ領域50における半導体素子などを取り囲んでおり、ガードリング30の外側からの水分の浸入を防ぐことができる。ガードリング30は、例えば、タングステンからなるプラグ層32と、アルミニウムからなる金属層34とを交互に積層させて形成されることができる。第5層間絶縁層12eの上には、パッド部18およびパッシベーション層20が形成されている。パッド部18上の所定の領域では、パッシベーション層20が開口されており、開口部22が形成されている。なお、半導体チップ領域50において、各層間絶縁層上に形成された配線層、上下の配線層間を電気的に接続するコンタクト層などの図示は省略している。
第1スクライブ領域80は、図1に示すように、Y方向に沿って形成されている。第1スクライブ領域80のそれぞれは、X方向に並んだ半導体チップ領域50のそれぞれを区分している。即ち、第1スクライブ領域80は、隣り合う半導体チップ領域50の短辺間に設けられている。第1スクライブ領域80は、半導体ウェハ100の一方の端部から他方の端部まで直線上に連続して形成されている。
図4は、1つの第1スクライブ領域80のみを模式的に示す平面図である。第1スクライブ領域80は、図4に示すように、Y方向に平行な仮想線92により第1領域88および第2領域89に分割される。第1領域88の幅(X方向の幅)は、第2領域89の幅(X方向の幅)よりも広い。第1領域88は、アライメントマーク領域60を有している。例えば図示の例では、1つの第1領域88(露光ショットのうち2ショット分)に対して、2つのアライメントマーク領域60が設けられている。アライメントマーク領域60には、露光装置による露光時に、レチクルのアライメント位置を検出するための第1、第2アライメントマーク64,65が配置されることができる。アライメントを行う際には、第1アライメントマーク64により、第1方向(Y方向)を特定することができる。また、第2アライメントマーク65により、第2方向(X方向)を特定することができる。第1、第2アライメントマーク64,65は、例えば、図1および図4に示すように、長方形の平面形状を有することができる。例えば図示の例では、第1アライメントマーク64の長辺はY方向に平行であり、短辺はX方向に平行であり、第2アライメントマーク65の長辺はX方向に平行であり、短辺はY方向に平行である。また、例えば図示の例では、1つのアライメントマーク領域60において、2つの第1アライメントマーク64が、1つの第2アライメントマーク65を介して、Y方向に並んで配置されている。なお、第1、第2アライメントマーク64,65の数と配置については、図示の例に限定されるわけではない。
第1領域88は、さらに、検査用マーク領域62およびTEG領域70を有していることができる。例えば図示の例では、1つの第1領域88(露光ショットのうち2ショット分)に対して、4つの検査用マーク領域62が設けられている。検査用マーク領域62には、合わせずれ検査用マーク63が複数配置されることができる。例えば図示の例では、6つの合わせずれ検査用マーク63が、X方向に3つ、Y方向に2つ並んで配置されている。なお、合わせずれ検査用マーク63の数と配置については、図示の例に限定されるわけではない。合わせずれ検査用マーク63は、基板10の上方に形成された下層のデバイスパターンと上層のデバイスパターンとの重ね合わせずれの検査に用いられることができる。合わせずれ検査用マーク63は、例えば、図1および図4に示すように、矩形の平面形状を有することができる。例えば図示の例では、合わせずれ検査用マーク63は、長方形の平面形状を有し、短辺はX方向に平行であり、長辺はY方向に平行である。TEG領域70には、図1および図4に示すように、各種のTEG71が配置される。
第2領域89は、検査用マーク領域62を有している。例えば図示の例では、1つの第2領域89(露光ショットのうち2ショット分)に対して、4つの検査用マーク領域62が設けられている。検査用マーク領域62には、合わせずれ検査用マーク63が複数配置されることができる。第2領域89が有する検査用マーク領域62において、合わせずれ検査用マーク63は、Y方向に沿って1列に並んでいることができる。例えば図示の例では、2つの合わせずれ検査用マーク63が、X方向に1つ、Y方向に2つ並んで配置されている。なお、合わせずれ検査用マーク63の数と配置については、図示の例に限定されるわけではない。第2領域89は、さらにTEG領域70を有していることができる。
第2スクライブ領域82は、図1に示すように、X方向に沿って形成されている。第2スクライブ領域82のそれぞれは、Y方向に並んだ半導体チップ領域50のそれぞれを区分している。即ち、第2スクライブ領域82は、隣り合う半導体チップ領域50の長辺間に設けられている。第2スクライブ領域82は、半導体ウェハ100の一方の端部から他方の端部まで直線上に連続して形成されている。
第1スクライブ領域80の幅は、第2スクライブ領域82の幅よりも広くすることができる。即ち、隣り合う半導体チップ領域50の短辺間の距離は、隣り合う半導体チップ領域50の長辺間の距離よりも長くすることができる。幅の広い第1スクライブ領域80には、アライメントマーク領域60、検査用マーク領域62、およびTEG領域70が配置されていることができる。また、幅の狭い第2スクライブ領域82のうち、第1スクライブ領域80と交差する領域以外の領域には、アライメントマーク領域60、検査用マーク領域62、およびTEG領域70は配置されていないことができる。これにより、半導体チップ領域50の短辺間の第1スクライブ領域80よりも数の多い長辺間の第2スクライブ領域82の幅を可能な限り狭くすることができるので、1枚の半導体ウェハ100当りの半導体チップ領域50の集積度、収率を向上させることができる。
図2に示すように、第1スクライブ領域80には、例えばアルミニウムなどからなる導電層72が各層間絶縁層上に形成されている。導電層72は、例えば、アライメントマーク領域60、検査用マーク領域62における各種のマークや、TEG領域70における配線などを構成している。第1スクライブ領域80上では、パッシベーション層20が開口されており、第1開口部84が形成されることができる。第1開口部84は、例えばパッド部18上の開口部22と同一工程で形成されることができる。この際、パッシベーション層20をエッチングして、図2に示すように、例えば第5層間絶縁層12eの上部をオーバーエッチングすることができる。第1開口部84は、パッシベーション層20を貫通することができ、さらに、第1開口部84により、第5層間絶縁層12eは途中まで開口されることができる。平面視において、第1開口部84が形成された領域は、第1スクライブ領域80と一致することができる。言い換えるならば、第1スクライブ領域80とは、例えば、パッシベーション層20の第1開口部84が形成された領域であるということができる。なお、第1スクライブ領域80において、例えば、上下の導電層72の間を電気的に接続するコンタクト層などの図示は省略している。
一方、第2スクライブ領域82のうち、第1スクライブ領域80と交差する領域以外の領域には、マーク領域およびTEG領域が配置されないことができるため、第1スクライブ領域80に形成されている導電層72のような導電層は形成されないことができる(図3参照)。第2スクライブ領域82上では、パッシベーション層20が開口されており、第2開口部86が形成されることができる。第2開口部86は、上述した第1開口部84と同様に、図3に示すように、パッシベーション層20を貫通することができ、さらに、第2開口部86により、第5層間絶縁層12eは途中まで開口されることができる。平面視において、第2開口部86が形成された領域は、第2スクライブ領域82と一致することができる。言い換えるならば、第2スクライブ領域82とは、例えば、パッシベーション層20の第2開口部86が形成された領域であるということができる。
半導体チップ領域50は、X方向に複数個(図示の例では2個)配列されており、Y方向に複数個(図示の例では10個)配列されている。X方向では、各半導体チップ領域50は、第1スクライブ領域80を挟んでおり、Y方向では、各半導体チップ領域50は、第2スクライブ領域82を挟んでいる。
半導体ウェハ100のダイシングは、第1スクライブ領域80に沿って(即ちY方向に)行われ、第2スクライブ領域82に沿って(即ちX方向に)行われることができる。半導体ウェハ100のダイシングは、例えば、図2および図3に示すように、幅の広いブレードと幅の狭いブレードを用いて2段階で行うことができる。図2および図3に示す一点鎖線81,83は、ブレードにより切削される部分を模式的に示している。第1スクライブ領域80に沿って行われるダイシングは、例えば、まず、一方の端部に沿って行われ、次に、他方の端部に沿って行われることができる。即ち、例えば、まず、第1スクライブ領域80の内側であって、X方向に隣り合う半導体チップ領域50のうち、一方の半導体チップ領域50に近接した領域に沿ってダイシングを行うことができる。次に、第1スクライブ領域80の内側であって、他方の半導体チップ領域50に近接した領域に沿ってダイシングを行うことができる。
2. 次に、本実施形態に係るレチクル1000について説明する。図5は、本実施形態に係るレチクル1000を模式的に示す平面図である。
レチクル1000は、図1に示す半導体ウェハ100の露光工程に用いられる。レチクル1000には、露光装置の1ショットに対応したパターンが設けられている。なお、レチクル1000における各パターンが、対応する半導体ウェハ100の1ショットの領域内における各領域と同様である点(例えば、形状、配置、数など)については、その説明を省略する。
図1に示す半導体チップ領域50および第2スクライブ領域82は、それぞれ図5に示す半導体チップ領域パターン500および第2スクライブ領域パターン820を転写することにより形成されることができる。
また、図1に示す第1スクライブ領域80のうちの第1領域88は、図5に示す第1スクライブ領域パターン800のうちの1つである第1端部スクライブ領域パターン880を転写することにより形成されることができる。第1端部スクライブ領域パターン880は、図5に示すように、レチクル1000のY方向に沿った端部のうちの一方に設けられている。また、図1に示す第1スクライブ領域80のうちの第2領域89は、図5に示す第1スクライブ領域パターン800のうちの1つである第2端部スクライブ領域パターン890を転写することにより形成されることができる。第2端部スクライブ領域パターン890は、図5に示すように、レチクル1000のY方向に沿った端部のうちの他方に設けられている。
例えば図示の例では、5つの半導体チップ領域パターン500の領域は、2つの第1スクライブ領域パターン800(第1端部スクライブ領域パターン880および第2端部スクライブ領域パターン890)と、5つの第2スクライブ領域パターン820とにより、画定されている。なお、半導体チップ領域パターン500、第1スクライブ領域パターン800、および第2スクライブ領域パターン820のそれぞれの数については、図示の例に限定されるわけではない。
第1端部スクライブ領域パターン880が有するTEG領域パターン700は、図5に示すように、1つであることができる。同様に、第1端部スクライブ領域パターン880が有するアライメントマーク領域パターン600は、1つであることができる。第1端部スクライブ領域パターン880が有するTEG領域パターン700と、第1端部スクライブ領域パターン880が有するアライメントマーク領域パターン600とは、Y方向に隣り合って配置されていることができる。
また、図1に示すアライメントマーク領域60は、図5に示すアライメントマーク領域パターン600を転写することにより形成されることができる。より具体的には、図1に示す第1アライメントマーク64および第2アライメントマーク65は、図5に示す第1アライメントマークパターン640および第2アライメントマークパターン650を転写することにより形成されることができる。また、図1に示す検査用マーク領域62は、図5に示す検査用マーク領域パターン620を転写することにより形成されることができる。より具体的には、図1に示す合わせずれ検査用マーク63は、図5に示す合わせずれ検査用マークパターン630を転写することにより形成されることができる。また、図1に示すTEG領域70は、図5に示すTEG領域パターン700を転写することにより形成されることができる。より具体的には、図1に示すTEG71は、図5に示すTEGパターン710を転写することにより形成されることができる。
3. 本実施形態に係る半導体ウェハ100では、第1スクライブ領域80が、幅の広い第1領域88と幅の狭い第2領域89とに分割される。第1領域88は、X方向を特定するための第2アライメントマーク65が配置されたアライメントマーク領域60を有する。即ち、第1領域88の幅は、X方向が長辺である長方形の平面形状を有する第2アライメントマーク65のX方向の幅(例えば700μm〜800μm)と同程度にすることができる。一方、第2領域89は、検査用マーク領域62を有する。即ち、第2領域89の幅は、検査用マーク領域62のX方向の幅と同程度にすることができる。特に、第2領域89が有する検査用マーク領域62において、合わせずれ検査用マーク63を、Y方向に沿って1列に並べることにより、X方向に並べる場合に比べ、第2領域89の幅を狭くすることができる。また、合わせずれ検査用マーク63の平面形状を長方形とした場合、X方向を短辺とすることにより、X方向を長辺とする場合に比べ、第2領域89の幅を狭くすることができる。なお、合わせずれ検査用マーク63のX方向の幅は、例えば、50μm〜70μmである。
また、第1領域88は第2領域89よりも幅が広いため、第1領域88に検査用マーク領域62を配置することは容易である。第1領域88と第2領域89との双方に検査用マーク領域62を配置することにより、上述した重ね合わせずれの検査を高い精度で行うことができる。特に、半導体ウェハ100のうちの1ショット内において、図1に示すように、4隅に検査用マーク領域62を配置することにより、重ね合わせずれの検査を、より高い精度で行うことができる。
また、本実施形態では、第2スクライブ領域82のうち、第1スクライブ領域80と交差する領域以外の領域には、アライメントマーク領域60、検査用マーク領域62、およびTEG領域70を配置しないことができる。この場合であっても、本実施形態によれば、重ね合わせずれの検査において高い精度を維持しつつ、第1スクライブ領域80の幅(即ち、第1領域88の幅と第2領域89の幅の総和)を可能な限り狭くすることができる。つまり、半導体ウェハ100の露光工程における1ショット内に、アライメントマーク領域60および検査用マーク領域62を効率良く配置することができる。その結果、所望の検査精度を確保しつつ、1枚の半導体ウェハ100当りの半導体チップ領域50の集積度、収率を向上させることができる。
また、本実施形態に係るレチクル1000を用いて露光工程を行うことにより、上述したような作用効果を奏することのできる半導体ウェハ100を提供することができる。
また、本実施形態に係るレチクル1000では、第1スクライブ領域パターン800のうちの1つであって、所定の第1スクライブ領域パターン800(第1端部スクライブ領域パターン880)は、TEG領域パターン700およびアライメントマーク領域パターン600を有する。そして、このTEG領域パターン700は、図5に示すように、1つであることができる。同様に、このアライメントマーク領域パターン600は、1つであることができる。そして、このTEG領域パターン700と、このアライメントマーク領域パターン600とは、Y方向に隣り合って配置されていることができる。例えば、アライメントマーク領域パターン600を挟むようにして、2つのTEG領域パターン700を配置するような場合には、アライメントマーク領域パターン600に対する2つのTEG領域パターン700の対称性が悪い場合がある。この場合には、半導体ウェハ100に転写されたアライメントマーク領域60に対する2つのTEG領域70の対称性が悪くなる。その結果、半導体ウェハ100に対するレチクル1000のアライメント工程において、第1、第2アライメントマーク64,65を読み取る際に、干渉が起こりやすくなり、第1、第2アライメントマーク64,65の解像度が低下することがある。
これに対し、本実施形態によれば、第1端部スクライブ領域パターン880において、1つのアライメントマーク領域パターン600と1つのTEG領域パターン700とが隣り合って配置されるので、アライメントマーク領域パターン600に対するTEG領域パターン700の対称性の悪化は生じない。従って、本実施形態によれば、半導体ウェハ100に対するレチクル1000のアライメントを良好に行うことができる。
4. 上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
本実施形態に係る半導体ウェハを模式的に示す平面図。 図1のII−II線における断面を示す図。 図1のIII−III線における断面を示す図。 本実施形態に係る半導体ウェハの要部を模式的に示す平面図。 本実施形態に係るレチクルを模式的に示す平面図。
符号の説明
10 基板、12a〜12e 第1〜第5層間絶縁層、16 素子分離領域、18 パッド部、20 パッシベーション層、22 開口部、30 ガードリング、32 プラグ層、34 金属層、50 半導体チップ領域、60 アライメントマーク領域、62 検査用マーク領域、63 合わせずれ検査用マーク、64 第1アライメントマーク、65 第2アライメントマーク、70 TEG領域、71 TEG、72 導電層、80 第1スクライブ領域、82 第2スクライブ領域、84 第1開口部、86 第2開口部、88 第1領域、89 第2領域、90a〜90d 第1〜第4ショット、92 仮想線、100 半導体ウェハ、500 半導体チップ領域パターン、600 アライメントマーク領域パターン、620 検査用マーク領域パターン、630 合わせずれ検査用マークパターン、640 第1アライメントマークパターン、650 第2アライメントマークパターン、700 TEG領域パターン、710 TEGパターン、800 第1スクライブ領域パターン、820 第2スクライブ領域パターン、880 第1端部スクライブ領域パターン、890 第2端部スクライブ領域パターン,1000 レチクル

Claims (5)

  1. 複数の半導体チップ領域と、
    第1方向に沿って形成された第1スクライブ領域と、
    前記第1方向に直交する第2方向に沿って形成された第2スクライブ領域と、を含み、
    前記第1スクライブ領域および前記第2スクライブ領域は、前記複数の半導体チップ領域を区分し、かつ、交差領域にて交差し、
    前記第1スクライブ領域は、前記第1方向に平行な仮想線により第1領域および第2領域に分割され、
    前記第1領域の幅は、前記第2領域の幅よりも広く、
    前記第1領域は、アライメントマーク領域を有し、
    前記アライメントマーク領域には、少なくとも前記第2方向を特定するためのアライメントマークが配置されており、
    前記第2領域は、検査用マーク領域を有し、
    前記第2スクライブ領域のうち、前記交差領域以外の領域は、前記アライメントマーク領域および前記検査用マーク領域を有しない、半導体ウェハ。
  2. 請求項1において、
    前記検査用マーク領域には、合わせずれ検査用マークが複数配置されており、
    前記第2領域が有する前記検査用マーク領域において、前記合わせずれ検査用マークは、第1方向に沿って1列に並んでいる、半導体ウェハ。
  3. 半導体ウェハの露光に用いられるレチクルであって、
    半導体チップ領域パターンと、
    第1方向に沿って形成された複数の第1スクライブ領域パターンと、
    前記第1方向に直交する第2方向に沿って形成された第2スクライブ領域パターンと、を含み、
    前記第1スクライブ領域パターンおよび前記第2スクライブ領域パターンは、交差領域にて交差し、
    前記複数の第1スクライブ領域パターンのうちの1つである第1端部スクライブ領域パターンは、前記レチクルの前記第1方向に沿った端部のうちの一方に設けられ、
    前記複数の第1スクライブ領域パターンのうちの1つである第2端部スクライブ領域パターンは、前記端部のうちの他方に設けられ、
    前記第1端部スクライブ領域パターンの幅は、前記第2端部スクライブ領域パターンの幅よりも広く、
    前記第1端部スクライブ領域パターンは、アライメントマーク領域パターンを有し、
    前記アライメントマーク領域パターンには、少なくとも前記第2方向を特定するためのアライメントマークパターンが配置されており、
    前記第2端部スクライブ領域パターンは、検査用マーク領域パターンを有し、
    前記第2スクライブ領域パターンのうち、前記交差領域以外の領域は、前記アライメントマーク領域パターンおよび前記検査用マーク領域パターンを有しない、レチクル。
  4. 請求項3において、
    前記第1端部スクライブ領域パターンは、さらにTEG領域パターンを有し、
    前記第1端部スクライブ領域パターンが有する前記TEG領域パターンは、1つであり、
    前記第1端部スクライブ領域パターンが有する前記アライメントマーク領域パターンは、1つであり、
    前記第1端部スクライブ領域パターンが有する前記TEG領域パターンと、前記第1端部スクライブ領域パターンが有する前記アライメントマーク領域パターンとは、前記第1方向に隣り合って配置されている、レチクル。
  5. 半導体ウェハの露光に用いられるレチクルであって、
    半導体チップ領域パターンと、
    第1方向に沿って形成された1以上の第1スクライブ領域パターンと、
    前記第1方向に直交する第2方向に沿って形成された第2スクライブ領域パターンと、を含み、
    前記第1スクライブ領域パターンのうちの1つであって、所定の第1スクライブ領域パターンは、TEG領域パターンおよびアライメントマーク領域パターンを有し、
    前記所定の第1スクライブ領域パターンが有する前記TEG領域パターンは、1つであり、
    前記所定の第1スクライブ領域パターンが有する前記アライメントマーク領域パターンは、1つであり、
    前記所定の第1スクライブ領域パターンが有する前記TEG領域パターンと、前記所定の第1スクライブ領域パターンが有する前記アライメントマーク領域パターンとは、前記第1方向に隣り合って配置されている、レチクル。
JP2005234243A 2005-08-12 2005-08-12 半導体ウェハおよびレチクル Withdrawn JP2007049067A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005234243A JP2007049067A (ja) 2005-08-12 2005-08-12 半導体ウェハおよびレチクル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005234243A JP2007049067A (ja) 2005-08-12 2005-08-12 半導体ウェハおよびレチクル

Publications (1)

Publication Number Publication Date
JP2007049067A true JP2007049067A (ja) 2007-02-22

Family

ID=37851624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005234243A Withdrawn JP2007049067A (ja) 2005-08-12 2005-08-12 半導体ウェハおよびレチクル

Country Status (1)

Country Link
JP (1) JP2007049067A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214243A (ja) * 2006-02-08 2007-08-23 Renesas Technology Corp 半導体装置の製造方法
JP2009164521A (ja) * 2008-01-10 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置とその製造方法、及び露光用マスク
JP2011029498A (ja) * 2009-07-28 2011-02-10 Renesas Electronics Corp 半導体装置の製造方法
JP2014003088A (ja) * 2012-06-15 2014-01-09 Fujitsu Semiconductor Ltd 露光方法、露光装置およびフォトマスク
CN104281010A (zh) * 2013-07-09 2015-01-14 佳能株式会社 形成方法和基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214243A (ja) * 2006-02-08 2007-08-23 Renesas Technology Corp 半導体装置の製造方法
JP2009164521A (ja) * 2008-01-10 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置とその製造方法、及び露光用マスク
JP2011029498A (ja) * 2009-07-28 2011-02-10 Renesas Electronics Corp 半導体装置の製造方法
CN101986426A (zh) * 2009-07-28 2011-03-16 瑞萨电子株式会社 半导体器件制造方法
US8367432B2 (en) 2009-07-28 2013-02-05 Renesas Electronics Corporation Manufacturing method of semiconductor device
JP2014003088A (ja) * 2012-06-15 2014-01-09 Fujitsu Semiconductor Ltd 露光方法、露光装置およびフォトマスク
CN104281010A (zh) * 2013-07-09 2015-01-14 佳能株式会社 形成方法和基板
US9291903B2 (en) 2013-07-09 2016-03-22 Canon Kabushiki Kaisha Forming method and substrate

Similar Documents

Publication Publication Date Title
US11876054B2 (en) Overlay mark and method of making
US7755207B2 (en) Wafer, reticle, and exposure method using the wafer and reticle
US10566290B2 (en) Alignment mark and measurement method thereof
KR20010112104A (ko) 반도체장치 및 그 제조방법
JP2007096239A (ja) 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法
JP2007214243A (ja) 半導体装置の製造方法
JP2006523949A (ja) 非長方形状のダイを有する半導体ウェハ
JP2002329662A (ja) オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法
JP2007049067A (ja) 半導体ウェハおよびレチクル
KR20070018527A (ko) 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
JP5833855B2 (ja) オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
KR20090097126A (ko) 투영 노광 장치용 레티클 및 그를 이용한 노광 방법
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP4211892B2 (ja) 半導体ウェハ
JP2007173325A (ja) 半導体装置の製造方法
US20220077073A1 (en) Semiconductor devices
JP2541028Y2 (ja) 半導体装置
JP4891962B2 (ja) 半導体装置の製造方法
JP2007081038A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2007335459A (ja) 半導体ウエハ、半導体装置、及び半導体装置の製造方法
JP2007053140A (ja) 半導体装置
JP4878926B2 (ja) 測長用モニター
JP2008205163A (ja) 半導体ウェハ及びレチクル並びにそのレチクルを用いた露光方法
JP2007053138A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080602

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090615