JP2008205163A - 半導体ウェハ及びレチクル並びにそのレチクルを用いた露光方法 - Google Patents

半導体ウェハ及びレチクル並びにそのレチクルを用いた露光方法 Download PDF

Info

Publication number
JP2008205163A
JP2008205163A JP2007039087A JP2007039087A JP2008205163A JP 2008205163 A JP2008205163 A JP 2008205163A JP 2007039087 A JP2007039087 A JP 2007039087A JP 2007039087 A JP2007039087 A JP 2007039087A JP 2008205163 A JP2008205163 A JP 2008205163A
Authority
JP
Japan
Prior art keywords
exposure
region
reticle
device chip
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007039087A
Other languages
English (en)
Other versions
JP5072384B2 (ja
Inventor
Kenji Nishihara
謙司 西原
Koichi Sagawa
恒一 寒川
Hideji Miyake
秀次 三宅
Toru Haruki
徹 春木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2007039087A priority Critical patent/JP5072384B2/ja
Publication of JP2008205163A publication Critical patent/JP2008205163A/ja
Application granted granted Critical
Publication of JP5072384B2 publication Critical patent/JP5072384B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00Energy generation of nuclear origin
    • Y02E30/30Nuclear fission reactors

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】半導体ウェハの位置合せ用のアライメントマークの形成領域の近傍に形成されるデバイスチップと他の領域に形成されるデバイスチップの電気的特性を均一化させることにより、歩留まりを向上させる。
【解決手段】半導体ウェハ2は、多層配線構造をなす基板の平面内に複数形成されたデバイスチップ領域4と、デバイスチップ領域4をそれぞれに分離するためにデバイスチップ領域4の周囲に形成されたスクライブライン8と、ブランク領域6と、を備えている。ブランク領域6はアライメント領域10を少なくとも1つ含み、アライメント領域10の最上層表面の金属膜パターンによってアライメントマークを構成している。アライメント領域10はデバイスチップ領域4と同じ大きさをもち、最上層より下の配線層にデバイスチップ領域4の同じ層に形成されているパターンと同じパターンが形成され、最上層にアライメントマークとなる金属膜が形成されている。
【選択図】図1

Description

本発明は、半導体ウェハ及びレチクル並びにそのレチクルを用いた露光方法に関するものである。
アナログ回路を備えた半導体装置では、アナログ特性を向上させるために、通常はレーザートリミングが行なわれる。このレーザートリミング工程では、半導体ウェハの位置と角度(θ)を合わせる方法として、半導体ウェハの最上層のスクライブラインなどウェハ上の露光領域以外の領域に、例えばアルミニウム又はアルミニウム合金などの導電性材料からなるアライメントマークを配置し、このアライメントマークを利用してウェハの位置と角度を合わせる方法がある。また、別の方法として、半導体装置の電気的な特性を測定するためのTEG(Test Element Group)チップを複数配置し、TEGチップを利用してθ合わせを行なう方法もある。
半導体装置の製造において、1枚の半導体ウェハで製造可能なデバイスチップの個数を増加させることは製造コストの低減化などに繋がるために重要な課題となっている。そのため、スクライブラインの幅を狭くする方法などが提案されているが、スクライブラインの幅を狭くすると、アライメントマークやTEGチップを形成することが困難になる。
そこで、半導体ウェハの面内にデバイスチップ領域とは異なる領域を設け、その領域内にアライメントマークやTEG領域を配置することが提案されている(例えば、特許文献1参照)。
デバイスチップ領域とは異なる領域にアライメントマークを形成する一例を図5を用いて説明する。図5の(A)は半導体ウェハの露光マップ図であり、(B)は露光に用いるレチクルの一例を示す平面図である。
半導体ウェハ42の平面内に複数のデバイスチップ領域44がマトリクス状に形成されている。太い実線枠で示された領域46はアライメントマークを形成するためのアライメントマーク形成領域である。このような半導体ウェハ42に対しては、例えば図5(B)に示すようなレチクル50を用いることで1枚のレチクルでデバイスチップ領域44とアライメントマーク形成領域46との両方に対して露光を行なうことが提案されて、実施もされている(例えば、特許文献2を参照。)。
レチクル50には、1回の露光動作で複数のデバイスチップ領域44を露光できるように複数のデバイスチップ露光用領域54が複数の列をなして配列されたデバイスチップ露光部52aと、アライメントマーク形成領域46を露光するためのアライメントマーク露光部52bが設けられている。
レチクル50を用いた逐次露光において、図5(A)の実線枠48で示されるような露光範囲のレイアウトが一例として考えられる。実線枠48は1回の露光動作でレチクル50の露光部52aによって露光される範囲を示している。すなわち、半導体ウェハ42のデバイスチップ領域44を露光する際は、遮光用ブラインドを用いてアライメントマーク露光部52への光を遮断してデバイスチップ露光部52aからの透過光のみが半導体ウェハ42に照射されるようにし、露光範囲48ごとに逐次露光する。アライメントマーク形成領域46を露光する際は、遮光用ブラインドを用いてデバイスチップ露光部52aへの光を遮断してアライメントマーク露光部52bからの透過光のみが半導体ウェハ42に照射されるようにし、アライメントマーク露光部52bを用いて半導体ウェハ42のアライメントマーク形成領域46を露光する。
半導体ウェハ42の最上層については、上記の逐次露光を行なうことによって問題なく所望のパターンをその層に形成することができる。しかし、アライメントパターンは最上層のみに形成されていればよいため、最上層よりも下の配線層については上記の逐次露光を行なう必要はない。
最上層よりも下の配線層についても最上層と同様の逐次露光を行なった場合、最上層より下の配線層のアライメントマーク形成領域46にも金属膜からなるアライメントマークが形成される。そうすると、アライメントマーク形成領域46に形成された金属膜の面積に対する割合がデバイスチップ領域44よりも大きくなり、デバイスチップ領域44とアライメントマーク形成領域46とでその上に形成される層間絶縁膜の表面形状が異なってしまう。その結果、層間絶縁膜の表面平坦化を目的としたCMP(Chemical Mechanical Polishing)処理においてアライメントマーク形成領域46の近傍の領域と他の領域との間で研磨レートが異なり、アライメントマーク形成領域46の近傍のデバイスチップ領域44とそれ以外のデバイスチップ領域44とで電気的特性が異なってしまうという問題が生じた。
逆に、最上層よりも下の配線層について、デバイスチップ領域44の露光を図5(A)に示したレイアウトで行ない、アライメントマーク形成領域46を露光しなかった場合は、最上層より下の配線層のアライメントマーク形成領域46にアライメントマークが形成されないため、アライメントマーク形成領域46の上に形成される層間絶縁膜の表面形状は平坦なものとなり、デバイスパターンが形成されているデバイスチップ領域44の上の層間絶縁膜の表面形状と異なってしまうので、結局、CMP処理においてアライメントマーク形成領域46の近傍の領域と他の領域との間で研磨レートが異なり、アライメントマーク形成領域46の近傍のデバイスチップ領域44とそれ以外のデバイスチップ領域44とで電気的特性が異なってしまうという問題が生じた。
レチクル50のアライメントマーク露光部52bに特定のパターンを形成して、半導体ウェハ42に形成されるアライメントマーク形成領域における金属膜の割合をデバイスチップ領域44に近づけさせる方法も提案されているが、その方法を用いても、両者を完全に一致させることはできないためにアライメントマーク形成領域46近傍のデバイスチップ領域44の電気的特性とそれ以外のデバイスチップ領域44の電気的特性とが完全には一致しなかった。そのため、アライメントマーク形成領域近傍の一定範囲内に形成されたデバイスチップは製品チップとして取り出さずに廃棄していた。それによって、1枚の半導体ウェハで製造できる半導体チップの数が減少し、歩留まりが低下していた。
特開2001−135569号公報 特開2006−100791号公報
上記の観点から言えば、多層配線構造をなす半導体ウェハの製造プロセスのうち、各層を積層する際に実施されるCMP処理における研磨レートをアライメントマーク形成領域の近傍の領域とその他の領域とで等しくすれば、アライメントマーク形成領域の近傍に形成されたデバイスチップとその他の領域に形成されたデバイスチップの電気的特性を均一化することができる。そうすれば、アライメントマーク形成領域近傍に形成されたデバイスチップも製品チップとして取り出すことができ、一枚の半導体ウェハで取り出せるデバイスチップの個数が増加し、歩留まりを向上させることができる。
本発明は、半導体ウェハの位置合せ用のアライメントマークの形成領域の近傍に形成されるデバイスチップと他の領域に形成されるデバイスチップの電気的特性を均一化させることにより、歩留まりを向上させることを目的とするものである。
本発明の半導体ウェハは、多層配線構造をなす基板と、基板の平面内に複数形成されたデバイスチップ領域と、デバイスチップ領域をそれぞれに分離するために格子状に形成されたスクライブラインと、ブランク領域と、を備え、ブランク領域はアライメント領域を少なくとも1つ含み、その最上層表面の金属膜パターンによってアライメントマークを構成しており、該アライメント領域はデバイスチップ領域と同じ大きさをもち、最上層より下の配線層にデバイスチップ領域の同じ層に形成されているパターンと同じパターンが形成され、最上層にアライメントマークとなる金属膜が形成されていることを特徴とするものである。
アライメントマークとなる金属膜が形成されたアライメント領域の最上層より下の配線層にはデバイスチップ領域と同じパターンが形成されているので、その上に形成される層間絶縁膜の表面形状がデバイスチップ領域と同じになり、最上層までの積層工程におけるCMP処理でアライメント領域とその他の領域との間で研磨レートに差が生じなくなる。
本発明の半導体ウェハを構成する全ての層の同じ位置に検査用モニタが形成されていることが好ましい。
半導体ウェハの各層の例えばスクライブライン上などに、寸法検査、重ね合わせ検査、エッチング量検査等の検査をするための検査モニタを形成されることがある。検査モニタを各層に形成しておくと、その検査モニタを利用して例えばデバイスチップの列ごとの最終的な検査を検査装置で自動的に行なうことができる。しかし、この検査用モニタは全ての層で同じピッチで同じ位置に形成されていないと、自動的な検査が行なうことができない。したがって、半導体ウェハを構成する全ての層の同じ位置に検査用モニタが形成されていれば、その検査モニタを用いて検査装置で自動的に検査することができる。
また、本発明の半導体ウェハにおいては、アライメント領域の周囲にもスクライブラインが形成されていることが好ましい。ここでの「スクライブライン」とは、デバイスチップ領域の周囲に設けられているスクライブラインと同じスクライブラインを意味し、アライメントマークとなる金属膜が形成されていない領域のことである。そうすれば、半導体ウェハをダイシングする際にダイシングカッターが金属膜を切断することがなくなり、ダイシングカッターの刃に金属膜が付着しなくなるので、ダイシングカッターの切断性能の低下やそれに伴なって半導体ウェハに生じるクラックの発生などを防止することができる。
ブランク領域は所定個数のデバイスチップ領域がその周囲のスクライブラインとともに連続して一列に並んだ大きさと同じ大きさで形成されていることが好ましい。そうすれば、ブランク領域の面積が小さくなってデバイスチップ領域の個数が多くなるので、半導体ウェハ1枚で製造できるデバイスチップの個数が増加し、コストの低減が図れる。
また、ブランク領域は複数設けられていることが好ましい。そうすれば、ブランク領域に形成されているアライメントマークを利用して半導体ウェハの角度合わせを精度良く行なうことができる。
上記した本発明の半導体ウェハは本発明の露光方法を用いることで形成することができる。本発明の露光方法では、特に半導体ウェハの最上層については以下に示す本発明のレチクルを用いて露光する。
本発明のレチクル(以下、最上層配線形成用レチクルと呼ぶ。)は、光透過性の基板に、半導体ウェハのデバイスチップ領域に対して露光を行なうためのデバイスチップ露光用領域と、デバイスチップ領域の周囲にスクライブラインを形成するためのスクライブライン露光用領域と、が形成されたレチクルであって、所定個数のデバイスチップ露光用領域を含む第1露光部と、第1露光部とは別の領域に設けられ、デバイスチップ露光用領域を含む第2露光部と、第1露光部及び第2露光部とは別の領域に第2露光部と同じ大きさで形成された、半導体ウェハ上にアライメントマークを形成するためのアライメントマーク露光用領域を含むブランク露光部と、を備えているものである。
上記最上層配線形成用レチクルにおいて、アライメントマーク露光用領域の周囲にもスクライブライン露光用領域が設けられていることが好ましい。そうすれば、半導体ウェハに形成されるアライメントマークの周囲にスクライブラインが形成されるので、半導体ウェハをダイシングする際にダイシングカッターが金属膜を切断することがなくなり、ダイシングカッターの刃に金属膜が付着せず、ダイシングカッターの切断性能の低下やそれに伴なって半導体ウェハに生じるクラックの発生などを防止することができる。
第1露光部、第2露光部及びブランク露光部はそれぞれ、露光時に生じる該最上層配線形成用レチクルと遮光用ブラインドとの位置合せずれを解消するための遮光領域によって囲まれているようにしてもよい。
その場合、遮光領域は、該最上層配線形成用レチクルと遮光用ブラインドとの位置合せ精度ずれ幅の2倍以上の幅をもって第1露光部、第2露光部及びブランク露光部の周囲を囲っていることが好ましい。
第1露光部、第2露光部及びブランク露光部の周囲に遮光領域が設けられていない場合、最上層配線形成用レチクルと遮光用ブラインドとの位置合せずれが発生したときに、最上層配線形成用レチクルの本来遮光されるべき領域からの透過光が半導体ウェハに照射されてしまい、半導体ウェハの露光すべきでない領域が露光されてしまうという不具合が発生することが考えられる。そこで、その遮光領域の幅をレチクルと遮光用ブラインドとの位置合せ精度ずれ幅の2倍以上にしておけば、そのような不具合を確実に解消することができる。
ここで、「位置合せ精度ずれ幅」とは、露光装置における最上層配線形成用レチクルと遮光用ブラインドとの位置合せ精度から予測できるずれ幅をいう。
上記最上層配線形成用レチクルの第1露光部と第2露光部とを一体化してなる露光部を備えたレチクル(以下、下層配線形成用レチクルと呼ぶ。)を本発明の露光方法で使用することもできる。その使用方法を以下に述べる。
本発明の露光方法は、半導体ウェハのデバイスチップ領域を露光するためのデバイスチップ露光用領域が複数形成されている露光部をもつレチクルに光を照射し、そのレチクルからの透過光を半導体ウェハの所定の領域に照射することで露光を行なう露光方法であって、半導体ウェハの露光面全域を含む範囲を一定広さの範囲ごとに分割し、半導体ウェハの最上層より下の配線層については、本発明の下層配線形成用レチクルの露光部を用いて上記一定広さの範囲ごとに露光し、最上層については、上記一定広さの範囲をそれぞれ第1露光範囲と第2露光範囲とに分け、第1露光範囲に該当する範囲を本発明の最上層配線形成用レチクルの第1露光部を用いて露光し、第2露光範囲に該当する範囲を最上層配線形成用レチクルの第2露光部又はブランク露光部を用いて露光することを特徴とするものである。
上記露光方法の第1の特徴は、最上層よりも下の配線層については、アライメントマークとなるブランク領域を形成するためのブランク形成領域に該当する領域も含めて露光面全域に下層配線形成用レチクルを用いて露光を行なっている点である。そうすることで、ブランク形成領域にもデバイスチップ領域と同じパターンが形成され、その層の上に形成される層間絶縁膜の表面形状が面内で均一になり、層間絶縁膜の表面平坦化を目的としたCMP処理での研磨レートも面内で均一になる。
上記露光方法の第2の特徴は、半導体ウェハの露光面全域を含む範囲を一定広さの範囲ごとに分割し、最上層より下の配線層の露光ではその一定広さの範囲を1回の露光範囲とし、最上層の露光ではその一定広さの範囲を第1露光範囲と第2露光範囲とに分けている点である。上述したように、下層配線形成用レチクルの露光部とは、最上層配線形成用レチクルの第1露光部と第2露光部を一体化してなるものである。したがって、最上層とそれより下の配線層とで、ブランク領域を除いて、露光により形成されるパターンの位置関係が一致する。そうすると、例えば下層配線形成用レチクルの例えばスクライブライン露光用領域上などに検査用モニタを形成するためのパターンを形成し、最上層配線形成用レチクルのその対応する位置に同じパターンを形成しておけば、最上層に形成される検査用モニタの位置やピッチはそれより下の配線層と一致し、その検査用モニタを用いて検査装置で自動的に検査することが可能になる。
本発明の露光方法により形成される本発明の半導体ウェハは、アライメントマークを構成するブランク領域が、最上層より下の配線層にデバイスチップ領域の同じ層に形成されているパターンと同じパターンが形成され、最上層にアライメントマークとなる金属膜が形成されたアライメント領域を備えているので、アライメント領域の最上層より下の配線層にはデバイスチップ領域と同じパターンが形成されてその上に形成される層間絶縁膜の表面形状がデバイスチップ領域と同じであり、最上層までの積層工程におけるCMP処理でアライメント領域とその他の領域との間で研磨レートに差が生じず、半導体ウェハの平面内において均一な電気的特性をもつデバイスチップを形成することができる。これにより、ブランク領域の近傍のデバイスチップも製品チップとして取り出すことができるので、1枚の半導体ウェハで製造できるデバイスチップの個数が増加し、歩留まりが向上する。
以下に本発明の好適な実施形態を説明する。尚、以下に説明する本発明の実施例は本発明の好ましい形態の一例を示したにすぎず、本発明はこれに限定されるものではない。
本発明の半導体ウェハの一実施例を図面を参照しながら説明する。図1は本発明の半導体ウェハの一実施例を示す図であり、(A)は平面図、(B)はブランク領域を詳細に説明するためのブランク領域の拡大図である。
半導体ウェハ2は、シリコン基板の面上にデバイスチップを形成するためのデバイスチップ領域4が複数形成され、マトリクス状に配置されている。また、これらのデバイスチップ領域4をそれぞれに分離するために、ダイシング用のスクライブライン8が格子状に設けられている。(A)の斜線で示す領域6は、デバイスパターンを形成しないブランク領域であり、ブランク領域6は半導体ウェハ2の3箇所に互いに間隔をもって設けられている。
(B)に示されるように、ブランク領域6は、デバイスチップ領域4と同じ大きさで最上層表面に例えばアルミニウムやアルミニウム合金などの金属膜が形成されたアライメント領域10を一列に並んだ状態で5個含んでおり、それによってブランク領域6は、レーザートリミング装置等による半導体ウェハ2の位置合せに用いるアライメントマークを構成している。そして、各アライメント領域10の周囲にもスクライブライン8が形成されている。図示は省略されているが、アライメント領域10の最上層より下の配線層には、デバイスチップ領域4の同じ層に形成されているパターンと同じパターンが形成されている。
なお、この実施例においては、ブランク領域6内にアライメント領域10が一列に並んだ状態で5個含まれているが、本発明はこれに限定されるものではなく、アライメントマークの全体的な大きさがレーザートリミング装置等の装置で認識できる程度の大きさであればよく、その条件によっては4個以下又は6個以上のアライメント領域10が1列又は2列以上にわたって配列されているものであってもよい。ただし、ブランク領域6の面積が小さいほどデバイスチップ領域4を多く配置できるので、ブランク領域6はアライメント領域10が1列に並んで配置されていることが好ましい。
次に、上記の半導体ウェハを製造するための露光方法を説明する。図2は本発明の露光方法の一実施例を説明するための図であり、(A)は半導体ウェハの最上層より下の配線層への露光における露光範囲マップ図、(B)は半導体ウェハの最上層への露光における露光範囲マップ図である。また、図3はその露光方法で用いるレチクルの一例を示す平面図であり、(A)は半導体ウェハの最上層より下の配線層への露光において用いる下層配線形成用レチクル、(B)は半導体ウェハの最上層への露光において用いる最上層配線形成用レチクル、である。
[最上層より下の配線層への露光]
最上層より下の配線層への露光では、図3(A)に示された、例えばガラス基板などの透光性基板上に露光部22が形成された下層配線形成用レチクル20aを用いて行なう。露光部22は、例えばガラス基板などの透光性基板上に縦及び横にそれぞれ5個ずつ、計25個のデバイスチップ露光用領域24が形成されている。デバイスチップ露光用領域24は半導体ウェハ2のデバイスチップ領域14を露光するためのパターンが形成されたものである。デバイスチップ露光用領域24の周囲には半導体ウェハ2にスクライブラインを形成するためのスクライブライン露光用領域26が形成されている。露光部22の周囲には例えばクロムなどで構成された遮光領域28が設けられている。
図2(A)の18は下層配線形成用レチクル20aを用いた1回の露光動作での露光範囲を示している。破線で示された領域16は最上層にブランク領域を形成するためのブランク形成領域である。露光範囲18はブランク形成領域16がいずれかの露光範囲18の最端列となるように設定する。
最上層より下の配線層に対しては、下層配線形成用レチクル20aを用いて、半導体ウェハ2のブランク形成領域16を含む平面内全域に対して露光範囲18ごとに逐次露光する。これにより、ブランク形成領域16にもデバイスチップ領域14と同じパターンが形成され、その上に形成される層間絶縁膜の表面形状が半導体ウェハ2の面内において均一になり、層間絶縁膜の表面平坦化を目的としたCMP処理における研磨レートが半導体ウェハ2の面内において均一になる。
[最上層への露光]
最上層への露光は、図3(B)に示されたように、例えばガラス基板などの透光性基板上に第1露光部30a、第2露光部30b及びブランク露光部30cが形成された最上層配線形成用レチクル20bを用いて行なう。
最上層配線形成用レチクル20bについて説明すると、第1露光部30aは、縦に5個、横に4個、計20個のデバイスチップ露光用領域24が形成され、それらデバイスチップ露光用領域24の周囲にスクライブライン露光用領域26が形成されている。第2露光部30bは、5個のデバイスチップ露光用領域24が1列に並んだ状態で形成され、それらデバイスチップ露光用領域24の周囲にスクライブライン露光用領域26が形成されている。
第1露光部30aと第2露光部30bはデバイスチップ露光用領域24が縦に5列に並んで形成されているレチクル20aの露光部22を4列と1列に分割したもの、すなわち第1露光部30aと第2露光部30bを合わせると露光部22と同じ領域を露光するように形成されている。
ブランク露光部30cは第2露光部30bと同じ大きさで形成されており、アライメントマークの一部を構成するアライメント領域10(図1(B)を参照。)を形成するためのアライメント露光用領域25が縦1列に5個並んで形成されている。アライメント露光用領域25はデバイスチップ露光用領域24と同じ大きさで形成され、それぞれのアライメント露光用領域25の周囲にスクライブライン露光用領域26が形成されている。
最上層の露光は、最上層より下の配線層の1回の露光動作における露光範囲18を最上層配線形成用レチクル20bの第1露光部30aと第2露光部30bを用いた2回の露光動作で行なう。図2(B)の領域18aは第1露光部30aにより露光される第1露光範囲であり、領域18bは第2露光部18bにより露光される第2露光範囲である。また、最上層より下の配線層ではブランク形成領域16を含む露光範囲18も下層配線形成用レチクル20aの露光部22を用いて他の露光範囲18と同様に露光するが、最上層では同じ領域について、ブランク形成領域16を最上層配線形成用レチクル20bのブランク露光部30cを用いて露光し、残りの領域18aを第1露光部30aを用いて露光する。
上記したように、最上層配線形成用レチクル20bの第1露光部30aと第2露光部30bは下層配線形成用レチクル20aの露光部22を2つに分割したものであり、それらを合わせると露光部22と同じ領域になるように形成されている。そして、最上層の露光はそれよりも下の配線層における1回の露光範囲を第1露光部30aと第2露光部30bを用いて2回に分けて行なっているだけであるから、露光範囲18と第1露光範囲18a及び第2露光範囲18bはその位置関係が対応したものとなっている。そうすると、最上層配線形成用レチクル20bを用いた露光により最上層に形成されるパターンは、ブランク形成領域16を除いて、下層配線形成用レチクル20aを用いた露光により形成されるパターンと同じ領域になる。したがって、下層配線形成用レチクル20aの露光部22のスクライブライン露光用領域26上などの所定の位置に検査用モニタを形成するためのパターンを形成し、最上層配線形成用レチクル20bの第1露光部30a又は第2露光部30bの対応する位置に同じパターンを形成しておけば、最上層とそれよりも下の配線層とで形成された検査モニタの位置やピッチが完全に一致する。そうすれば、その検査モニタを用いて検査装置で自動で検査を行なうことができる。
露光方法としては、図4に示されるような露光装置を用いて行なう。最上層の露光において、この装置では、光源32からの光がレチクル20bの所望の領域にのみ光が照射されるように遮光用ブラインド34を用いる。遮光用ブラインド34は、(B)に示されるように、例えば遮光性材料からなる2枚のL字型部材34a,34bが点対象に配置され、これらの部材34a,34bが相対的に両方又は一方が移動することによって、光を透過させる範囲を限定するものである。遮光用ブラインド34によって限定され、レチクル20bの所定の領域を透過した光は縮小投影レンズ36によって縮小され、半導体ウェハ2の所定の領域に照射される。半導体ウェハ2の第1露光範囲18aを露光する場合は、レチクル20bの第1露光部30aのみに光源32からの光が照射されるように、遮光用ブラインド34を用いて第2露光部30b及びブランク露光部30cへの光を遮光する。半導体ウェハ2の第2露光範囲18bを露光する場合は、レチクル20bの第2露光部30bのみに光源32からの光が照射されるように、遮光用ブラインド34を用いて第1露光部30a及びブランク露光部30cへの光を遮光する。半導体ウェハ2のブランク形成領域16を露光する場合は、レチクル20bのブランク露光部30cのみに光源32からの光が照射されるように、遮光用ブラインド34を用いて第1露光部30a及び第2露光部30bへの光を遮光する。
なお、レチクル20bの第1露光部30a、第2露光部30b及びブランク露光部30cの周囲には、レチクル20bと遮光用ブラインド34との位置合せずれを解消するのに十分な幅をもつ遮光領域28が設けられていることが好ましい。特に、各露光部30a,30b及び30cの間の遮光領域の幅はレチクル20bと遮光用ブラインド34の位置合せ精度ずれ幅の2倍以上の幅が設けられていることが好ましい。そうすれば、レチクル20bと遮光用ブラインド34の位置合せにずれが生じても、用いるべきでないレチクル20bの露光部に光源32からの光が照射されることがなく、半導体ウェハ2の最上層の露光すべきでない領域が露光されるという不具合を防止できる。
なお、この実施例の露光方法では、半導体ウェハ2の最上層より下の配線層については下層配線形成用レチクル20a(図3(A)を参照。)を用いて露光範囲18ごとに露光し、最上層については露光範囲18を第1露光範囲18aと第2露光範囲18bに分けて最上層配線形成用レチクル20b(図3(B)を参照。)を用いて露光しているが、本発明はこれに限定されるものではなく、最上層より下の配線層についても、最上層配線形成用レチクル20bのように、露光範囲18を第1露光範囲と第2露光範囲とに分けて露光するレチクルを用いて露光するようにしてもよい。
また、最上層配線形成用レチクル20bのブランク露光部30cにはレーザートリミング装置などの装置で認識できるように少なくとも1つのアライメント露光用領域25が形成されていればよく、ブランク露光部30cにデバイスチップ露光用領域24が形成されていてもよい。そうすればブランク領域6内にもデバイスチップ領域4が形成され、1枚の半導体ウェハ2で取り出せるデバイスチップの個数が増加してコストが低減される。
本発明の半導体ウェハの一実施例を説明するための図であり、(A)は平面図、(B)はブランク領域を詳細に説明するためのブランク領域の拡大図である。 露光方法の一実施例を説明するための露光範囲マップであり、(A)は最上層より下の配線層の露光時、(B)は最上層の露光時である。 同実施例で用いるレチクルを示す平面図であり、(A)は下層配線形成用レチクル、(B)は最上層配線形成用レチクルである。 露光装置の構成の一例を概略的に示す図であり、(A)はその概略断面図、(B)は遮光用ブラインドを説明するための図である。 従来の露光方法の一例を説明するための、(A)露光範囲マップ図、(B)その露光方法に用いるレチクルの正面図である。
符号の説明
2 半導体ウェハ
4,14 デバイスチップ領域
6 ブランク領域
8 スクライブライン
10 アライメント領域
16 ブランク形成領域
18 露光範囲
18a 第1露光範囲
18b 第2露光範囲
20a 下層配線形成用レチクル
20b 最上層配線形成用レチクル
22 露光部
24 デバイスチップ露光用領域
26 スクライブライン露光用領域
28 遮光領域
30a 第1露光部
30b 第2露光部
30c ブランク露光部
32 光源
34 遮光用ブラインド
34a,34b L字型部材
36 縮小投影レンズ

Claims (11)

  1. 多層配線構造をなす基板と、
    前記基板の平面内に複数形成されたデバイスチップ領域と、
    前記デバイスチップ領域をそれぞれに分離するために前記デバイスチップ領域の周囲に形成されたスクライブラインと、
    ブランク領域と、を備え、
    前記ブランク領域はアライメント領域を少なくとも1つ含み、その最上層表面の金属膜パターンによってアライメントマークを構成しており、該アライメント領域は前記デバイスチップ領域と同じ大きさをもち、最上層より下の配線層に前記デバイスチップ領域の同じ層に形成されているパターンと同じパターンが形成され、最上層にアライメントマークとなる金属膜が形成されていることを特徴とする半導体ウェハ。
  2. 該半導体ウェハを構成する全ての層の同じ位置に検査用モニタが形成されている請求項1に記載の半導体ウェハ。
  3. 前記アライメント領域の周囲にもスクライブラインが形成されている請求項1又は2に記載の半導体ウェハ。
  4. 前記ブランク領域は所定個数の前記デバイスチップ領域がその周囲のスクライブラインとともに連続して一列に並んだ大きさと同じ大きさに形成されている請求項1から3のいずれか一項に記載の半導体ウェハ。
  5. 前記ブランク領域が複数設けられている請求項1から4のいずれか一項に記載の半導体ウェハ。
  6. 光透過性の基板に、半導体ウェハのデバイスチップ領域に対して露光を行なうためのデバイスチップ露光用領域と、前記デバイスチップ領域の周囲にスクライブラインを形成するためのスクライブライン露光用領域と、が形成されたレチクルにおいて、
    所定個数の前記デバイスチップ露光用領域を含む第1露光部と、
    前記第1露光部とは別の領域に設けられ、前記デバイスチップ露光用領域を含む第2露光部と、
    前記第1露光部及び前記第2露光部とは別の領域に前記第2露光部と同じ大きさで形成され、前記半導体ウェハ上にアライメントマークを形成するためのアライメントマーク露光用領域を含むブランク露光部と、を備えていることを特徴とするレチクル。
  7. 前記アライメントマーク露光用領域の周囲にも前記スクライブライン露光用領域が設けられている請求項6に記載のレチクル。
  8. 前記第1露光部、前記第2露光部及び前記ブランク露光部はそれぞれ、露光時に生じる該レチクルと遮光用ブラインドとの位置合せずれを解消するための遮光領域によって囲まれている請求項6又は7に記載のレチクル。
  9. 前記遮光領域は、該レチクルと前記遮光用ブラインドとの位置合せ精度ずれ幅の2倍以上の幅をもって前記第1露光部、前記第2露光部及び前記ブランク露光部の周囲を囲っている請求項8に記載のレチクル。
  10. 請求項6から9のいずれかに記載のレチクルの第1露光部と第2露光部とを一体化してなるデバイスチップ用露光部を備えたレチクル。
  11. 半導体ウェハのデバイスチップ領域を露光するためのデバイスチップ露光用領域が複数形成されている露光部をもつレチクルに光を照射し、そのレチクルからの透過光を半導体ウェハの所定の領域に照射することで露光を行なう露光方法において、
    前記半導体ウェハの露光面全域を含む範囲を一定広さの範囲ごとに分割し、
    前記半導体ウェハの最上層より下の配線層については、請求項10に記載のレチクルの前記デバイスチップ用露光部を用いて前記一定広さの範囲ごとに露光し、
    最上層については、前記一定広さの範囲をそれぞれ第1露光範囲と第2露光範囲とに分け、前記第1露光範囲に該当する範囲を請求項6から9のいずれか一項に記載のレチクルの前記第1露光部を用いて露光し、前記第2露光範囲に該当する範囲を前記レチクルの前記第2露光部又は前記ブランク露光部を用いて露光することを特徴とする露光方法。
JP2007039087A 2007-02-20 2007-02-20 半導体ウェハ及びレチクルの組並びにそのレチクルの組を用いた露光方法 Expired - Fee Related JP5072384B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007039087A JP5072384B2 (ja) 2007-02-20 2007-02-20 半導体ウェハ及びレチクルの組並びにそのレチクルの組を用いた露光方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007039087A JP5072384B2 (ja) 2007-02-20 2007-02-20 半導体ウェハ及びレチクルの組並びにそのレチクルの組を用いた露光方法

Publications (2)

Publication Number Publication Date
JP2008205163A true JP2008205163A (ja) 2008-09-04
JP5072384B2 JP5072384B2 (ja) 2012-11-14

Family

ID=39782355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007039087A Expired - Fee Related JP5072384B2 (ja) 2007-02-20 2007-02-20 半導体ウェハ及びレチクルの組並びにそのレチクルの組を用いた露光方法

Country Status (1)

Country Link
JP (1) JP5072384B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103091973A (zh) * 2011-10-28 2013-05-08 无锡华润上华科技有限公司 一种光刻版
CN114779572A (zh) * 2022-06-16 2022-07-22 合肥晶合集成电路股份有限公司 对准标记的制作方法及晶圆键合方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226902A (en) * 1975-08-25 1977-02-28 Hitachi Ltd Method of making photomask pattern
JPS57124732A (en) * 1981-01-27 1982-08-03 Nec Corp Manufacture of mask for automatic registering
JPH05129177A (ja) * 1991-10-31 1993-05-25 Fujitsu Ltd 半導体装置の製造方法
US5640053A (en) * 1994-07-01 1997-06-17 Cypress Semiconductor Corp. Inverse open frame alignment mark and method of fabrication
JPH10189423A (ja) * 1996-12-27 1998-07-21 Fuji Film Micro Device Kk 露光方法
JPH10288835A (ja) * 1997-04-15 1998-10-27 Seiko Epson Corp レチクル
JPH118184A (ja) * 1997-06-17 1999-01-12 Seiko Epson Corp 半導体装置の製造方法および半導体製造装置
JP2001135569A (ja) * 1999-11-09 2001-05-18 Kawasaki Steel Corp 逐次露光方法および逐次露光用マスク
JP2005109122A (ja) * 2003-09-30 2005-04-21 Canon Inc アライメントマークの形成方法、およびデバイスが構成される基板
JP2005283609A (ja) * 2004-03-26 2005-10-13 Sharp Corp 縮小投影露光装置用レチクル
JP2006100791A (ja) * 2004-08-30 2006-04-13 Ricoh Co Ltd ウェハ及びレチクル並びにそのウェハとレチクルを用いた露光方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226902A (en) * 1975-08-25 1977-02-28 Hitachi Ltd Method of making photomask pattern
JPS57124732A (en) * 1981-01-27 1982-08-03 Nec Corp Manufacture of mask for automatic registering
JPH05129177A (ja) * 1991-10-31 1993-05-25 Fujitsu Ltd 半導体装置の製造方法
US5640053A (en) * 1994-07-01 1997-06-17 Cypress Semiconductor Corp. Inverse open frame alignment mark and method of fabrication
JPH10189423A (ja) * 1996-12-27 1998-07-21 Fuji Film Micro Device Kk 露光方法
JPH10288835A (ja) * 1997-04-15 1998-10-27 Seiko Epson Corp レチクル
JPH118184A (ja) * 1997-06-17 1999-01-12 Seiko Epson Corp 半導体装置の製造方法および半導体製造装置
JP2001135569A (ja) * 1999-11-09 2001-05-18 Kawasaki Steel Corp 逐次露光方法および逐次露光用マスク
JP2005109122A (ja) * 2003-09-30 2005-04-21 Canon Inc アライメントマークの形成方法、およびデバイスが構成される基板
JP2005283609A (ja) * 2004-03-26 2005-10-13 Sharp Corp 縮小投影露光装置用レチクル
JP2006100791A (ja) * 2004-08-30 2006-04-13 Ricoh Co Ltd ウェハ及びレチクル並びにそのウェハとレチクルを用いた露光方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103091973A (zh) * 2011-10-28 2013-05-08 无锡华润上华科技有限公司 一种光刻版
CN114779572A (zh) * 2022-06-16 2022-07-22 合肥晶合集成电路股份有限公司 对准标记的制作方法及晶圆键合方法

Also Published As

Publication number Publication date
JP5072384B2 (ja) 2012-11-14

Similar Documents

Publication Publication Date Title
US7755207B2 (en) Wafer, reticle, and exposure method using the wafer and reticle
JP4278645B2 (ja) 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法
EP3652588B1 (en) Method for the alignment of photolithographic masks, corresponding process for manufacturing integrated circuits in a wafer of semiconductor material and corresponding optical photolithography system
JP2007214243A (ja) 半導体装置の製造方法
US10892285B2 (en) Display panel and manufacturing method thereof
US20200348587A1 (en) Optical control modules for integrated circuit device patterning and reticles and methods including the same
JP2006523949A (ja) 非長方形状のダイを有する半導体ウェハ
US8778779B2 (en) Semiconductor device and a method for producing semiconductor device
JP2012023238A (ja) 半導体装置、半導体装置の製造方法、及び半導体装置の設計方法
JP5210052B2 (ja) 半導体デバイスの製造方法
JP2007328289A (ja) レチクル,半導体チップ,及び半導体装置の製造方法
US7951512B2 (en) Reticle for projection exposure apparatus and exposure method using the same
JP4211892B2 (ja) 半導体ウェハ
JP5072384B2 (ja) 半導体ウェハ及びレチクルの組並びにそのレチクルの組を用いた露光方法
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
EP4109177A1 (en) Mask applied to semiconductor photolithography technique, and photolithography technique method
US8198187B2 (en) Manufacturing method of semiconductor device
JP2007081038A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2007335459A (ja) 半導体ウエハ、半導体装置、及び半導体装置の製造方法
TWI664885B (zh) 雙面線路基板的製造方法與雙面線路基板
JP2005084379A (ja) フォトマスクおよび半導体装置の製造方法
KR101254153B1 (ko) 웨이퍼 레벨 패키지용 노광 마스크 및 이를 이용한 패키지 제작 방법
TW202203362A (zh) 半導體裝置及模板
JP6094630B2 (ja) 半導体装置
JP2012222003A (ja) 半導体装置の製造方法および逐次露光のショットレイアウト方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees