JP2007328289A - レチクル，半導体チップ，及び半導体装置の製造方法 - Google Patents

レチクル，半導体チップ，及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2007328289A
JP2007328289A JP2006161375A JP2006161375A JP2007328289A JP 2007328289 A JP2007328289 A JP 2007328289A JP 2006161375 A JP2006161375 A JP 2006161375A JP 2006161375 A JP2006161375 A JP 2006161375A JP 2007328289 A JP2007328289 A JP 2007328289A
Authority
JP
Japan
Prior art keywords
chip pattern
semiconductor
teg
semiconductor chip
reticle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006161375A
Other languages
English (en)
Inventor
Hiroyuki Suzuki
弘之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006161375A priority Critical patent/JP2007328289A/ja
Priority to US11/808,269 priority patent/US7348109B2/en
Priority to KR1020070055879A priority patent/KR100866460B1/ko
Priority to CNA2007101099673A priority patent/CN101086613A/zh
Publication of JP2007328289A publication Critical patent/JP2007328289A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】半導体ウェハ上に製品となる半導体チップとＴＥＧチップを製造する場合に、１枚のウェハから得られる半導体チップの個数を増やすとともに、半導体チップの信頼性及び歩留まりの向上を目的とする。
【解決手段】縦方向に規則的に配列した複数の半導体チップパターン領域３を間に挟むようにして、上下にＴＥＧチップパターン領域４a，４ｂを配置する。ＴＥＧチップパターン領域４ａ、４ｂのそれぞれの縦方向の長さＸを、半導体チップパターン領域３の縦方向の長さＬの実質的に２分の１となるようにする。かかるレチクル１を用いると、連続する露光工程の境界で、ＴＥＧチップパターンが２つで半導体チップパターン１つ分の領域となる。このようにして、半導体ウェハ上のＴＥＧチップパターンの面積を少なくし、その分半導体チップの収量を増やすことができる。
【選択図】図２

Description

本発明は、レチクルに関し、特に製品となる半導体チップとＴＥＧ（Test Element Group）チップの両者を得るために用いるレチクルに関するものである。また、本発明は、当該レチクルを用いて得られる半導体チップ、及び当該レチクルを用いた半導体装置の製造方法に関するものである。
半導体ウェハ上に所望のパターンを転写するための露光工程では、レチクル(Reticle)と呼ばれるホトマスクを用いるのが通常である。ステッパー（縮小投影露光装置）では実際の４倍や５倍程度のパターンが形成されたレチクルが用いられ、このレチクルを通して、紫外線やエキシマレーザー光を半導体ウェハに照射し、所望のパターンを縮小転写する。
レチクルには、実際に製品となる半導体チップパターン領域の他にＴＥＧ(Test Element Group)チップパターン領域を設けることがある。ＴＥＧチップとは、製品（半導体チップ）の素子の構造，物性，電気的特性，回路動作、信頼性，歩留まりなどの良否を判断するためのサンプルである。
半導体チップパターン領域及びＴＥＧチップパターン領域を備えた従来のレチクルについて図面を参照しながら説明する。図３は従来のレチクル１００の概略を示す平面図である。
このレチクル１００は、１ショットで６個の半導体チップが得られるものである。石英製の基板１０１内には、実際の製品となる６つの半導体チップパターン領域１０２と、半導体チップパターン領域１０２を上下から挟むようにして２つのＴＥＧチップパターン領域１０３が形成されている。半導体チップパターン領域１０２とＴＥＧチップパターン領域１０３の平面形状はともに同一形状（略長方形）であり、同一サイズである。
また、隣接する半導体チップパターン領域１０２間、及び半導体チップパターン領域１０２とＴＥＧチップパターン領域１０３との間がダイシングライン領域１０４である。
このレチクル１００を用いて半導体ウェハに転写されたＴＥＧパターンは、ウェハ状態で半導体チップの特性評価に用いられ、その後は不要となる。そのため、ＴＥＧチップはダイシング工程の際に半導体チップと同様に切削され、除去される。
本願と関連する技術は、例えば以下の特許文献に記載されている。
特開２００５−２８３６０９号公報
半導体ウェハの限られた面積内に製品となる半導体チップを出来るだけ多く得るためにも、ＴＥＧチップの占める面積を出来るだけ小さくする必要が高まっている。
しかしながら、上述した従来のレチクルを用いると、ＴＥＧチップパターン領域１０３の２つ分の面積は最終的に不要となるため、収量が低下していた。一方、ＴＥＧチップパターン領域１０３をレチクル上に１つだけ形成することで収量を向上させることも考えられるが、そうすると素子評価が十分になされず、製品としての半導体チップの信頼性が低下してしまう問題もある。
また、上述のようなダイシングライン領域１０４で囲まれるようにしてＴＥＧチップを配置するのではなく、半導体ウェハ上のダイシングライン領域にＴＥＧチップパターンを形成することも考案されている。しかし、そうするとＴＥＧチップに形成される様々な金属材料（例えばアルミ配線や電極など）がダイシング工程の際にブレード（刃）の接触によって飛散し、当該金属飛散物が半導体チップに付着する傾向がある。そのため、当該半導体チップの信頼性や歩留まりが劣化するという問題もある。また、ダイシングライン領域に金属片が残ると実装においても歩留まりが低下する製品もある。
そこで本発明は、ＴＥＧチップによる素子評価を十分に行うことが可能であるとともに、１枚のウェハから得られる半導体チップの数を増やすことが可能なレチクルを提供することを目的とする。また、半導体チップの信頼性及び歩留まりを向上させることを目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明のレチクルは、一の方向に規則的に配列した複数の半導体チップパターン領域と、前記複数の半導体チップパターン領域を間に挟むＴＥＧチップパターン領域とを備え、前記ＴＥＧチップパターン領域の一の方向の長さを合計した長さが、前記半導体チップパターン領域の前記一の方向の長さと実質的に同じであることを特徴とする。
また、本発明のレチクルは、前記ＴＥＧチップパターン領域の前記一の方向の長さが、前記半導体チップパターン領域の前記一の方向の長さの実質的に２分の１であることを特徴とする。
また、本発明のレチクルは、前記ＴＥＧチップパターン領域に半導体ウェハとの重ね合せズレを防止するための重ね合せ測定用領域を有し、前記重ね合せ測定用領域が１ショットの四隅に形成されるように前記ＴＥＧチップパターン領域が構成されていることを特徴とする。
また、本発明のレチクルは、前記ＴＥＧチップパターン領域に線幅測定用領域を有し、前記線幅測定用領域が１ショットの四隅に形成されるように前記ＴＥＧチップパターン領域が構成されていることを特徴とする。
また、本発明の半導体チップは、前記レチクルを用いて半導体チップパターン及びＴＥＧチップパターンが転写された半導体ウェハをダイシングすることで得られたことを特徴とする。
また、本発明の半導体装置の製造方法は、前記レチクルを用いて半導体チップパターン及びＴＥＧチップパターンを半導体ウェハに転写する第１の露光工程と、前記第１の露光工程によって転写されたＴＥＧチップパターンの一つの端部と、次に転写されるＴＥＧチップパターンの一つの端部とが合わさるように制御して、半導体チップパターン及びＴＥＧチップパターンを前記半導体ウェハに転写する第２の露光工程とを有することを特徴とする。
また、本発明の半導体装置の製造方法は、前記ＴＥＧチップパターン上をダイシングラインが通過せず、一定の間隔でダイシングを行うことで前記半導体ウェハから個々の半導体チップを得ることを特徴とする。
本発明のレチクルは、ＴＥＧチップパターン領域の面積を従来に比して小さくしている。そのため、１枚のウェハから得られる半導体チップの数（収量）を増やすことができる。また、本発明のレチクルは、半導体チップパターン領域を間に挟むようにしてＴＥＧチップパターン領域が形成されている。そのため、収量を増やすとともに素子評価を十分に行うことができ、半導体チップの信頼性及び歩留まりを向上させることができる。
次に、本発明の最良の実施形態について図面を参照しながら説明する。図１は本実施形態のレチクルの概略を示す平面図である。
このレチクル１は、一例として１ショットで７個の半導体チップパターンが得られるものである。例えば石英製の基板２内には、７つの半導体チップパターン領域３が図１における縦方向に沿って規則的に形成されている。それぞれの半導体チップパターン領域３の平面形状は略長方形であり、同一サイズである。半導体チップパターン領域３の縦の長さをＬとする。なお、半導体チップパターン領域３にはトランジスタ，配線，コンタクトホール等の素子パターンが多数形成されている。
複数の半導体チップパターン領域３を間に挟むようにして２つのＴＥＧチップパターン領域４ａ，４ｂが形成されている。このように複数のＴＥＧチップパターン領域を上下に配置することで、ＴＥＧチップによる評価の精度を向上させている。
ＴＥＧチップパターン領域４ａ，４ｂには、テストパターンとして例えばトランジスタ特性評価パターン，コンタクトホール抵抗評価パターンなどの評価素子群が形成されている。また、ＴＥＧチップパターン領域４ａ，４ｂには電極部（不図示）があり、当該電極部を介して外部の測定器と電気的に接続され、電気的特性を測定することができる構成になっている。
また、レチクル１の四隅に対応する位置には、それぞれ重ね合わせ測定用領域５，線幅測定用領域６が形成されている。重ね合わせ測定用領域５は、露光工程に際してレチクル１と半導体ウェハとの位置合わせが適切か否かを判断するための指標となるマークなどが形成された領域である。また、線幅測定用領域６は各箇所の線幅を測定し、その値を比較検討することで露光工程に際しての半導体ウェハの傾き（あるいはステージの傾き）の有無を判断することを可能とし、不良を防止するための領域である。このようにレチクルの１ショットの四隅に重ね合せ測定用領域５と線幅測定用領域６を配置することは、ＴＥＧチップの評価の信頼性を向上させる観点から好ましい。
ＴＥＧチップパターン領域４ａ，４ｂの縦の長さＸは半導体チップパターン領域３の縦の長さＬの実質的に２分の１になるように形成されている。また、ＴＥＧチップパターン領域４ａ，４ｂの横の長さは半導体チップパターン領域３の横の長さと同じＭである。従って、ＴＥＧチップパターン領域４ａと４ｂを足した合計のサイズは、半導体チップパターン領域３の１個分となっている。
また、隣接する半導体チップパターン領域３のそれぞれの間、及び半導体チップパターン領域４ａ，４ｂとＴＥＧチップパターン領域３との間がダイシングライン領域７である。
次に、本実施形態に係るレチクル１を用いて半導体チップパターン及びＴＥＧチップパターンを半導体ウェハ上に転写する工程（露光工程）から、目的の半導体チップを個々の半導体チップにダイシングする工程までの工程について図２を参照しながら説明する。
半導体ウェハ１０上にレジスト膜（不図示）を塗布形成して、レチクル１を用いて当該レジスト膜に対して露光を行い、半導体チップパターン領域３に対応する半導体チップパターン１１、及びＴＥＧチップパターン領域４ａ，４ｂに対応するＴＥＧチップパターン１２ａ，１２ｂを半導体ウェハ１０上のレジスト膜に転写する（第１の露光工程）。この第１の露光工程によって得られたパターンが図２に示すＡである。
続いて、上記第１の露光工程と同様にして、半導体チップパターン領域３に対応する半導体チップパターン１３，及びＴＥＧチップパターン領域４ａ，４ｂに対応するＴＥＧチップパターン１５ａ，１５ｂをパターンＡの上方に形成する（第２の露光工程）。この第２の露光工程によって得られたパターンが図２に示すＢである。この第２の露光工程は、第１の露光工程で先に形成されたＴＥＧチップパターン１２ａの一辺と第２の露光工程で転写されるＴＥＧチップパターン１５ｂの一辺とが接するレベルでレチクル１と半導体ウェハ１０の位置合わせを制御して行う。つまり、２つの連続する露光工程の境界で２つのＴＥＧチップパターンが全体として１つの半導体チップパターン分の形状及びサイズとなる。本実施形態では、２つのＴＥＧチップパターン１２ａと１４ｂとを合わせた形状は、一つの半導体チップパターン１１，１３と同一形状であり、同一サイズである。従って、半導体ウェハ上に形成されるＴＥＧチップの領域を従来に比して小さくすることが出来る。
上記露光工程を繰り返すことで半導体ウェハ１０の全面の露光が終了したら、現像液で現像を行いレジストパターンを形成する。次に、当該レジストパターンを用いたエッチング工程により半導体ウェハ１０の全面に半導体チップとＴＥＧチップとが形成される。
次に、ＴＥＧチップによる特性評価を行い、半導体チップの良否を判断する。次に、各半導体チップの間、及び半導体チップとＴＥＧチップとの間に設けられたダイシングライン１５に沿って半導体ウェハ１０は切断され、個々の半導体チップに分割される。なお。ＴＥＧチップはその後通常除去される。本実施形態では連続するＴＥＧチップが２つで１つの半導体チップと同一形状、同一サイズであるため、結果としてダイシングライン１５の間隔は常に一定であり、ダイシング工程におけるカット位置の制御が煩雑となることはない。
また、ダイシングライン１５の間隔が一定であるためＴＥＧチップパターン上をダイシングラインが通過しない。そのため、ダイシング工程に際してＴＥＧチップの金属材料が飛散することはなく、半導体チップの信頼性や歩留まりが劣化することもない。
また、本実施形態によれば半導体ウェハ上に形成されるＴＥＧチップの領域を従来に比して小さくすることが出来るため、その分１枚のウェハから得られる半導体チップの個数を増やすことが可能である。
このように本実施形態の構成によれば、収量を増やすとともに素子評価や合わせズレの防止を十分に行うことができ、半導体チップの信頼性及び歩留まりを向上させることができる。
なお、本発明は上記実施形態に限定されることはなくその要旨を逸脱しない範囲で変更が可能であることは言うまでも無い。例えば、ＴＥＧチップパターン領域４ａ，４ｂの縦方向の長さＸが半導体チップパターン領域３の縦方向の長さＬの実質的に２分の１であることを維持しながら、横方向の長さを半導体チップパターン領域のその長さよりも小さくすることは可能である。
また、上記実施形態ではＴＥＧチップパターン領域４ａ，４ｂの縦方向の長さＸが半導体チップパターン領域３の縦方向の長さＬの実質的に２分の１であったが、ＴＥＧチップパターン領域４ａ，４ｂの縦方向の長さの合計の長さが、１つの半導体チップパターン領域の縦方向の長さＬと実質的に同じになるように、ＴＥＧチップパターン領域４ａ，４ｂをデザインすることも考えられる。かかるデザインであっても、従来に比してＴＥＧチップパターンの領域を小さくするとともに、ダイシング間隔を一定にすることが可能である。
また、本実施形態では半導体チップパターン領域がレチクルの縦方向に複数列配置したものについて説明したが、横方向に複数列配置し、これに対応してＴＥＧチップパターン領域を複数列配置することも可能である。
本発明の実施形態に係るレチクルを説明する平面図である。 本発明の実施形態に係るレチクル，半導体チップ及び半導体装置の製造方法を説明する平面図である。 従来のレチクルを説明する平面図である。
符号の説明
１ レチクル ２ 基板 ３ 半導体チップパターン領域
４ａ，４ｂ ＴＥＧチップパターン領域 ５ 重ね合せ測定用領域
６ 線幅測定用領域 ７ ダイシングライン領域
１０ 半導体ウェハ １１ 半導体チップパターン
１２ａ，１２ｂ ＴＥＧチップパターン １３ 半導体チップパターン
１４ａ，１４ｂ ＴＥＧチップパターン １５ ダイシングライン
１００ レチクル １０１ 基板 １０２ 半導体チップパターン領域
１０３ ＴＥＧチップパターン領域 １０４ ダイシングライン領域
Ｘ ＴＥＧチップパターン領域の縦の長さ
Ｌ 半導体チップパターン領域の縦の長さ
Ｍ ＴＥＧチップパターン領域及び半導体チップパターン領域の横の長さ

Claims (7)

  1. 一の方向に規則的に配列した複数の半導体チップパターン領域と、
    前記複数の半導体チップパターン領域を間に挟むＴＥＧチップパターン領域とを備え、
    前記ＴＥＧチップパターン領域の一の方向の長さを合計した長さが、前記半導体チップパターン領域の前記一の方向の長さと実質的に同じであることを特徴とするレチクル。
  2. 前記ＴＥＧチップパターン領域の前記一の方向の長さが、前記半導体チップパターン領域の前記一の方向の長さの実質的に２分の１であることを特徴とする請求項１に記載のレチクル。
  3. 前記ＴＥＧチップパターン領域に、半導体ウェハとの重ね合せズレを防止するための重ね合せ測定用領域を有し、前記重ね合せ測定用領域が１ショットの四隅に形成されるように前記ＴＥＧチップパターン領域が構成されていることを特徴とする請求項１または請求項２に記載のレチクル。
  4. 前記ＴＥＧチップパターン領域に線幅測定用領域を有し、前記線幅測定用領域が１ショットの四隅に形成されるように前記ＴＥＧチップパターン領域が構成されていることを特徴とする請求項１乃至請求項３のいずれかに記載のレチクル。
  5. 請求項１乃至請求項４のいずれかに記載のレチクルを用いて半導体チップパターン及びＴＥＧチップパターンが転写された半導体ウェハをダイシングすることで得られたことを特徴とする半導体チップ。
  6. 請求項１乃至請求項４のいずれかに記載のレチクルを用いて半導体チップパターン及びＴＥＧチップパターンを半導体ウェハに転写する第１の露光工程と、
    前記第１の露光工程によって転写されたＴＥＧチップパターンの一辺と、次に転写されるＴＥＧチップパターンの一辺とが合わさるように制御して、半導体チップパターン及びＴＥＧチップパターンを前記半導体ウェハに転写する第２の露光工程とを有することを特徴とする半導体装置の製造方法。
  7. 前記ＴＥＧチップパターン上をダイシングラインが通過せず、
    一定の間隔でダイシングを行うことで前記半導体ウェハから個々の半導体チップを得ることを特徴とする請求項６に記載の半導体装置の製造方法。
JP2006161375A 2006-06-09 2006-06-09 レチクル，半導体チップ，及び半導体装置の製造方法 Pending JP2007328289A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006161375A JP2007328289A (ja) 2006-06-09 2006-06-09 レチクル，半導体チップ，及び半導体装置の製造方法
US11/808,269 US7348109B2 (en) 2006-06-09 2007-06-07 Reticle, semiconductor die and method of manufacturing semiconductor device
KR1020070055879A KR100866460B1 (ko) 2006-06-09 2007-06-08 레티클, 반도체 칩, 및 반도체 장치의 제조 방법
CNA2007101099673A CN101086613A (zh) 2006-06-09 2007-06-11 中间掩模、半导体芯片及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006161375A JP2007328289A (ja) 2006-06-09 2006-06-09 レチクル，半導体チップ，及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007328289A true JP2007328289A (ja) 2007-12-20

Family

ID=38822381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006161375A Pending JP2007328289A (ja) 2006-06-09 2006-06-09 レチクル，半導体チップ，及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7348109B2 (ja)
JP (1) JP2007328289A (ja)
KR (1) KR100866460B1 (ja)
CN (1) CN101086613A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009216844A (ja) * 2008-03-10 2009-09-24 Seiko Instruments Inc 縮小投影露光装置用レチクルおよびそれを用いた露光方法
JP2011022267A (ja) * 2009-07-14 2011-02-03 Renesas Electronics Corp レチクルパターン及び固体撮像素子の製造方法
JP2011232700A (ja) * 2010-04-30 2011-11-17 Fujitsu Semiconductor Ltd レチクル、半導体装置の製造方法、及び半導体ウエハ
JP2011528864A (ja) * 2008-07-21 2011-11-24 ケーエルエー−テンカー・コーポレーション 前方フィードと側方フィードの使用および計測セルの再使用によって改善された度量衡計測

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8056026B2 (en) * 2008-12-14 2011-11-08 International Business Machines Corporation Determining manufacturability of lithographic mask by selecting target edge pairs used in determining a manufacturing penalty of the lithographic mask
US8056023B2 (en) * 2008-12-14 2011-11-08 International Business Machines Corporation Determining manufacturability of lithographic mask by reducing target edge pairs used in determining a manufacturing penalty of the lithographic mask
CN103869602A (zh) * 2012-12-14 2014-06-18 京东方科技集团股份有限公司 一种掩膜板及其实现曝光接合的方法
CN105552026B (zh) * 2016-02-01 2018-03-30 武汉华星光电技术有限公司 Tft阵列基板上teg测试键的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072399A (ko) * 1996-04-01 1997-11-07 김광호 테그 더미 패턴을 갖춘 반도체 집적 회로
JPH1197645A (ja) * 1997-09-19 1999-04-09 Nec Corp 半導体記憶装置
JP4299420B2 (ja) * 1999-11-09 2009-07-22 川崎マイクロエレクトロニクス株式会社 逐次露光方法
JP4099412B2 (ja) * 2003-03-19 2008-06-11 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2005283609A (ja) 2004-03-26 2005-10-13 Sharp Corp 縮小投影露光装置用レチクル
JP4316442B2 (ja) * 2004-07-27 2009-08-19 株式会社東芝 評価システム、露光描画システム及び評価方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009216844A (ja) * 2008-03-10 2009-09-24 Seiko Instruments Inc 縮小投影露光装置用レチクルおよびそれを用いた露光方法
JP2011528864A (ja) * 2008-07-21 2011-11-24 ケーエルエー−テンカー・コーポレーション 前方フィードと側方フィードの使用および計測セルの再使用によって改善された度量衡計測
US8930156B2 (en) 2008-07-21 2015-01-06 Kla-Tencor Corporation Metrology through use of feed forward feed sideways and measurement cell re-use
US9559019B2 (en) 2008-07-21 2017-01-31 Kla-Tencor Corporation Metrology through use of feed forward feed sideways and measurement cell re-use
JP2011022267A (ja) * 2009-07-14 2011-02-03 Renesas Electronics Corp レチクルパターン及び固体撮像素子の製造方法
US8765361B2 (en) 2009-07-14 2014-07-01 Renesas Electronics Corporation Reticle and manufacturing method of solid-state image sensor
JP2011232700A (ja) * 2010-04-30 2011-11-17 Fujitsu Semiconductor Ltd レチクル、半導体装置の製造方法、及び半導体ウエハ

Also Published As

Publication number Publication date
KR100866460B1 (ko) 2008-10-31
CN101086613A (zh) 2007-12-12
US7348109B2 (en) 2008-03-25
KR20070118030A (ko) 2007-12-13
US20070287078A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
JP2007328289A (ja) レチクル，半導体チップ，及び半導体装置の製造方法
JP5623033B2 (ja) 半導体装置、リソグラフィ方法、及び半導体装置の製造方法
KR100519252B1 (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
JPH09115827A (ja) 半導体装置製造用のレチクル
US8034515B2 (en) Pattern forming method, pattern designing method, and mask set
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
US7939224B2 (en) Mask with registration marks and method of fabricating integrated circuits
JP4211892B2 (ja) 半導体ウェハ
WO2021164608A1 (zh) 应用于半导体光刻工艺中的掩膜版及光刻工艺方法
JP2006100619A (ja) 半導体装置の製造方法および半導体装置
KR20100100409A (ko) 반도체 장치의 제조 방법
KR20090099869A (ko) 반도체 소자의 오버레이 버니어 및 그 형성 방법
JP2007335459A (ja) 半導体ウエハ、半導体装置、及び半導体装置の製造方法
JP2007300046A (ja) 半導体評価装置及びそれを用いた評価方法
KR100591132B1 (ko) 반도체 공정 마진 확인용 패턴
KR20060039638A (ko) 반도체소자의 제조방법
CN204287729U (zh) 一种用于监测曝光偏焦的测试结构
KR100552587B1 (ko) 반도체 공정에서의 오버레이 패턴 측정 방법
JP2001085309A (ja) 半導体装置の製造方法
CN114935877A (zh) 一种改善光刻胶形貌不对称的辅助图形设计方法
KR20080061031A (ko) 오버레이 마크 및 그 마크를 이용한 마스크정렬 측정방법
JP2012222003A (ja) 半導体装置の製造方法および逐次露光のショットレイアウト方法
KR20100135461A (ko) 노광 마스크 및 이를 이용한 반도체 소자의 패턴 불량 검출 방법
JP2004335707A (ja) 寸法測定マーク、半導体装置の検査方法及び半導体装置
KR20050059904A (ko) 반도체소자의 레이아웃 방법 및 이를 이용한 중첩도측정방법