JP2011232700A - レチクル、半導体装置の製造方法、及び半導体ウエハ - Google Patents

Abstract

【課題】半導体チップ形成に係るマスクパターン、及び、複数種類のＴＥＧ形成に係るマスクパターンが、新規なデザインで配置されたレチクルを提供する。
【解決手段】レチクルは、半導体チップを形成するためのマスクパターンが形成されたチップ領域とチップ領域の周りに配置されたスクライブ領域とを含み、スクライブ領域内にＴＥＧ配置用遮光帯が配置された、チップパターニング領域と、第１のＴＥＧを形成するためのマスクパターンが形成された第１ＴＥＧ領域を含み、第１ＴＥＧ領域は、ＴＥＧ配置用遮光帯に内包される大きさである、第１ＴＥＧパターニング領域と、第２のＴＥＧを形成するためのマスクパターンが形成された第２ＴＥＧ領域を含み、第２ＴＥＧ領域は、ＴＥＧ配置用遮光帯に内包される大きさである、第２ＴＥＧパターニング領域とを有する。
【選択図】図１

Description

本発明は、半導体チップ及びテスト・エレメント・グループ（ＴＥＧ）の形成に係るレチクルと、このようなレチクルを用いた半導体装置の製造方法、及び、このようなレチクルを用いて製造される半導体ウエハに関する。

半導体装置の品質等の評価を行うために、テスト・エレメント・グループ（以降、ＴＥＧと称する）が形成される。ＴＥＧは、半導体ウエハ上に、製品となる半導体チップと同時に形成することができる。

半導体チップやＴＥＧの製造工程は、レチクルに形成されたマスクパターンを、半導体ウエハ上のレジストに転写する露光工程を含む。半導体チップのマスクパターンと、ＴＥＧのマスクパターンとを、同一のレチクルに形成することができる。

ＴＥＧは、評価したい項目に応じて、様々な種類のものがある。形成するＴＥＧの種類を増やせれば、評価できる項目が増える。このため、半導体チップ形成に係るマスクパターンとともに、複数種類のＴＥＧ形成に係るマスクパターンを、同一のレチクルに形成したい場合がある。半導体チップ形成に係るマスクパターン、及び、複数種類のＴＥＧ形成に係るマスクパターンを、同一のレチクルに効率的に配置する技術が望まれる。

特開平３−１９７９４９号公報

本発明の一目的は、半導体チップ形成に係るマスクパターン、及び、複数種類のＴＥＧ形成に係るマスクパターンが、新規なデザインで配置されたレチクルを提供することである。

本発明の他の目的は、このようなレチクルを用いた半導体装置の製造方法と、このようなレチクルを用いて製造された半導体ウエハを提供することである。

本発明の一観点によれば、半導体チップを形成するためのマスクパターンが形成されたチップ領域と前記チップ領域の周りに配置されたスクライブ領域とを含み、前記スクライブ領域内にＴＥＧ配置用遮光帯が配置された、チップパターニング領域と、第１のＴＥＧを形成するためのマスクパターンが形成された第１ＴＥＧ領域を含み、前記第１ＴＥＧ領域は、前記ＴＥＧ配置用遮光帯に内包される大きさである、第１ＴＥＧパターニング領域と、第２のＴＥＧを形成するためのマスクパターンが形成された第２ＴＥＧ領域を含み、前記第２ＴＥＧ領域は、前記ＴＥＧ配置用遮光帯に内包される大きさである、第２ＴＥＧパターニング領域とを有するレチクルが提供される。

チップパターニング領域を転写する露光で、スクライブ領域にＴＥＧ配置用遮光帯を転写して未露光部分を形成できる。その後の露光で、この未露光部分内に、第１のＴＥＧ形成に係る第１ＴＥＧ領域、または第２のＴＥＧ形成に係る第２ＴＥＧ領域を適宜選択して転写することができる。このようにして、複数種類のＴＥＧを形成することができる。

第１ＴＥＧパターニング領域と、第２ＴＥＧパターニング領域とは、チップパターニング領域と別に用意されている。これにより、複数種類のＴＥＧを形成できるとともに、チップパターニング領域の面積増大が抑制されて有効チップ数減少が抑制される。

図１は、本発明の第１実施例によるレチクルのデザインと、第１実施例のレチクルで露光する場合の焼付けレイアウトを示す概略平面図である。 図２Ａ〜図２Ｃは、それぞれ、第１実施例において、１次露光、２次露光、及び３次露光が終了した状態の半導体ウエハを示す概略平面図である。 図３は、実施例のレチクルのチップパターニング領域のＴＥＧ配置用遮光帯近傍と、第１ＴＥＧパターニング領域近傍とを示す概略平面図である（各領域のサイズの関係を示す）。 図４は、実施例のレチクルのチップパターニング領域のＴＥＧ配置用遮光帯近傍と、第１ＴＥＧパターニング領域近傍とを示す概略平面図である（重ね合わせ検査パターンを示す）。 図５は、第２実施例のレチクルのデザインを示す概略平面図である。 図６Ａは、第３実施例のレチクルのデザインを示す概略平面図であり、図６Ｂ及び図６Ｃは、第３実施例のレチクルで露光する場合の焼付けレイアウトを示す概略平面図である。 図７Ａ〜図７Ｃは、それぞれ、第３実施例において、１次露光、２次露光、及び３次露光が終了した状態の半導体ウエハを示す概略平面図である。 図８は、露光装置に載置されたレチクルと、露光装置のマスキングユニットとの関係を示す概略平面図である。 図９は、第１比較例のレチクルのデザインと、第１比較例のレチクルで露光する場合の焼付けレイアウトを示す概略平面図である。 図１０は、第１比較例において、全面への露光が終了した状態の半導体ウエハを示す概略平面図である。 図１１は、第２比較例のレチクルのデザインと、第２比較例のレチクルで露光する場合の焼付けレイアウトを示す概略平面図である。 図１２は、第３比較例のレチクルのデザインと、第３比較例のレチクルで露光する場合の焼付けレイアウトを示す概略平面図である。

まず、図８を参照して、レチクルの一般的な構造と、露光装置における露光領域の設定方法について説明する。図８は、露光装置に載置されたレチクルｒｅｔと、露光装置のマスキングユニットｍｕとの関係を示す概略平面図である。

レチクルｒｅｔは、透光性基板１０１と、透光性基板１０１上に所望の遮光パターンを形成して配置された遮光部材とを含んで形成される。透光性基板材料として例えば石英が用いられ、遮光材料として例えばクロムが用いられる。

透光性基板１０１の中心（レチクルプレート中心）を含む、有効パターニング領域１０２が、露光装置のレンズにより精度良くパターン転写が行える領域である。有効パターニング領域１０２の内側に、半導体ウエハ上に転写したいマスクパターンの形成されたパターニング領域１０３が配置される。

図８に示す例では、半導体チップ１つ分のマスクパターンが形成されたチップ領域１０３ａと、チップ領域１０３ａの周りに配置されたスクライブ領域１０３ｂとが、１回の露光で半導体ウエハ上に転写されるパターニング領域１０３である。パターニング領域１０３の外側を、遮光帯１０４が取り囲んでおり、遮光帯１０４の開口の縁が、パターニング領域１０３の縁を画定する。

マスキングユニットｍｕは、４枚のマスキングブレード２０１と、各マスクキングブレード２０１を所望の位置に移動させる制御ユニット２０２とを含む。４枚のマスキングブレード２０１の内側の縁が画定する開口１０５内が、レチクルｒｅｔに光が照射される露光領域となる。マスキングブレード２０１の縁は、遮光帯１０４の幅内で、パターニング領域１０３の縁から少し外側に配置されている。これにより、パターニング領域１０３内の全域がパターン転写され、また、遮光帯１０４の外側領域は遮光される。レチクルｒｅｔのデザインに応じて、所望の露光領域が設定されるように、各マスキングブレード２０１を移動させることができる。

次に、本発明の実施例によるレチクルの説明に先立ち、第１〜第３比較例のレチクルについて説明する。

まず、図９及び図１０を参照して、第１比較例について説明する。図９は、第１比較例のレチクルのデザインと、第１比較例のレチクルで露光する場合の焼付けレイアウトを示す概略平面図である。

第１比較例のレチクルｒｅｔのデザインについて説明する。図８を参照して説明したように、有効パターニング領域２内に、パターニング領域３が配置されている。第１比較例のレチクルのパターニング領域３は、２つ分のチップ領域Ｍ１と、両チップ領域Ｍ１の周りに配置されたスクライブ領域３ａとを含む。スクライブ領域３ａの幅方向の中心に、スクライブセンター３ａＣが画定されている。Ｘ方向（紙面横方向）に１つ分のチップ領域Ｍ１が配置され、Ｙ方向（紙面縦方向）に２つ分のチップ領域Ｍ１が並んで、１×２型のブロックレチクルが形成されている。

パターニング領域３の外側を遮光帯４が取り囲む。図８を参照して説明したように、露光時には、遮光帯４の幅内で、パターニング領域３の縁から少し外側に、マスキングブレードの縁が配置されて、レチクルｒｅｔに光が照射される露光領域５が画定される。

Ｙ方向に並んだチップ領域Ｍ１の間のスクライブ領域３ａ内に、ＴＥＧを形成するためのマスクパターンが形成されたＴＥＧ領域Ｍ２が配置されている。一般に、ＴＥＧは、半導体装置の開発段階における新設計、新材料、新プロセスの評価を行ったり、量産段階における品質評価を行ったりするために形成される。評価したい項目に応じて、様々な種類のＴＥＧが形成される。ＴＥＧの種類を、アルファベットを付して表すこととする。第１比較例のレチクルでは、ある１種類のＴＥＧ−Ａを形成するためのマスクパターンが、ＴＥＧ領域Ｍ２に作られている。

第１比較例の焼付けレイアウトについて説明する。半導体ウエハ１０上に、縮小投影されるレチクルｒｅｔのパターニング領域３が隙間無く並べられたレイアウトとなっている。ただし、半導体ウエハ１０上で隣接するパターニング領域３は、スクライブセンター３ａＣを一致させてスクライブ領域３ａ同士が重なるように配置されている。なお、レチクルｒｅｔ上の領域と、この領域が投影された半導体ウエハ１０上の領域とを、同一の名称や参照符号で指し示すこともある。

第１比較例は、チップ領域Ｍ１の２つ分を１単位とした領域が並べられたレイアウトとなっている。単位領域の縁を太線で示す。単位領域ごとに、２つのチップ領域Ｍ１間のスクライブ領域３ａ内に、ＴＥＧ領域Ｍ２が（つまりＴＥＧ−Ａが）配置されることとなる。

半導体ウエハ１０の縁より数ｍｍ（例えば、５ｍｍ）内側にあるチップ有効領域境界１１の内側に入るチップ領域Ｍ１が、製品となる有効チップであり、チップ有効領域境界１１から外側の半導体ウエハ１０の縁部に重なるチップ領域Ｍ１は、製品にできない無効チップとなる。無効チップは斜線を付して示す。なお、チップ有効領域境界は、製品保証領域を指し、半導体装置製造メーカー毎に異なる。

次に、第１比較例のレチクルｒｅｔを用いた露光工程について説明する。まず、半導体ウエハ１０上に感光性レジストを塗布する。レジスト塗布には、スピンコートを用いることができる。

次に、半導体ウエハ１０を、ウエハステージで最初の露光位置に配置する。なお、ウエハステージは、半導体ウエハ１０を面内で回転させる機能を持つが、第１比較例では、半導体ウエハ１０を回転させない。つまり、回転角度の設定は０°である。後述の第３実施例では、回転角度を０°以外に設定する。

次に、パターニング領域３を含む露光領域５を画定する位置に、マスキングブレードを配置する。

そして、半導体ウエハ１０上の最初の露光位置を露光する。さらに、ウエハステージで半導体ウエハ１０を移動させながら、半導体ウエハ１０上でパターニング領域３の投影像を走査して露光を繰り返し、半導体ウエハ１０の全面に露光を行う。

図１０は、全面への露光が終了した状態の半導体ウエハ１０を示す概略平面図である。半導体ウエハ１０上で、複数のチップ領域Ｍ１が、スクライブ領域３ａを隔てて行列状に並んでいる。１回の露光で同時にパターン転写された２つ分のチップ領域Ｍ１の間のスクライブ領域３ａ上に、ＴＥＧ−Ａの形成に係るＴＥＧ領域Ｍ２が転写されている。半導体ウエハ１０の全面への露光が終了したら、現像処理を行う。

以上説明した第１比較例のレチクルを用いた露光では、１種類のＴＥＧ（ＴＥＧ−Ａ）しか形成することができない。

次に、図１１を参照して、第２比較例について説明する。図１１は、第２比較例のレチクルのデザインと、第２比較例のレチクルで露光する場合の焼付けレイアウトを示す概略平面図である。

第２比較例のレチクルｒｅｔのデザインについて説明する。第２比較例のレチクルのパターニング領域３は、１つ分のチップ領域Ｍ１と、チップ領域Ｍ１の周りに配置されたスクライブ領域３ａとを含む。スクライブ領域３ａ内に、スクライブセンター３ａＣが画定されている。Ｘ方向（紙面横方向）に１つ分のチップ領域Ｍ１が配置され、Ｙ方向（紙面縦方向）にも１つ分のチップ領域Ｍ１が配置された、１×１型のシングルレチクルが形成されている。

第１比較例は、１×２型のブロックレチクルであったため、パターニング領域内で並ぶ２つのチップ領域の間のスクライブ領域内に、ＴＥＧ領域を配置することができた。第２比較例は、シングルレチクルであるので、パターニング領域３内で、隣接チップ領域間のスクライブ領域内にＴＥＧ領域を配置することができず、パターニング領域３の周部のスクライブ領域内に、ＴＥＧ領域を配置することとなる。

ただし、パターニング領域３の周部のスクライブ領域３ａには、アライメントマーク形成用等のマスクパターンが配置されている。従って、第２比較例では、チップ領域Ｍ１の右側の、Ｙ方向に長いスクライブ領域部分の幅を拡げて、スクライブセンター３ａＣの内側（チップ領域Ｍ１側）に、ＴＥＧ−Ａの形成に係るＴＥＧ領域Ｍ２を配置している。

第２比較例の焼付けレイアウトについて説明する。第２比較例はシングルレチクルであるため、チップ領域Ｍ１の１つ分を１単位とした領域が並べられたレイアウトとなっている。単位領域ごとに、チップ領域Ｍ１の右側のスクライブ領域３ａ内に、ＴＥＧ領域Ｍ２が（つまりＴＥＧ−Ａが）配置されることとなる。

第１比較例と同様に、半導体ウエハ１０の縁より数ｍｍ（例えば、５ｍｍ）内側にあるチップ有効領域境界１１の内側に入るチップ領域Ｍ１が、製品となる有効チップであり、チップ有効領域境界１１から外側の半導体ウエハ１０の縁部に重なるチップ領域Ｍ１は、製品にできない無効チップとなる。第２比較例のレチクルデザインでは、ＴＥＧ領域を配置するためにスクライブ領域３ａの幅を拡げた。スクライブ領域幅の拡張に伴い、パターニング領域３の面積が大きくなるので、１枚の半導体ウエハ１０当たりの有効チップ数は減少する場合がある。

第２比較例のレチクルを用いる場合でも、第１比較例と同様に、パターニング領域３の投影像を半導体ウエハ１０上で走査して、半導体ウエハ１０の全面で露光が行われる。第２比較例のレチクルも、第１比較例と同様に、１種類のＴＥＧ（ＴＥＧ−Ａ）しか形成することができない。

次に、図１２を参照して、第３比較例について説明する。図１２は、第３比較例のレチクルのデザインと、第３比較例のレチクルで露光する場合の焼付けレイアウトを示す概略平面図である。

第３比較例も、第２比較例と同様に、１×１型のシングルレチクルが形成されている。第２比較例との違いは、２種類目のＴＥＧ（ＴＥＧ−Ｂ）を形成するためのマスクパターンが形成されたＴＥＧ領域Ｍ３が追加されている点である。

第２のＴＥＧ領域Ｍ３は、第１のＴＥＧ領域Ｍ２に隣接して配置されている。第３比較例では、第２のＴＥＧ領域Ｍ３を追加したために、チップ領域Ｍ１の右側のスクライブ領域３ａの幅が、第２比較例よりもさらに拡げられている。

第３比較例では、２種類のＴＥＧ、すなわちＴＥＧ−ＡとＴＥＧ−Ｂの両方を形成することが可能になる。ＴＥＧの種類が増えることにより、ＴＥＧから評価できる項目が増えるので、例えば、半導体装置の開発期間の短縮等が図られる。

しかし、ＴＥＧの種類を増やそうとすれば、レチクル上に形成するＴＥＧ領域の個数を増やすこととなり、スクライブ領域の面積を拡げなくてはならない。スクライブ領域の面積が拡がれば、チップ領域を含むパターニング領域の面積が大きくなって、１枚の半導体ウエハ１０当たりの有効チップ数の減少を招く。

なお、例えば、第１比較例で説明した１×２ブロックレチクルについても、２種類目以上のＴＥＧ形成に係るＴＥＧ領域を追加しようとすれば、パターニング領域の周部のスクライブ領域幅を拡げたり、隣接チップ領域間のスクライブ領域幅を拡げたりすることとなり、パターニング領域の面積が増大する。

従って、チップ領域を含むパターニング領域の面積増大を抑制しつつ（つまり、有効チップ数の減少を抑制しつつ）、複数種類のＴＥＧを形成することができるデザインのレチクルが望まれる。

次に、図１〜図４を参照して、本発明の第１実施例によるレチクルについて説明する。図１は、第１実施例のレチクルのデザインと、第１実施例のレチクルで露光する場合の焼付けレイアウトを示す概略平面図である。

第１実施例のレチクルｒｅｔのデザインについて説明する。第１実施例のレチクルでは、有効パターニング領域２内に、３つのパターニング領域３１〜３３が配置されている。

チップパターニング領域３１は、２つ分のチップ領域Ｍ１と、両チップ領域Ｍ１の周りに配置されたスクライブ領域３１ａとを含む。第１比較例（図９参照）と同様に、Ｘ方向（紙面横方向）に１つ分のチップ領域Ｍ１が配置され、Ｙ方向（紙面縦方向）に２つ分のチップ領域Ｍ１が並んで、１×２型のブロックレチクルが形成されている。

各チップ領域Ｍ１に、所望の半導体チップを形成するためのマスクパターンが形成されている。スクライブ領域３１ａの幅方向の中心に、スクライブセンター３１ａＣが画定されている。チップパターニング領域３１の周部のスクライブ領域３１ａには、必要に応じて、アライメントマーク形成用のマスクパターン等が形成されている。

第１比較例では、パターニング領域３のＹ方向に並んだチップ領域Ｍ１の間のスクライブ領域３ａ内に、ＴＥＧ領域Ｍ２を配置した。第１実施例では、チップパターニング領域３１の、Ｙ方向に並んだチップ領域Ｍ１の間のスクライブ領域３１ａ内に、ＴＥＧ領域は配置されず、Ｘ方向に長いＴＥＧ配置用の遮光帯３１ｂが形成されている。なお、チップパターニング領域３１の中心が（ＴＥＧ配置用遮光帯３１ｂの中心が）、透光性基板１の中心（レチクルプレート中心）と一致している。

チップパターニング領域３１の外側である空き領域に、第１ＴＥＧパターニング領域３２及び第２ＴＥＧパターニング領域３３が形成されている。第１及び第２ＴＥＧパターニング領域３２、３３内に、それぞれＴＥＧ領域Ｍ２、Ｍ３が配置される。

第１ＴＥＧパターニング領域３２は、ＴＥＧ−Ａを形成するマスクパターンが形成された第１ＴＥＧ領域Ｍ２と、第１ＴＥＧ領域Ｍ２の周りに配置された余白領域３２ａとを含む。

第２ＴＥＧパターニング領域３３は、ＴＥＧ−Ｂを形成するマスクパターンが形成された第２ＴＥＧ領域Ｍ３と、第２ＴＥＧ領域Ｍ３の周りに配置された余白領域３３ａとを含む。

第１ＴＥＧパターニング領域３２は、第１ＴＥＧ領域Ｍ２の長さ方向を、ＴＥＧ配置用遮光帯３１ｂの長さ方向と揃えてＸ方向とし、チップパターニング領域３１のＹ方向上側に配置されている。

第２ＴＥＧパターニング領域３３は、第２ＴＥＧ領域Ｍ３の長さ方向を、ＴＥＧ配置用遮光帯３１ｂの長さ方向と揃えてＸ方向とし、第１ＴＥＧパターニング領域３２のＹ方向上側に配置されている。

なお、図４を参照して後述するように、チップパターニング領域３１のＴＥＧ配置用遮光帯３１ｂと、第１ＴＥＧパターニング領域３２の余白領域３２ａと、第２ＴＥＧパターニング領域３３の余白領域３３ａとには、重ね合わせ検査パターンが形成されている。

ＴＥＧ配置用遮光帯３１ｂは、重ね合わせ検査パターンの形成部分以外は、全領域が遮光領域となっている。余白領域３２ａ及び余白領域３３ａは、重ね合わせ検査パターンの形成部分以外は、全領域が透光領域となっている。

チップパターニング領域３１と、第１及び第２ＴＥＧパターニング領域３２、３３の外側に、遮光帯４が形成されている。遮光帯４を、ＴＥＧ配置用遮光帯３１ｂと区別するために、外側遮光帯４と呼ぶこととする。外側遮光帯４が、第１比較例等で説明した遮光帯４に対応し、各パターニング領域３１等の縁を画定する。なお、第１比較例等の遮光帯４は、その外側に透光性基板１を露出させるような細い幅で形成されていたが、第１実施例（及び第２、第３実施例）の外側遮光帯４は、各パターニング領域３１等を露出させる開口部以外は、透光性基板１の縁まで、全面に形成されている。

チップパターニング領域３１の露光時には、チップパターニング領域３１の縁から少し外側の外側遮光帯４上に、マスキングブレードの縁が配置されて、露光領域５１が画定される。露光領域５１は、チップパターニング領域３１を含むが、第１及び第２ＴＥＧパターニング領域３２、３３は含まず、チップパターニング領域３１のみが転写される。

第１ＴＥＧパターニング領域３２の露光時には、第１ＴＥＧパターニング領域３２の縁から少し外側の外側遮光帯４上に、マスキングブレードの縁が配置されて、露光領域５２が画定される。露光領域５２は、第１ＴＥＧパターニング領域３２を含むが、チップパターニング領域３１及び第２ＴＥＧパターニング領域３３は含まず、第１ＴＥＧパターニング領域３２のみが転写される。

第２ＴＥＧパターニング領域３３の露光時には、第２ＴＥＧパターニング領域３３の縁から少し外側の外側遮光帯４上に、マスキングブレードの縁が配置されて、露光領域５３が画定される。露光領域５３は、第２ＴＥＧパターニング領域３３を含むが、チップパターニング領域３１及び第１ＴＥＧパターニング領域３２は含まず、第２ＴＥＧパターニング領域３３のみが転写される。

第１実施例の焼付けレイアウトについて説明する。縮小投影されるレチクルｒｅｔのチップパターニング領域３１が、半導体ウエハ１０上に隙間無く並べられたレイアウトとなっている。ただし、半導体ウエハ１０上で隣接するパターニング領域３１は、スクライブセンター３ａＣを一致させてスクライブ領域３ａ同士が重なるように配置されている。第１比較例と同様に、チップ領域Ｍ１の２つ分を１単位とした領域が並べられたレイアウトとなっている。

ＴＥＧの配置について説明する。ＴＥＧは、単位領域ごとに、２つのチップ領域Ｍ１間のスクライブ領域３１ａ内に配置される。単位領域がＸ方向（紙面横方向）に並んだ行ごとに、ＴＥＧの種類が選択されている。具体的には、ＴＥＧ−Ａの配置行（Ｍ２（ＴＥＧ−Ａ）露光行）と、ＴＥＧ−Ｂの配置行（Ｍ３（ＴＥＧ−Ｂ）露光行）とが、交互に並んでいる。

図２を参照して後述するように、１次露光で、チップパターニング領域３１が転写される。このとき、ＴＥＧ配置用遮光帯３１ｂの転写部分は未露光で残る。２次露光以降の露光で、ＴＥＧ配置用遮光帯３１ｂによる未露光部分内に、第１ＴＥＧ領域Ｍ２または第２ＴＥＧ領域Ｍ３を転写する。このようにして、ＴＥＧ−ＡまたはＴＥＧ−Ｂを形成することができる。

なお、ＴＥＧ−Ａの配置行とＴＥＧ−Ｂの配置行とを交互に並べることにより、例えば、半導体ウエハ１０上の半分の領域にまとめてＴＥＧ−Ａを配置し、残り半分の領域にまとめてＴＥＧ−Ｂを配置するようなレイアウトに比べて、ＴＥＧ−ＡもＴＥＧ−Ｂも、半導体ウエハ１０上の広範囲に分布させることができる。これにより、ＴＥＧ−ＡからもＴＥＧ−Ｂからも、半導体ウエハ１０上の広範囲に亘るデータを得ることができる。

レチクルｒｅｔ上及び半導体ウエハ１０上の各領域のサイズ例について説明する。例えば、１／４倍の縮小投影を想定する。半導体ウエハ１０は、例えば、直径３００ｍｍ（１２インチ）である。なお、以下、レチクル上のサイズ例の後ろの（）内に、ウエハ上のサイズ例を示す。

透光性基板１は、例えば、Ｘ方向１５２ｍｍ、Ｙ方向１５２ｍｍである。有効パターニング領域２は、例えば、Ｘ方向１０４ｍｍ（２６ｍｍ）、Ｙ方向１３２ｍｍ（３３ｍｍ）である。

チップパターニング領域３１は、例えば、Ｘ方向５６．８８ｍｍ（１４．２２ｍｍ）、Ｙ方向１１３．３２ｍｍ（２８．３３ｍｍ）である。１つ分のチップ領域Ｍ１は、例えば、Ｘ方向５６ｍｍ（１４ｍｍ）、Ｙ方向５６ｍｍ（１４ｍｍ）である。スクライブ領域３１ａの幅は、例えば４４０μｍ（１１０μｍ）である。ＴＥＧ配置用遮光帯３１ｂは、例えば、Ｘ方向５５．９９２ｍｍ（１３．９９８ｍｍ）、Ｙ方向４３２μｍ（１０８μｍ）である。

第１ＴＥＧパターニング領域３２（第１ＴＥＧパターニング領域の余白領域３２ａ）は、例えば、Ｘ方向５５．９９６ｍｍ（１３．９９９ｍｍ）、Ｙ方向４３６μｍ（１０９μｍ）である。第１ＴＥＧ領域Ｍ２は、例えば、Ｘ方向５３．２ｍｍ（１３．３ｍｍ）、Ｙ方向４００μｍ（１００μｍ）である。

第２ＴＥＧパターニング領域３３（第２ＴＥＧパターニング領域の余白領域３３ａ）のサイズは、例えば、第１ＴＥＧパターニング領域３２（第１ＴＥＧパターニング領域の余白領域３２ａ）のサイズと等しく、第２ＴＥＧ領域Ｍ３のサイズは、例えば、第１ＴＥＧ領域Ｍ２のサイズと等しい。なお、ＴＥＧの種類が異なれば、ＴＥＧ領域のサイズは異なりうる。

なお、チップパターニング領域３１及び第１ＴＥＧパターニング領域３２の間の幅（つまり、この部分の外側遮光帯４の幅）、及び、第１及び第２ＴＥＧパターニング領域３２、３３の間の幅（つまり、この部分の外側遮光帯４の幅）は、レチクル上でそれぞれ、例えば１５００μｍである。隣接するパターニング領域間に配置される外側遮光帯４の幅は、幅内にマスキングブレードの縁を正確に位置決めできる程度の太さが必要である。

次に、第１実施例のレチクルを用いた露光工程について説明する。まず、半導体ウエハ１０上に感光性レジストを塗布する。レジスト塗布には、スピンコートを用いることができる。

次に、半導体ウエハ１０を、ウエハステージで最初の露光位置に配置する。なお、ウエハステージの回転角度の設定は０°である。

次に、マスキングブレードを、チップパターニング領域３１を含む露光領域５１を画定する位置に配置する。

そして、半導体ウエハ１０上の最初の露光位置を露光する。さらに、ウエハステージで半導体ウエハ１０を移動させながら、半導体ウエハ１０上でチップパターニング領域３１の投影像を走査して露光を繰り返し、半導体ウエハ１０の全面に露光を行う。チップパターニング領域３１の、ウエハ全面上への露光工程を、１次露光と呼ぶこととする。

図２Ａは、１次露光が終了した状態の半導体ウエハ１０を示す概略平面図である。半導体ウエハ１０上で、複数のチップ領域Ｍ１が、スクライブ領域３１ａを隔てて行列状に並んでいる。１回の露光で同時にパターン転写された２つ分のチップ領域Ｍ１の間のスクライブ領域３１ａ上に、ＴＥＧ配置用遮光帯３１ｂの転写された未露光部分３１ｂが残されている。

次に、未露光部分３１ｂがＸ方向に並ぶ行の１行置きに画定された、ＴＥＧ−Ａ配置行ＲＡに、第１ＴＥＧ領域Ｍ２を転写する。詳細には、まず、最初に露光される未露光部分３１ｂに、第１ＴＥＧ領域Ｍ２を位置合わせする。

次に、マスキングブレードを、第１ＴＥＧパターニング領域３２を含む露光領域５２を画定する位置に配置する。

そして、最初の未露光部分３１ｂに第１ＴＥＧ領域Ｍ２を露光する。さらに、ウエハステージで半導体ウエハ１０を移動させながら、ＴＥＧ−Ａ配置行ＲＡ上で第１ＴＥＧ領域Ｍ２の投影像を走査し、各未露光部分３１ｂに第１ＴＥＧ領域Ｍ２を露光して、ウエハ全面上のＴＥＧ−Ａ配置行ＲＡに、第１ＴＥＧ領域Ｍ２を転写する。第１ＴＥＧパターニング領域３２の、ウエハ全面上のＴＥＧ−Ａ配置行への露光工程を、２次露光と呼ぶこととする。

図２Ｂは、２次露光が終了した状態の半導体ウエハ１０を示す概略平面図である。ＴＥＧ−Ａ配置行ＲＡ上のスクライブ領域３１ａに、第１ＴＥＧ領域Ｍ２が転写されている。未露光部分３１ｂがＸ方向に並ぶ行の、ＴＥＧ−Ａ配置行ＲＡ以外の行が、ＴＥＧ−Ｂ配置行ＲＢである。ＴＥＧ−Ｂ配置行ＲＢには、未露光部分３１ｂが残されている。

次に、ＴＥＧ−Ｂ配置行ＲＢに、第２ＴＥＧ領域Ｍ３を転写する。詳細には、まず、最初に露光される未露光部分３１ｂに、第２ＴＥＧ領域Ｍ３を位置合わせする。

次に、マスキングブレードを、第２ＴＥＧパターニング領域３３を含む露光領域５３を画定する位置に配置する。

そして、最初の未露光部分３１ｂに第２ＴＥＧ領域Ｍ３を露光する。さらに、ウエハステージで半導体ウエハ１０を移動させながら、ＴＥＧ−Ｂ配置行ＲＢ上で第２ＴＥＧ領域Ｍ３の投影像を走査し、各未露光部分３１ｂに第２ＴＥＧ領域Ｍ３を露光して、ウエハ全面上のＴＥＧ−Ｂ配置行ＲＢに、第２ＴＥＧ領域Ｍ３を転写する。第２ＴＥＧパターニング領域３３の、ウエハ全面上のＴＥＧ−Ｂ配置行への露光工程を、３次露光と呼ぶこととする。

図２Ｃは、３次露光が終了した状態の半導体ウエハ１０を示す概略平面図である。ＴＥＧ−Ｂ配置行ＲＢ上のスクライブ領域３１ａに、第２ＴＥＧ領域Ｍ３が転写されており、未露光部分３１ｂが残っていない。

このようにして、第１実施例のレチクルを用いた露光が行われる。なお、上述したＴＥＧの配置は一例である。必要に応じて、未露光部分３１ｂごとに、どの種類のＴＥＧを配置するかを選択することが可能である。

１次〜３次露光が終了したら、現像処理を行ってレジストパターンを形成する。現像処理により、ポジタイプのレジストであれば感光部分が除去され、ネガタイプのレジストであれば感光部分以外が除去される。なお、レジストパターン形成後のエッチング処理等、半導体装置製造に係るその他の処理には、公知の技術を適宜用いることができる。

以上説明したように、第１実施例のレチクルにより、チップパターニング領域は拡げることなく（つまり、有効チップ数の減少を抑制して）、複数種類のＴＥＧを形成することができる。

なお、第１及び第２ＴＥＧパターニング領域３２、３３を、チップパターニング領域３１の上側にまとめて配置する例を説明したが、チップパターニング領域３１の下側にまとめて配置することも可能であり、また、チップパターニング領域３１の上下に分けて配置することも可能である。

次に、図３を参照して、ＴＥＧ配置用遮光帯３１ｂのサイズと第１ＴＥＧパターニング領域３２等のサイズとの関係について説明する。図３は、レチクルｒｅｔのチップパターニング領域３１のＴＥＧ配置用遮光帯３１ｂ近傍と、第１ＴＥＧパターニング領域３２近傍とを示す概略平面図である。なお、第２ＴＥＧパターニング領域３３に関するサイズの条件も、第１ＴＥＧパターニング領域３２に関するサイズの条件と同様であるので、第１ＴＥＧパターニング領域３２を代表させて説明する。なお、ここで挙げるサイズの数値例は、ウエハ上に投影されたサイズを示す。

チップパターニング領域３１の、Ｙ方向に並ぶ２つのチップ領域Ｍ１の間のスクライブ領域部分（チップ間スクライブ領域部分）３１ａＰは、Ｘ方向のサイズが、チップ領域Ｍ１のＸ方向のサイズと等しくＭＡｘであり、Ｙ方向のサイズが、スクライブ領域３１ａの幅と等しくＳＣｙである。チップ間スクライブ領域部分３１ａＰ内に、ＴＥＧ配置用遮光帯３１ｂが配置されている。ＴＥＧ配置用遮光帯３１ｂのサイズは、Ｘ方向がＳｘであり、Ｙ方向がＳｙである。

第１ＴＥＧパターニング領域３２のサイズ、つまり、余白領域３２ａ（外側の縁）のサイズは、Ｘ方向がＴＡｘであり、Ｙ方向がＴＡｙである。余白領域３２ａの内側に、第１ＴＥＧ領域Ｍ２が配置されている。第１ＴＥＧ領域Ｍ２のサイズは、Ｘ方向がＴｘであり、Ｙ方向がＴｙである。

Ｘ方向、Ｙ方向それぞれのサイズの条件について説明する。Ｘ方向の各サイズは、
ＭＡｘ＝ＴＡｘ＋位置ずれ余裕分 ・・・（１）
ＴＡｘ＝Ｓｘ＋位置ずれ余裕分 ・・・（２）
Ｓｘ＞Ｔｘ ・・・（３）
という条件を満たすように設定される。

Ｙ方向の各サイズは、
ＳＣｙ＝ＴＡｙ＋位置ずれ余裕分 ・・・（１）´
ＴＡｙ＝Ｓｙ＋位置ずれ余裕分 ・・・（２）´
Ｓｙ＞Ｔｙ ・・・（３）´
という条件を満たすように設定される。

（３）式及び（３）´式は、第１ＴＥＧ領域Ｍ２が、ＴＥＧ配置用遮光帯３１ｂに内包される大きさであるという条件を表す。もし、第１ＴＥＧ領域Ｍ２が、ＴＥＧ配置用遮光帯３１ｂよりも広ければ、ＴＥＧ形成に必要な未露光部分を確保できなくなるので、（３）式及び（３）´式の条件が要請される。

（２）式及び（２）´式は、ＴＥＧ配置用遮光帯３１ｂが、第１ＴＥＧパターニング領域３２に内包される大きさであるという条件を表す。つまり、第１ＴＥＧ領域Ｍ２の周りの余白領域３２ａの外側の縁が、ＴＥＧ配置用遮光帯３１ｂを内包できるという条件を表す。もし、ＴＥＧ配置用遮光帯３１ｂが、第１ＴＥＧパターニング領域３２よりも広ければ、第１ＴＥＧパターニング領域３２を転写する２次露光時に、余白領域３２ａの外側にはみ出したＴＥＧ配置用遮光帯３１ｂの縁部が、未露光のまま残ることとなる。このような、不要な未露光部分が残らないように、（２）式及び（２）´式の条件が要請される。

（１）式及び（１）´式は、第１ＴＥＧパターニング領域３２が、チップ間スクライブ領域部分３１ａＰに内包される大きさであるという条件を表す。もし、第１ＴＥＧパターニング領域３２が、チップ間スクライブ領域部分３１ａＰよりも広ければ、第１ＴＥＧパターニング領域３２を転写する２次露光時に、第１ＴＥＧパターニング領域３２が、チップ領域Ｍ１に掛かってしまう。第１ＴＥＧパターニング領域３２がチップ領域Ｍ１に掛かってしまうことを避けるために、（１）式及び（１）´式の条件が要請される。

各サイズの例を挙げる。（１）式、（１）´式、（２）式及び（２）´式の位置ずれ余裕分は、例えば、それぞれ１μｍである。チップ領域Ｍ１のＸ方向のサイズＭＡｘは、例えば１４０００μｍ（１４ｍｍ）である。第１ＴＥＧパターニング領域３２（余白領域３２ａ）のＸ方向のサイズＴＡｘは、例えば１３９９９μｍに設定される。ＴＥＧ配置用遮光帯３１ｂのＸ方向のサイズＳｘは、例えば１３９９８μｍに設定される。第１ＴＥＧ領域Ｍ２のＸ方向のサイズＴｘは、例えば１３３００μｍである。

スクライブ領域３１ａの幅、つまり、チップ間スクライブ領域部分３１ａＰのＹ方向のサイズＳＣｙは、例えば１１０μｍである。第１ＴＥＧパターニング領域３２（余白領域３２ａ）のＹ方向のサイズＴＡｙは、例えば１０９μｍに設定される。ＴＥＧ配置用遮光帯３１ｂのＹ方向のサイズＳｙは、例えば１０８μｍに設定される。第１ＴＥＧ領域Ｍ２のＹ方向のサイズＴｙは、例えば１００μｍである。

次に、図４を参照して、ＴＥＧ配置用遮光帯３１ｂ等に形成された重ね合わせ検査パターン（位置ずれ検査マーク）について説明する。図４は、ＴＥＧ配置用遮光帯３１ｂ近傍と、第１ＴＥＧパターニング領域３２近傍とを示す概略平面図である。

図２を参照して説明したように、第１実施例のレチクルを用いた露光工程では、１次露光で、ＴＥＧ配置用遮光帯３１ｂが転写される。そして、ＴＥＧ配置用遮光帯３１ｂによる未露光部分に、２次または３次露光で、第１ＴＥＧ領域Ｍ２または第２ＴＥＧ領域Ｍ３が転写される。このように、ＴＥＧ配置用遮光帯３１ｂと、第１ＴＥＧ領域Ｍ２または第２ＴＥＧ領域Ｍ３とが、別々に露光されるので、両者が正確に位置合わせされていることが重要である。

そこで、正確な位置合わせが行われたか検査するために、ＴＥＧ配置用遮光帯３１ｂと、第１ＴＥＧパターニング領域３２と、第２ＴＥＧパターニング領域３３とに、重ね合わせ検査パターンが形成されている。なお、第１ＴＥＧパターニング領域３２と第２ＴＥＧパターニング領域３３に形成される重ね合わせ検査パターンは、同様なものであるので、第１ＴＥＧパターニング領域３２を代表させて説明する。

重ね合わせ検査パターンとして、例えばｂａｒ ｉｎ ｂａｒタイプのものが用いられる。その他、ｂｏｘ ｉｎ ｂｏｘタイプや、バーニアタイプ等、必要に応じて適当なタイプの重ね合わせ検査パターンを用いることができる。図４には、ｂａｒ ｉｎ ｂａｒタイプを例示する。

ＴＥＧ配置用遮光帯３１ｂのＸ方向（長さ方向）両端部に、それぞれ、重ね合わせ検査パターンｐ１１及びｐ１２が形成されている。なお、ＴＥＧ配置用遮光帯３１ｂでは、光を透過する開口パターンを配置することにより、重ね合わせ検査パターンｐ１１及びｐ１２が形成される。

第１ＴＥＧパターニング領域３２の余白領域３２ａのＸ方向（長さ方向）両端部に、つまり、第１ＴＥＧ領域Ｍ２の長さ方向両側の外側に、それぞれ、重ね合わせ検査パターンｐ２１及びｐ２２が形成されている。

ＴＥＧ配置用遮光帯３１ｂの左側の重ね合わせ検査パターンｐ１１と、余白領域３２ａの左側の重ね合わせ検査パターンｐ２１とが、重ね合わされる一対のパターンをなす。ＴＥＧ配置用遮光帯３１ｂの右側の重ね合わせ検査パターンｐ１２と、余白領域３２ａの右側の重ね合わせ検査パターンｐ２２とが、重ね合わされる一対のパターンをなす。

第１ＴＥＧ領域Ｍ２が転写された２次露光によって、重ね合わせ検査パターンがウエハ上で正確に重ね合わせられていれば、正確な位置合わせが行われたと判断される。ＴＥＧ領域Ｍ２の長さ方向両側に（つまり、ＴＥＧ領域Ｍ２を挟んで１組となる）重ね合わせ検査パターンを配置することにより、位置ずれの検査が良好に行われる。

なお、図４に示す例では、重ね合わせ検査パターンｐ１１〜ｐ２２が、ＴＥＧ配置用遮光帯３１ｂや余白領域３２ａの最も端の部分に形成されているが、重ね合わせ検査パターンの形成位置はこれに限らない。

第１ＴＥＧパターニング領域３２では、第１ＴＥＧ領域Ｍ１の長さ方向両側の余白領域部分３２ａＰ内の所望の位置に、重ね合わせ検査パターンｐ２１、ｐ２２を配置することができる。そして、これらの余白領域部分３２ａＰが露光時に重ねられる、ＴＥＧ配置用遮光帯３１ｂの両端部分３１ｂＰに、対応する重ね合わせ検査パターンｐ１１、ｐ１２を配置することができる。

このように、ＴＥＧ配置用遮光帯３１ｂは、所望の種類のＴＥＧの配置領域として用いられるとともに、重ね合わせ検査パターンを形成する領域としても利用される。そして、ＴＥＧ領域の周りの余白領域３２ａ等は、ＴＥＧ配置用遮光帯３１ｂによる未露光部分を消去するために用いられるとともに、重ね合わせ検査パターンを形成する領域としても利用される。

次に、図５を参照して、第２実施例によるレチクルについて説明する。図５は、第２実施例のレチクルのデザインを示す概略平面図である。以下、第１実施例との違いについて説明する。

第１実施例のレチクルでは、チップパターニング領域３１の他に、２種類のＴＥＧを形成するための第１及び第２ＴＥＧパターニング領域３２、３３を配置した。第２実施例のレチクルでは、ＴＥＧの種類をさらに２種類増やして、第３及び第４ＴＥＧパターニング領域３４、３５を追加する。

第２実施例のレチクルｒｅｔでは、チップパターニング領域３１の中心を、レチクルプレート中心ｒｅｔＣからＹ方向下側にオフセットさせている。これにより、第１〜第４ＴＥＧパターニング領域３２〜３５を、チップパターニング領域３１のＹ方向上側にまとめて配置できるスペースが、確保されている。

第３ＴＥＧパターニング領域３４は、ＴＥＧ−Ｃを形成するマスクパターンが形成された第３ＴＥＧ領域Ｍ４と、第３ＴＥＧ領域Ｍ４の周りに配置された余白領域３４ａとを含む。第４ＴＥＧパターニング領域３５は、ＴＥＧ−Ｄを形成するマスクパターンが形成された第４ＴＥＧ領域Ｍ５と、第４ＴＥＧ領域Ｍ５の周りに配置された余白領域３５ａとを含む。第３及び第４ＴＥＧパターニング領域３４、３５のサイズの条件や、重ね合わせ検査パターンを形成することについては、第１及び第２ＴＥＧパターニング領域３２、３３と同様である。

第２ＴＥＧパターニング領域３３のＹ方向上側に、第３ＴＥＧパターニング領域３４が配置され、第３ＴＥＧパターニング領域３４のＹ方向上側に、第４ＴＥＧパターニング領域３５が配置されている。第３ＴＥＧパターニング領域３４の露光時に、マスキングブレードで画定される露光領域５４は、第３ＴＥＧパターニング領域３４を含むが、他のパターニング領域３１等は含まない。また、第４ＴＥＧパターニング領域３５の露光時に、マスキングブレードで画定される露光領域５５は、第４ＴＥＧパターニング領域３５を含むが、他のパターニング領域３１等は含まない。

このように、チップパターニング領域３１の中心を、レチクルプレート中心から適当にオフセットさせることにより、複数のＴＥＧパターニング領域３２等をまとめて配置するスペースを確保することができる。

第２実施例のレチクルを用いた露光工程は、第１実施例の露光工程と基本的には同様である。ただし、オフセットを加味した位置決めを行う。具体的には、露光装置へ入力するアライメントマーク座標の設定を以下のように行うことができる。第１の方法としては、チップパターニング領域３１の中心のマーク座標に対してレチクルプレート中心との差分を加えたマーク座標を入力する。第２の方法としては、チップパターニング領域３１の中心のマーク座標を入力し、レチクルプレート中心との差分を加味した処理を、露光装置のオフセット機能で行う。

なお、ウエハ上のＴＥＧの配置としては、例えば、ＴＥＧ−Ａ配置行（Ｍ２（ＴＥＧ−Ａ）露光行）、ＴＥＧ−Ｂ配置行（Ｍ３（ＴＥＧ−Ｂ）露光行）、ＴＥＧ−Ｃ配置行（Ｍ４（ＴＥＧ−Ｃ）露光行）、及びＴＥＧ−Ｄ配置行（Ｍ５（ＴＥＧ−Ｄ）露光行）が並んだ構造が、列方向に繰り返すようなものとすることができる。なお、このようなＴＥＧの配置は一例である。必要に応じて適宜、未露光部分３１ｂごとに、どの種類のＴＥＧを配置するかを選択することが可能である。

以上説明したように、第２実施例のレチクルにより、チップパターニング領域を拡げることなく、第１実施例よりもさらに多くの種類のＴＥＧを形成することができる。

次に、図６及び図７を参照して、第３実施例によるレチクルについて説明する。図６Ａは、第３実施例のレチクルのデザインを示す概略平面図である。以下、第１実施例との違いについて説明する。

第１実施例のレチクルは、チップパターニング領域３１のＹ方向外側に、第１及び第２ＴＥＧパターニング領域３２、３３を配置した。第３実施例のレチクルｒｅｔでは、チップパターニング領域３１のＸ方向外側（例えば右側）に、第１及び第２ＴＥＧパターニング領域３２、３３を配置する。

チップパターニング領域３１のＸ方向外側に配置することに伴い、第１及び第２ＴＥＧパターニング領域３２、３３のそれぞれを、第１実施例に対して９０°回転させたデザインとしている。これにより、第１及び第２ＴＥＧパターニング領域３２、３３の長さ方向がＹ方向となる。なお、同時に、第１及び第２ＴＥＧパターニング領域３２、３３を露光するための露光領域５２、５３も、それぞれ９０°回転させたデザインとなる。

チップパターニング領域３１の外側の空き領域は、空き領域が無駄に広くならないようにするならば、チップ領域Ｍ１の辺に沿って細長い形状となる。従って、チップパターニング領域３１のＸ方向外側の空き領域は、Ｙ方向に細長い形状となる。第３実施例では、第１及び第２ＴＥＧパターニング領域３２、３３の長さ方向をＹ方向とすることにより、チップパターニング領域３１のＸ方向外側の空き領域に、第１及び第２ＴＥＧパターニング領域３２、３３を配置しやすくしている。なお、第１及び第２ＴＥＧパターニング領域３２、３３のサイズの条件や、重ね合わせ検査パターンを形成することについては、第１実施例と同様である。

図６Ｂ及び図６Ｃは、第３実施例のレチクルで露光する場合の焼付けレイアウトを示す概略平面図である。第３実施例の焼付けレイアウトは、第１実施例のそれと同様である（図１参照）。図６Ｂは、１次露光（チップパターニング領域３１の露光）の期間の、半導体ウエハ１０の姿勢（面内の回転角度０°）を示し、図６Ｃは、２次及び３次露光（第１及び第２ＴＥＧパターニング領域３２、３３の露光）の期間の、半導体ウエハ１０の姿勢（面内の回転角度９０°）を示す。

ただし、第１及び第２ＴＥＧパターニング領域３２、３３それぞれのレチクル上での回転方向と、２次及び３次露光の期間の半導体ウエハ１０の回転方向とは揃える。以下の露光工程で説明するように、両者の回転方向を揃えることにより、焼付けレイアウト内でのＴＥＧの向きが、第１実施例のそれと同じ向きになる。以下、回転角度を＋９０°（反時計回りに９０°）と想定して、説明を続ける。なお、必要に応じて回転角度を−９０°（時計回りに９０°）に設定することもできる。

次に、第３実施例のレチクルを用いた露光工程について説明する。まず、半導体ウエハ１０上に感光性レジストを塗布する。そして、第１実施例と同様にして、チップパターニング領域３１の、ウエハ全面上への転写を行う。つまり、１次露光を行う。１次露光では、図６Ｂに示したように、ウエハステージの回転角度の設定は０°である。

図７Ａは、１次露光が終了した状態の半導体ウエハ１０を示す概略平面図である。この状態は、第１実施例で１次露光が終了した状態と同様である（図２Ａ参照）。つまり、１回の露光で同時にパターン転写された２つ分のチップ領域Ｍ１の間に、未露光部分３１ｂが残されている。

次に、未露光部分３１ｂがＸ方向に並ぶ行の１行置きに画定された、ＴＥＧ−Ａ配置行ＲＡに、第１ＴＥＧ領域Ｍ２を転写する。つまり、２次露光を行う。詳細には、まず、図６Ｃに示したように、露光装置のウエハステージの回転角度を＋９０°に設定して、半導体ウエハ１０を回転させる。

このため、２次露光では、ウエハ回転を加味した位置決めを行うこととなる。具体的には、露光装置に入力するアライメントマーク座標を、ウエハ回転角度に応じて、ＸＹ座標を変換した値とする。例えば、あるマーク座標が、ウエハ回転角度０°でＸ＝１０００μｍ、Ｙ＝１０００μｍだったする。２次露光でのウエハ回転角度を＋９０°とすると、ウエハ回転後のこのマーク座標は、Ｘ＝−１０００μｍ、Ｙ＝１０００μｍとなる。

ウエハ回転後の工程は、ウエハ回転に対応して走査方向が９０°回転しているという点以外は基本的に、第１実施例の２次露光と同様である。

つまり、ウエハ回転後、最初に露光される未露光部分３１ｂに、第１ＴＥＧ領域Ｍ２を位置合わせし、マスキングブレードを、露光領域５２を画定する位置に配置する。そして、最初の未露光部分３１ｂに第１ＴＥＧ領域Ｍ２を露光する。さらに、ウエハステージで半導体ウエハ１０を移動させながら、ＴＥＧ−Ａ配置行ＲＡ上で第１ＴＥＧ領域Ｍ２の投影像を走査し、各未露光部分３１ｂに第１ＴＥＧ領域Ｍ２を露光して、ウエハ全面上のＴＥＧ−Ａ配置行ＲＡに、第１ＴＥＧ領域Ｍ２を転写する。

図７Ｂは、２次露光が終了した状態の半導体ウエハ１０を示す概略平面図である。ＴＥＧ−Ａ配置行ＲＡ上に、第１ＴＥＧ領域Ｍ２が配置され、ＴＥＧ−Ｂ配置行ＲＢ上には、未露光部分３１ｂが残されている。

次に、ＴＥＧ−Ｂ配置行ＲＢに、第２ＴＥＧ領域Ｍ３を転写する。つまり、３次露光を行う。３次露光も２次露光に引き続き、半導体ウエハ１０を＋９０°回転させた状態で露光を行う。ウエハ回転に対応して走査方向が９０°回転しているという点以外は基本的に、第１実施例の３次露光と同様である。

図７Ｃは、３次露光が終了した状態の半導体ウエハ１０を示す概略平面図である。ＴＥＧ−Ｂ配置行ＲＢ上に、第２ＴＥＧ領域Ｍ３が転写されており、未露光部分３１ｂが残っていない。このようにして、第３実施例のレチクルを用いた露光が行われる。

第１及び第２ＴＥＧパターニング領域３２、３３それぞれのレチクル上での回転方向と、２次及び３次露光の期間の半導体ウエハ１０の回転方向が揃っていることにより、焼付けレイアウト内でのＴＥＧの向きが、第１実施例のそれと同じ向きになる。

以上説明したように、第３実施例のレチクルを用いても、第１実施例と同様に、チップパターニング領域を拡げることなく、複数種類のＴＥＧを形成することができる。

なお、第３実施例では、第１及び第２ＴＥＧパターニング領域３２、３３を、チップパターニング領域３１の右側にまとめて配置する例を説明したが、チップパターニング領域３１の左側にまとめて配置することも可能であり、また、チップパターニング領域３１の左右に分けて配置することも可能である。

なお、第１、第２実施例と第３実施例の技術を組み合わせることも可能である。つまり、チップパターニング領域３１の上下左右のいずれかの空き領域を必要に応じて選択して、ＴＥＧパターニング領域を配置することができる。また、必要に応じ、チップパターニング領域３１を所望の方向にオフセットさせて、空き領域の広さを変えることができる。

なお、第３実施例では、露光装置に命令を与える露光ファイルとして、１次露光と、２次及び３次露光とで、別々のファイルが用意される。１つの露光ファイルに係る処理中に、ウエハを回転させることができないためである。

なお、第１実施例（及び第２実施例）では、１次〜３次露光を、１つの露光ファイルで処理することができる。マスキングブレード開口領域の変更処理（つまり、パターニング領域の変更処理）は、１つの露光ファイル内で行うことができる。なお、１ショットごとにマスキングブレード開口領域を変更することも可能である。

以上、第１〜第３実施例では、例示的に１×２型のブロックレチクルについて説明したが、その他の型のブロックレチクルや、シングルレチクルについても、第１〜第３実施例の技術を応用することができる。

つまり、レチクルのデザインとしては、チップ領域とスクライブ領域を含むチップパターニング領域の、スクライブ領域内に従来配置されていたＴＥＧ領域に替えてＴＥＧ配置用の遮光帯を配置するとともに、チップパターニング領域と別に、ＴＥＧ領域を含むＴＥＧパターニング領域を配置する。複数種類のＴＥＧが形成できるように、複数のＴＥＧパターニング領域を配置することができる。

露光は、まず、チップパターニング領域を転写する１次露光を行う。１次露光では、ＴＥＧ配置用遮光帯の転写された部分が未露光となる。そして、２次以降の露光で、未露光部分に、選択された所望のＴＥＧ領域を転写することができる。

このようにして、１枚のレチクルを用いて容易に、複数種類のＴＥＧの形成が行える。チップパターニング領域を拡げる必要がないので、複数種類のＴＥＧを形成しても、有効チップ数を減少させずにすむ。

なお、上記実施例の技術を用いてＴＥＧを形成するとき、ＴＥＧ領域近傍に重ね合わせ検査パターンが転写される。転写された重ね合わせ検査パターンに従って、半導体ウエハに重ね合わせ検査パターン構造が形成される（ウエハ上に形成された重ね合わせ検査パターン構造も、単に重ね合わせ検査パターンと呼ぶこととする）。従って、実施例の技術を用いてＴＥＧを形成するとき、半導体ウエハ上のＴＥＧの近傍に、重ね合わせ検査パターンが残ることとなる。

なお、例えば上記実施例では、同一の半導体ウエハ上に、半導体チップと、複数種類のＴＥＧとを形成する例を説明した。実施例のレチクルの利用態様は、このようなものに限らない。例えば、ある半導体ウエハには、半導体チップとある種類のＴＥＧ−Ａのみを形成し、他の半導体ウエハには、半導体チップと他の種類のＴＥＧ−Ｂのみを形成するというような、同一レチクルを用いて形成するＴＥＧの種類を半導体ウエハごとに変える利用態様も考えられる。

なお、半導体装置形成の初期段階（通常、素子分離工程が該当）の前に、半導体基板（例えばＳｉ基板）に位置合わせマークを形成しておくことにより、半導体装置形成の初期段階から、実施例によるＴＥＧ形成工程を開始することができる。

実施例によるＴＥＧ形成工程は、未露光部分を画定する１次露光と、未露光部分にＴＥＧ領域を転写する２次以降の露光を含み、未露光部分とＴＥＧ領域との位置合わせを必要とする。位置合わせマークが既に形成されていれば、半導体装置形成の初期段階から、実施例のＴＥＧ形成工程に係る位置合わせを良好に行うことができる。なお、このような位置合わせマークの形成には、例えば電子線リソグラフィを用いることができる。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

以上説明した第１〜第３実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
半導体チップを形成するためのマスクパターンが形成されたチップ領域と前記チップ領域の周りに配置されたスクライブ領域とを含み、前記スクライブ領域内にＴＥＧ配置用遮光帯が配置された、チップパターニング領域と、
第１のＴＥＧを形成するためのマスクパターンが形成された第１ＴＥＧ領域を含み、前記第１ＴＥＧ領域は、前記ＴＥＧ配置用遮光帯に内包される大きさである、第１ＴＥＧパターニング領域と、
第２のＴＥＧを形成するためのマスクパターンが形成された第２ＴＥＧ領域を含み、前記第２ＴＥＧ領域は、前記ＴＥＧ配置用遮光帯に内包される大きさである、第２ＴＥＧパターニング領域と
を有するレチクル。
（付記２）
前記第１ＴＥＧパターニング領域は、前記第１ＴＥＧ領域の周りに配置された余白領域を含み、前記余白領域の外側の縁は、前記ＴＥＧ配置用遮光帯を内包する大きさである付記１に記載のレチクル。
（付記３）
前記余白領域は、前記ＴＥＧ配置用遮光帯が配置された前記スクライブ領域に内包される大きさである付記２に記載のレチクル。
（付記４）
前記ＴＥＧ配置用遮光帯に、第１の重ね合わせ検査パターンが形成され、前記余白領域に、前記第１の重ね合わせ検査パターンと対をなす第２の重ね合わせ検査パターンが形成された付記２または３に記載のレチクル。
（付記５）
前記ＴＥＧ配置用遮光帯の長さ方向と、前記第１ＴＥＧ領域の長さ方向とが平行である付記１〜４のいずれか１つに記載のレチクル。
（付記６）
前記ＴＥＧ配置用遮光帯の長さ方向と、前記第１ＴＥＧ領域の長さ方向とが交差している付記１〜４のいずれか１つに記載のレチクル。
（付記７）
半導体チップを形成するためのマスクパターンが形成されたチップ領域と前記チップ領域の周りに配置されたスクライブ領域とを含み、前記スクライブ領域内にＴＥＧ配置用遮光帯が配置された、チップパターニング領域と、
第１のＴＥＧを形成するためのマスクパターンが形成された第１ＴＥＧ領域を含み、前記第１ＴＥＧ領域は、前記ＴＥＧ配置用遮光帯に内包される大きさである、第１ＴＥＧパターニング領域と、
第２のＴＥＧを形成するためのマスクパターンが形成された第２ＴＥＧ領域を含み、前記第２ＴＥＧ領域は、前記ＴＥＧ配置用遮光帯に内包される大きさである、第２ＴＥＧパターニング領域と
を有するレチクルを用いる半導体装置の製造方法であって、
レジストの形成された半導体ウエハに、前記レチクルの前記チップパターニング領域を転写するチップ領域露光工程と、
前記チップ領域露光工程で、前記ＴＥＧ配置用遮光帯が転写された未露光部分内に、前記レチクルの前記第１ＴＥＧ領域または前記第２ＴＥＧ領域を転写するＴＥＧ領域露光工程と
を有する半導体装置の製造方法。
（付記８）
前記第１ＴＥＧパターニング領域は、前記第１ＴＥＧ領域の周りに配置された余白領域を含み、前記余白領域の外側の縁は、前記ＴＥＧ配置用遮光帯を内包する大きさであって、
前記ＴＥＧ領域露光工程は、前記余白領域が、前記ＴＥＧ配置用遮光帯の転写された前記未露光部分を内包するようにして、前記第１ＴＥＧ領域を転写する付記７に記載の半導体装置の製造方法。
（付記９）
並んで配置された複数の半導体チップ領域と、
隣接する前記半導体チップ領域の間に配置されたスクライブ領域と、
前記スクライブ領域に配置された第１のＴＥＧと
前記スクライブ領域の、前記第１のＴＥＧの近傍に形成された重ね合わせ検査パターンと
を有する半導体ウエハ。
（付記１０）
さらに、前記スクライブ領域に配置され、前記第１のＴＥＧと種類の異なる第２のＴＥＧを有する付記９に記載の半導体ウエハ。

ｒｅｔ レチクル
１ 透光性基板
２ 有効パターニング領域
３１ チップパターニング領域
Ｍ１ チップ領域
３１ａ スクライブ領域
３１ａＣ スクライブセンター
３１ｂ ＴＥＧ配置用遮光帯
３２ 第１ＴＥＧパターニング領域
Ｍ２ 第１ＴＥＧ領域
３２ａ 余白領域
３３ 第２ＴＥＧパターニング領域
Ｍ３ 第２ＴＥＧ領域
３３ａ 余白領域
４ 外側遮光帯
５１ （チップパターニング領域に対応する）露光領域
５２ （第１ＴＥＧパターニング領域に対応する）露光領域
５３ （第２ＴＥＧパターニング領域に対応する）露光領域
１０ 半導体ウエハ
１１ チップ有効領域境界
ＲＡ ＴＥＧ−Ａ配置行
ＲＢ ＴＥＧ−Ｂ配置行
ｐ１１、ｐ１２、ｐ２１、ｐ２２ 重ね合わせ検査パターン

Claims (5)

1. 半導体チップを形成するためのマスクパターンが形成されたチップ領域と前記チップ領域の周りに配置されたスクライブ領域とを含み、前記スクライブ領域内にＴＥＧ配置用遮光帯が配置された、チップパターニング領域と、
   第１のＴＥＧを形成するためのマスクパターンが形成された第１ＴＥＧ領域を含み、前記第１ＴＥＧ領域は、前記ＴＥＧ配置用遮光帯に内包される大きさである、第１ＴＥＧパターニング領域と、
   第２のＴＥＧを形成するためのマスクパターンが形成された第２ＴＥＧ領域を含み、前記第２ＴＥＧ領域は、前記ＴＥＧ配置用遮光帯に内包される大きさである、第２ＴＥＧパターニング領域と
   を有するレチクル。
2. 前記第１ＴＥＧパターニング領域は、前記第１ＴＥＧ領域の周りに配置された余白領域を含み、前記余白領域の外側の縁は、前記ＴＥＧ配置用遮光帯を内包する大きさである請求項１に記載のレチクル。
3. 前記ＴＥＧ配置用遮光帯に、第１の重ね合わせ検査パターンが形成され、前記余白領域に、前記第１の重ね合わせ検査パターンと対をなす第２の重ね合わせ検査パターンが形成された請求項２に記載のレチクル。
4. 半導体チップを形成するためのマスクパターンが形成されたチップ領域と前記チップ領域の周りに配置されたスクライブ領域とを含み、前記スクライブ領域内にＴＥＧ配置用遮光帯が配置された、チップパターニング領域と、
   第１のＴＥＧを形成するためのマスクパターンが形成された第１ＴＥＧ領域を含み、前記第１ＴＥＧ領域は、前記ＴＥＧ配置用遮光帯に内包される大きさである、第１ＴＥＧパターニング領域と、
   第２のＴＥＧを形成するためのマスクパターンが形成された第２ＴＥＧ領域を含み、前記第２ＴＥＧ領域は、前記ＴＥＧ配置用遮光帯に内包される大きさである、第２ＴＥＧパターニング領域と
   を有するレチクルを用いる半導体装置の製造方法であって、
   レジストの形成された半導体ウエハに、前記レチクルの前記チップパターニング領域を転写するチップ領域露光工程と、
   前記チップ領域露光工程で、前記ＴＥＧ配置用遮光帯が転写された未露光部分内に、前記レチクルの前記第１ＴＥＧ領域または前記第２ＴＥＧ領域を転写するＴＥＧ領域露光工程と
   を有する半導体装置の製造方法。
5. 並んで配置された複数の半導体チップ領域と、
   隣接する前記半導体チップ領域の間に配置されたスクライブ領域と、
   前記スクライブ領域に配置された第１のＴＥＧと
   前記スクライブ領域の、前記第１のＴＥＧの近傍に形成された重ね合わせ検査パターンと
   を有する半導体ウエハ。

Images