JP2001339049A - 半導体装置、フォトマスクおよび半導体装置の製造方法 - Google Patents

半導体装置、フォトマスクおよび半導体装置の製造方法

Info

Publication number
JP2001339049A
JP2001339049A JP2000160017A JP2000160017A JP2001339049A JP 2001339049 A JP2001339049 A JP 2001339049A JP 2000160017 A JP2000160017 A JP 2000160017A JP 2000160017 A JP2000160017 A JP 2000160017A JP 2001339049 A JP2001339049 A JP 2001339049A
Authority
JP
Japan
Prior art keywords
mark
region
inspection
semiconductor device
overlay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000160017A
Other languages
English (en)
Other versions
JP4667559B2 (ja
Inventor
Masahiko Takeuchi
雅彦 竹内
Koichiro Narimatsu
孝一郎 成松
Atsushi Ueno
敦史 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000160017A priority Critical patent/JP4667559B2/ja
Priority to US09/725,853 priority patent/US6849957B2/en
Publication of JP2001339049A publication Critical patent/JP2001339049A/ja
Application granted granted Critical
Publication of JP4667559B2 publication Critical patent/JP4667559B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 詳細かつ正確な検査用マークの測定を容易に
行なうことが可能な半導体装置を提供する。 【解決手段】 半導体基板上に形成され、素子形成領域
と、この素子形成領域を囲むように配置されたダイシン
グライン領域とを備える半導体装置であって、ダイシン
グライン領域では、異なるショットで形成された第１お
よび第２の重ね合わせ検査マーク１５が形成され、第１
および第２の重ね合わせ検査マーク１５は、第１および
第２の重ね合わせ検査マークを識別するための補助マー
ク１８を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置、フ
ォトマスクおよび半導体装置の製造方法に関し、より特
定的には、製造工程において重ね合せ検査マークなどの
測定を容易に行なうことが可能な半導体装置、フォトマ
スクおよび半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の製造工程において
は、成膜工程、写真製版加工工程などさまざまな工程が
実施されている。写真製版加工工程における露光工程で
は、ステッパと呼ばれる露光装置を用いてフォトマスク
上に形成されたマスクパターンを半導体基板上のフォト
レジスト膜などに投影する。このような露光工程の方式
として、２次元に移動できるＸ−Ｙステージ上に半導体
基板を固定し、この半導体基板を一定距離移動させるご
とに露光工程を実施するステップアンドリピート方式が
知られている。
【０００３】図３７は、上述のような露光工程に用いら
れる従来のフォトマスクを示す平面模式図である。図３
７を参照して、フォトマスクを説明する。
【０００４】図３７を参照して、フォトマスク１２０
は、露光光を透過する基板上に、露光光を遮る金属膜な
どを用いて転写用パターンを形成したものである。図３
７に示したフォトマスク１２０では、半導体素子などの
転写用パターンが形成されているチップ領域１１１と、
このチップ領域１１１を取囲むように配置され、ダイシ
ングライン領域を形成するためのダイシング領域１５
３、１５４、１６１〜１６３とが形成されている。ダイ
シング領域１５３、１５４、１６１においては、検査用
マークを形成するためのマスクパターン１２１〜１２７
が形成されている。
【０００５】また、図３７に示したフォトマスク１２０
においては、ダイシング領域１５３、１５４、１６１〜
１６３の幅をできるだけ小さくするとともに、フォトマ
スク１２０の少なくとも四隅に重ね合せ検査マークなど
の検査用マーク領域１２９ａ〜１３２ａ（図３８参照）
を形成するためのマスクパターン１２１〜１２４を配置
する必要があることから、いわゆる凹凸ダイシング構造
を採用している。すなわち、所定領域にクロム膜などの
遮光部材１１０が配置されることにより、露光光が透過
することが可能な第１の外周部ダイシング領域１５３
は、相対的に幅の広い凸部１５５と相対的に幅の狭い凹
部１５６、１５７とを有している。そして、第２の外周
部ダイシング領域１５４においては、第１の外周部ダイ
シング領域１５３の凸部１５５および凹部１５６、１５
７に嵌まり込むような凹部１５８および凸部１５９、１
６０を形成するように遮光部材１１０が配置されてい
る。このようなフォトマスク１２０を用いてステップア
ンドリピート方式により半導体基板上に回路パターンを
転写していくと、図３８に示すような構造を得る。
【０００６】図３８は図３７に示したフォトマスク１２
０を用いて半導体基板の主表面上に転写パターンが転写
されて得られる構造を示す模式図である。チップ領域１
２８ａと検査用マーク領域１２９ａ〜１３５ａとが１回
の露光工程（１ショット）によって同時に転写される。
また、チップ領域１２８ｂと検査用マーク領域１２９
ｂ、１３２ｂとが、また、チップ領域１２８ｃと検査用
マーク領域１３０ｃ、１３１ｃとがそれれぞ１ショット
によって転写される。
【０００７】このように、図３７に示したフォトマスク
１２０を利用すれば、ダイシングライン領域１１３の幅
を検査用マーク領域１２９ａ〜１３５ａ、１２９ｂ、１
３０ｃ、１３１ｃ、１３２ｂの幅とほぼ同じ程度となる
ように設定することができるとともに、１回の露光工程
によって転写される領域の四隅に検査用マーク１２９ａ
〜１３２ａを配置することが可能となる。
【０００８】図３９は、図３８に示した検査用マーク領
域１２９ａ〜１３５ａ、１２９ｂ、１３０ｃ、１３１
ｃ、１３２ｂに形成された従来の重ね合せ検査マーク１
１５を示す平面模式図である。また、図４０および図４
１は、それぞれ図３９の線分ＸＬ−ＸＬおよびＸＬＩ−
ＸＬＩにおける断面模式図である。図３９〜４１を参照
して、重ね合せ検査マーク１１５を説明する。
【０００９】図３９〜４１を参照して、重ね合せ検査マ
ーク１１５は、重ね合せの下層としてのトレンチ分離絶
縁膜１０１、１０１ｂが含まれる層と、重ね合せの上層
としての第１の配線１０３ｂが含まれる層との露光工程
におけるパターンの重ね合せ精度を確認するために用い
られる。下層としてのトレンチ分離絶縁膜によって第１
の重ね合せ検査パターン１０１ａが形成されている。第
１の検査パターン１０１ａはその平面形状が四角形状で
ある。そして、この第１の検査パターン１０１ａの内側
に位置する領域には、重ね合せの上層としての第１の配
線によって平面形状が四角形状の第２の検査パターン１
０３ａが形成されている。この第１の検査パターン１０
１ａと第２の検査パターン１０３ａとの位置関係（水平
方向における距離など）を測定することにより、トレン
チ分離絶縁膜１０１を形成するための露光工程によって
転写される回路パターンと第１の配線１０３ｂを形成す
るための露光工程によって転写される回路パターンとの
重ね合せ精度を測定することができる。
【００１０】重ね合せ検査マーク１１５においては、ト
レンチ分離絶縁膜１０１を含む下層を形成するための露
光工程を識別するトレンチ分離パターン識別記号１１６
がトレンチ分離絶縁膜１０１ｂによって形成されてい
る。また、第１の配線１０３ｂを含む上層を形成するた
めの露光工程を識別する第１の配線パターン識別記号１
１７が第１の配線１０３ｂによって形成されている。こ
のようにトレンチ分離パターン識別記号１１６および第
１の配線パターン識別記号１１７を形成することによ
り、重ね合せ検査マーク１１５において重ね合せの精度
を検出する上層と下層とがどの層であるかを容易に判別
できる。
【００１１】図４２は、従来の重ね合せ検査マーク１１
５の他の例を示す平面模式図である。また、図４３は、
図４２のＸＬＩＩＩ−ＸＬＩＩＩにおける断面模式図で
あり、図４４は図４２のＸＬＩＶ−ＸＬＩＶにおける断
面模式図である。
【００１２】図４２〜４４を参照して、重ね合せ検査マ
ーク１１５は、基本的には図３９〜４１に示した重ね合
せ検査マークと同様の構造を備える。ただし、図４２〜
４４に示した重ね合せ検査マーク１１５では、重ね合せ
精度を検出する対象である下層が半導体基板１１９の主
表面上に形成された第１の配線１０３ｂを含む層であ
り、上層が第１の層間絶縁膜１０８上に形成された第２
の配線１０５ｂを含む層である。そのため、相対的な大
きなサイズの四角形状である第１の検査パターン１０３
ａは第１の配線１０３ｂと同一レイヤによって形成さ
れ、相対的に小さなサイズの四角形状の第２の検査パタ
ーン１０５ａは第２の配線１０５ｂと同一レイヤによっ
て形成されている。また、重ね合せ検査マーク１１５に
おいては、下層としての第１の配線１０３ｂを含む層を
形成するための露光工程を識別する第１の配線パターン
識別記号１１７が第１の配線１０３ｂによって形成さ
れ、上層としての第２の配線１０５ｂを含む層を形成す
るための露光工程を識別する第２の配線パターン識別記
号１３６が第２の配線１０５ｂによって形成されてい
る。
【００１３】このような重ね合せ検査マーク１１５を用
いて、第１の配線１０３ｂを含む層と第２の配線１０５
ｂを含む層との重ね合せ精度を容易に測定することがで
きる。
【００１４】図３９〜４４に示したような重ね合せ検査
マーク１１５は、図３８における検査用マーク領域１２
９ａ〜１３３ａ、１３０ａ、１３１ｂ、１３０ｃ、１３
１ｃなどに形成されている。
【００１５】
【発明が解決しようとする課題】図３９〜４４に示した
ような重ね合せ検査マーク１１５について、１回の露光
工程（１ショット）ごとにそのショットにおける重ね合
せ精度を確認するための測定などの作業が行なわれる。
このとき、図３７に示したようなフォトマスク１２０を
用いて、チップ領域１２８ｃ、１２８ａと順番に露光工
程を実施すると、図４５に示すように、チップ領域１２
８ａを形成するためのショットにおける検査用マーク領
域１２９ａとチップ領域１２８ｃを形成するためのショ
ットにおける検査用マーク領域１３０ｃとが１つのダイ
シングライン領域１１３上に隣接して配置されることに
なる。ここで、図４５は、図３８の検査用マーク領域１
３４ａ、１３５ｂにおいて形成されたパッド群の平面模
式図である。
【００１６】図４５を参照して、ダイシングライン領域
１１３においては、検査用マーク領域１２９ａと検査用
マーク領域１３０ｃとが隣接して配置されている。検査
用マーク領域１２９ａには、チップ領域１２８ａを形成
する際の露光工程における重ね合せ精度を測定するため
の重ね合せ検査マーク１１５ａ、１１５ｂが配置されて
いる。また、検査用マーク領域１３０ｃには、チップ領
域１２８ｃを形成する際の露光工程における重ね合せ精
度を測定するための重ね合せ検査マーク１１５ｃ、１１
５ｄが配置されている。
【００１７】ここで、たとえばチップ領域１２８ａを形
成するための露光工程における重ね合せ精度を測定する
場合を考える。このとき、作業者は重ね合せ検査マーク
１１５ａ、１１５ｂのいずれかを半導体基板上において
特定し、この重ね合せ検査マーク１１５ａ、１１５ｂの
いずれかを用いて重ね合せ精度に関するデータを測定・
採取する。しかし、図４５に示すように同じ形状の重ね
合せ検査マーク１１５ｃ、１１５ｄが同一のダイシング
ライン領域１１３に隣接して形成されていると、作業者
が誤って重ね合せ検査マーク１１５ａ、ｂではなく、チ
ップ領域１２８ｃを形成するための露光工程における重
ね合せ精度を示す重ね合せ検査マーク１１５ｃ、１１５
ｄについてデータを測定してしまう場合があった。この
場合、チップ領域１２８ａを形成するための露光工程に
おける重ね合せ精度のデータではなく、チップ領域１２
８ｃを形成するための露光工程における重ね合せ精度の
データを測定することになる。
【００１８】したがって、次のショット領域、たとえば
チップ領域１２８ｂなどにおける露光工程に対して、直
前の露光工程であるチップ領域１２８ａを形成するため
の露光工程における重ね合せ精度のデータをフィードバ
ックする際、誤ったデータ（チップ領域１２８ｃを形成
するための露光工程における重ね合せ精度のデータ）を
フィードバックすることになる。このような誤ったデー
タをフィードバックすることにより、チップ領域１２８
ｂにおける重ね合せ精度が劣化するといった問題が発生
していた。
【００１９】また、図３８における検査用マーク領域１
３４ａ、１３５ｂにおいては、サイドモニタやＴＥＧ
（Test Element Group）などの検査用素子が形成され
る。検査用マーク領域１３４ａ、１３５ｂでは、この検
査用素子の電気的特性を測定するための電極パッドが形
成される場合がある。このような電極パッドの例を図４
６に示す。図４６は、図３８の検査用マーク領域１３４
ａ、１３５ｂにおいて形成されたパッド群の平面模式図
である。
【００２０】図４６を参照して、ダイシングライン領域
１１３において、検査用マーク領域１３４ａ、１３５ａ
では、検査用素子の電気的特性を測定するのための電極
パッド１４３が形成されている。また、電極パッド１４
３に隣接してエッジセンサとして作用するパッド１４４
が形成されている。そして、図４６に示したような電極
パッド１４３およびパッド１４４は、図３８に示した検
査用マーク領域１３４ａ、１３５ａのそれぞれに形成さ
れる。検査用マーク領域１３４ａと検査用マーク領域１
３５ａにおいて形成される電極パッド１４３は、外観上
は同じであるが、接続されている検査用素子の種類など
はその位置により異なる。また検査用マーク領域１３４
ａ、１３５ａ毎に検査用素子の種類が異なる場合もあ
る。この場合、検査用マーク領域１３４ａにて形成され
た電極パッド１４３と、検査用マーク領域１３５ａにて
形成された電極パッド１４３とを識別する必要がある。
【００２１】しかし、従来は図４６に示すように、検査
用マーク領域１３４ａ、１３５ａ毎に電極パッド１４３
を識別するようなマークなどは特に形成されていなかっ
た。このため、たとえば検査用マーク領域１３４ａの電
極パッド１４３にプローブ針などを接続して電気的特性
の測定を行なう場合、作業者が誤って検査用マーク領域
１３５ａにおける電極パッド１４３について測定を行な
い、必要なデータとは異なるデータを採取するといった
事故が発生する場合があった。
【００２２】また、図３８において示した検査用マーク
領域１２９ａ〜１３５ａにおいては、チップ領域１２８
ａの内部のプロセス管理をより精度よく行なうため、図
４７に示すような孤立ホールパターン１５０（ケルビン
パターン）が形成される場合がある。そして、プロセス
管理のため孤立ホールパターン１５０の測長を行なうと
いった作業が行なわれる。図４７は、従来の半導体装置
の検査用マーク領域に形成された孤立ホールパターンを
示す平面模式図である。また、図４８は、図４７のＸＬ
ＶＩＩＩ−ＸＬＶＩＩＩにおける断面模式図である。
【００２３】図４７および４８を参照して、検査用マー
ク領域における孤立ホールパターン１５０が形成された
領域では、半導体基板１１９の主表面上に活性領域１０
２が形成されている。活性領域１０２を囲むようにトレ
ンチ分離絶縁膜１０１が配置されている。半導体基板１
１９の主表面上には第１の層間絶縁膜１０８が形成され
ている。第１の層間絶縁膜１０８上には第２の配線１０
５が形成されている。第１の層間絶縁膜１０８を部分的
に除去することにより孤立ホールパターン１５０が形成
されている。孤立ホールパターン１５０の内部には導電
体膜１４９が充填されている。この導電体膜１４９によ
って活性領域１０２と第２の配線１０５とが接続されて
いる。
【００２４】第２の配線層１０５上には第２の層間絶縁
膜１０９が形成されている。第２の層間絶縁膜１０９上
には第３の配線１０７ａ〜１０７ｄが形成されている。
第２の層間絶縁膜１０９を部分的に除去することによ
り、第２のコンタクトホール１０６が形成されている。
第２のコンタクトホール１０６の内部には導電体膜１４
６が充填されている。導電体膜１４６によって第２の配
線１０５と第３の配線１０７ｂとが相互接続されてい
る。また、第１および第２の層間絶縁膜１０８、１０９
を部分的に除去することにより、第３の配線１０７ｃ下
に位置する領域に第２のコンタクトホール１０６が形成
されている。第２のコンタクトホール１０６の内部部分
には、導電体１４９が充填されている。導電体１４９に
より活性領域１０２と第３の配線１０７ｃとが接続され
ている。
【００２５】このような孤立ホールパターン１５０の測
長作業を行なう場合、作業者は半導体基板上からこの孤
立ホールパターン１５０を探し出す必要がある。しか
し、孤立ホールパターン１５０のサイズは実際には極め
て小さく、作業者が孤立ホールパターン１５０を探し出
す作業には時間がかかっていた。そして、このような作
業は半導体装置の製造工程の生産性を低下させる要因の
１つとなっていた。
【００２６】また、図３８に示した検査用マーク領域１
２９ａ〜１３５ａにおいては、チップ領域１２８ａの内
部におけるプロセス管理をより精密に行なうため、検査
用素子としてたとえば図４９に示すような電界効果トラ
ンジスタを形成し、ゲート長の測定などを行なうといっ
た作業が行なわれる。図４９は、従来の半導体装置の検
査用マーク領域に形成された検査用素子を示す平面模式
図である。また、図５０は、図４９の線分Ｌ−Ｌにおけ
る断面模式図である。
【００２７】図４９および５０を参照して、検査用マー
ク領域では、半導体基板１１９の主表面にソースおよび
ドレイン領域となる活性領域１０２が形成されている。
活性領域１０２はトレンチ分離絶縁膜１０１によって周
囲を囲まれている。この活性領域１０２上には、ゲート
絶縁膜（図示せず）を介してゲート電極として作用する
第２の配線１０５が形成されている。第２の配線１０５
上には第１の層間絶縁膜１０８が形成されている。活性
領域１０２の所定領域上に位置する領域においては、第
１の層間絶縁膜１０８を部分的に除去することにより第
２のコンタクトホール１０６が形成されている。第２の
コンタクトホール１０６の内部には導電体膜１４６が充
填されている。第１の層間絶縁膜１０８上には導電体膜
１４６と接続するように第３の配線１０７ｂ、１０７ｃ
が形成されている。また、図４９に示すように、第２の
配線１０５は、第１の層間絶縁膜１０８上に形成された
第３の配線１０７ａとコンタクトホール１０６の内部に
形成された導電体膜を介して電気的に接続されている。
ソースおよびドレイン領域としての活性領域１０２とゲ
ート絶縁膜（図示せず）とゲート電極としての第２の配
線１０５とから検査用素子としての電界効果トランジス
タが構成される。
【００２８】このようにして形成された電界効果トラン
ジスタにおいては、ゲート電極として作用する第２の配
線１０５の幅、すなわちゲート長Ｌを走査型電子顕微鏡
（scanning electron microscope : SEM）を用いて測定
していた。このようなゲート長Ｌの測定においては、測
定精度を高めるために測定値の校正を行なうことが好ま
しい。しかし、従来、検査用マーク領域の内部におい
て、このような測定値の校正を行なうための構造は特に
準備されていなかった。
【００２９】また、図４９および５０に示した電界効果
トランジスタなどの検査用素子においては、検査用素子
の近傍に、その検査用素子を形成する際に用いられたプ
ロセス条件を特定できる記号や、あるいはプロセス条件
自体が示されていれば、作業者は検査用素子のサイズ測
定などを行なうと同時にプロセス条件も確認できるの
で、写真製版加工工程に異常が発生した場合、この異常
の発生を迅速かつ容易に認識できる。しかし、従来この
ような検査用素子を形成するための写真製版加工工程に
おけるプロセス条件を示すデータなどを示すマークは特
に設けられていなかった。
【００３０】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の１つの目的は、
詳細かつ正確な検査用マークの測定を容易に行なうこと
が可能な半導体装置を提供することである。
【００３１】この発明のもう１つの目的は、詳細かつ正
確な検査用マークの測定を容易に行なうことが可能な半
導体装置を製造するためのフォトマスクを提供すること
である。
【００３２】この発明のもう１つの目的は、詳細かつ正
確な検査用マークの測定を容易に行なうことが可能な半
導体装置の製造方法を提供することである。
【００３３】
【課題を解決するための手段】この発明の一の局面にお
ける半導体装置は、半導体基板上に形成された素子形成
領域と、この素子形成領域を囲むように配置されたダイ
シングライン領域とを備える半導体装置であって、ダイ
シングライン領域では、異なるショットで形成された第
１および第２の重ね合せ検査マークが形成されている。
第１および第２の重ね合せ検査マークは、第１および第
２の重ね合せ検査マークを識別するための補助マークを
含む（請求項１）。
【００３４】この場合、ダイシングライン領域におい
て、異なるショットで形成された第１および第２の重ね
合せ検査マークが隣接して形成されていても、補助マー
クを検出することにより第１および第２の重ね合せ検査
マークを容易に識別できる。そのため、第１および第２
の重ね合せ検査マークを形成するためのショットのそれ
ぞれについて重ね合せ精度を測定する際に、第１および
第２の重ね合せ検査マークを取り違えるといった問題の
発生を防止できる。この結果、重ね合せ精度の測定を正
確かつ容易に行なうことができる。
【００３５】上記一の局面における半導体装置は、半導
体基板の表面を複数の領域に分割し、それぞれの領域に
ついて写真製版加工を行なうことにより製造される半導
体装置であって、領域は、最外周部に第１または第２の
重ね合せ検査マークのいずれかを備えることが好まし
い。補助マークは、第１および第２の重ね合せ検査マー
クのそれぞれについて領域における相対的な位置を表示
する領域内位置表示マークであることが好ましい（請求
項２）。
【００３６】この場合、１回の露光工程により回路パタ
ーンが転写される領域内に複数の重ね合せ検査マークが
形成される際に、それぞれの重ね合せ検査マーク同士に
ついての領域内における相対的な位置関係を領域内位置
表示マークによって作業者が容易に認識することができ
る。このため、露光工程の重ね合せ精度の測定をより正
確に行なうことができる。
【００３７】上記一の局面における半導体装置では、第
１または第２の重ね合せ検査マークが、領域の四隅の少
なくともいずれかに形成されていることが好ましい（請
求項３）。
【００３８】この場合、領域の端部に重ね合せ検査マー
クを配置することになるので、露光工程におけるフォト
マスクのアライメント不良をより確実に検出できる。
【００３９】上記一の局面における半導体装置では、第
１または第２の重ね合せ検査マークが、領域の四隅すべ
てに形成されていてもよい。
【００４０】この場合、重ね合せの精度をより正確に測
定することができる。上記一の局面における半導体装置
では、補助マークは平面形状が矢印状であってもよい
（請求項４）。
【００４１】このように、補助マークの平面形状を矢印
状とすることにより、容易に重ね合せ検査マークの領域
内における相対的な位置を表示することができる。たと
えば、領域内において、右上の領域に位置する重ね合せ
検査マークにおける補助マークの平面形状を、右上の方
向を指し示す矢印状とすれば、作業者はその重ね合せ検
査マークの領域内での位置を直感的に認識できる。この
ため、作業者が重ね合せ検査マークを誤認する危険性を
低減できる。
【００４２】この発明の他の局面における半導体装置
は、半導体基板上に形成された素子形成領域と、この素
子形成領域を囲むように配置されたダイシングライン領
域とを備える半導体装置であって、ダイシングライン領
域には検査用素子領域が形成されている。検査用素子領
域は、識別マーク、位置表示マーク、ピッチ補正用マー
クおよび条件表示マークからなる群から選択される少な
くとも１つを含む。識別マークは検査用素子領域に含ま
れる電極の種類を識別する。位置表示マークは検査用素
子領域に配置された層間絶縁膜に形成されたコンタクト
ホールの位置を示す。ピッチ補正用マークは検査用素子
領域に形成され、間隔を隔てて並列に並んだ複数の線状
パターンからなる。条件表示マークは検査用素子領域に
配置され、プロセス条件を示す（請求項５）。
【００４３】このようにすれば、検査用素子領域がたと
えば識別マークを含む場合、容易に電極の種類を識別マ
ークによって識別できる。また、検査用素子領域が位置
表示マークを含む場合、コンタクトホールの位置を作業
者が位置表示マークによって容易に検出できる。さら
に、検査用素子領域がピッチ補正用マークを含む場合、
評価用の電界効果トランジスタなどにおいてゲート長を
測定する際のデータの校正をピッチ補正用マークによっ
て迅速かつ容易に行なうことができる。また、検査用素
子領域が条件表示マークを含む場合、作業者が検査用素
子領域の測定用の素子を形成した際のプロセス条件を条
件表示マークによって容易に知ることができる。このた
め、検査用素子領域における検査用マークの測定などを
行なう場合、プロセスの異常を迅速に検出できる。
【００４４】上記他の局面における半導体装置では、識
別マークは電極上に形成されていてもよい（請求項
６）。
【００４５】この場合、検査用素子領域において識別マ
ークを形成するための領域を確保する必要がないので、
検査用素子領域の面積を削減することができる。
【００４６】上記他の局面における半導体装置では、識
別マークの平面形状は文字を構成していてもよく、その
文字を構成する線の幅は１０μｍ以下であることが好ま
しい（請求項７）。
【００４７】この場合、電極に押圧されるプローブ針な
どの針先のサイズより、識別マークとしての文字の線幅
を十分小さくできる。このため、電極上に識別マークと
しての文字を形成しても、プローブ針と電極表面とを確
実に接触させることができる。
【００４８】上記他の局面における半導体装置では、識
別マークの幅が３０μｍ以上であることが好ましい（請
求項８）。
【００４９】この場合、半導体基板からチップを切出す
ためのダイシングに用いるブレードの幅よりも識別マー
クの大きさを十分大きくできる。したがって、ダイシン
グ後にの半導体装置であるチップの周辺部のダイシング
ライン領域において、識別マークを確実に残存させるこ
とができる。このため、ダイシング工程においてパター
ン剥がれなどの不具合が発生した場合に、このような識
別マークが存在する位置を原点としてパターン剥がれな
どの不良が発生した位置の特定を容易に行なうことがで
きる。
【００５０】また、このように識別マークを大きくして
おくことで、作業者が電極を探す際に、作業者がこの識
別マークを容易に認識できる。つまり識別マークの視認
性を向上させることができる。これにより、検査作業を
より正確かつ迅速に行なうことができる。
【００５１】上記他の局面における半導体装置では、位
置表示マークが層間絶縁膜に形成された開口部であって
もよい（請求項９）。
【００５２】この場合、コンタクトホールを形成する工
程において位置表示マークを同時に形成することができ
る。したがって、このような位置表示マークを形成する
ために新たな工程を追加する必要がない。これにより、
位置表示マークを形成するために半導体装置の製造工程
数が増加することを防止できる。
【００５３】上記他の局面における半導体装置では、開
口部の平面形状が、コンタクトホールの方向を示す矢印
状であってもよい（請求項１０）。
【００５４】このようにすれば、作業者が位置表示マー
クとしての開口部の平面形状を識別することによって、
作業者は容易にコンタクトホールの位置を確認できる。
【００５５】上記他の局面における半導体装置では、検
査用素子領域はダイシングライン領域上に形成された導
電体膜をさらに備えることが好ましい。ピッチ補正用マ
ークは、導電体膜に隣接する位置に間隔を隔てて位置す
ることが好ましい（請求項１１）。
【００５６】このようにすれば、導電体膜の幅を測長す
る際にピッチ補正用マークを用いて容易に測定データの
校正を行なうことができる。この結果、導電体膜の幅の
測長精度を向上させることができる。
【００５７】上記他の局面における半導体装置では、ピ
ッチ補正用マークは、導電体膜と同一レイヤによって形
成されていてもよい。
【００５８】上記他の局面における半導体装置では、条
件表示マークの平面形状がプロセス条件を示す文字とな
っていることが好ましい（請求項１２）。
【００５９】この場合、作業者が条件表示マークを識別
することで容易にプロセス条件を確認できる。
【００６０】上記他の局面における半導体装置では、プ
ロセス条件が、デザイン寸法、マスク上寸法、レジスト
狙い寸法および仕上がり狙い寸法からなる群から選択さ
れる少なくとも２つを含むことが好ましい（請求項１
３）。
【００６１】この場合、上記のようなデータをもとにし
て作業者がプロセス上の不具合などをより迅速かつ確実
に発見することが可能となる。たとえば、デザイン寸法
とマスク上寸法とが条件表示マークとして表示されてい
る場合、作業者はサイジングの正誤を容易に確認するこ
とができる。また、マスク上寸法とレジスト狙い寸法と
が条件表示マークとして表示されている場合、作業者は
写真製版加工における異常を容易に検出できる。また、
レジスト狙い寸法と仕上がり狙い寸法とが条件表示マー
クとして表示されている場合、作業者はエッチングプロ
セスの異常を容易に検出できる。
【００６２】この発明の別の局面におけるフォトマスク
は、素子パターン形成領域を含み、平面形状が四角形の
領域と、第１の外周部ダイシング領域と第２の外周部ダ
イシング領域と重ね合せ検査マーク領域とを備える。第
１の外周部ダイシング領域は、領域の四角形の対辺をな
す一辺に接して配置され、かつ幅の広い凸部および幅の
狭い凹部を有する外周形状である。第２の外周部ダイシ
ング領域は、対辺をなす他辺に接して配置され、かつ第
１の外周部ダイシング領域の凸部および凹部に嵌まり込
むような凹部および凸部を有する外周形状である。重ね
合せ検査マーク領域は、領域の四角形の４つの角部のそ
れぞれに対応して第１および第２の外周部ダイシング領
域の凸部内に配置されている。重ね合せ検査マーク領域
は、４つの角部のうちどの角部に対応するかを示す補助
マーク領域を含む（請求項１４）。
【００６３】このようにすれば、半導体基板上において
フォトマスクを用いて回路パターンが転写された領域の
内部において、重ね合せ検査マーク領域によって形成さ
れる重ね合せ検査マークが、相対的にどの部分に位置す
るかを補助マーク領域によって形成される補助マークに
よって作業者が容易に識別できる。この結果、重ね合せ
検査マークについて重ね合せ精度を測定する作業を確実
かつ容易に行なうことができる。
【００６４】この発明のもう１つの局面における半導体
装置の製造方法は、上記別の局面におけるフォトマスク
を用いた露光方法を利用する（請求項１５）。
【００６５】このようにすれば、重ね合せ検査マークに
ついての重ね合せ精度の測定作業などを容易かつ正確・
確実に行なうことができる。したがって、重ね合せ検査
マークの測定ミスなどによる重ね合せ精度の劣化を防止
できる。この結果、重ね合せ精度の優れた半導体装置を
容易に得ることができる。
【００６６】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を説明する。なお、以下の図面において同一ま
たは相当する部分には同一の参照番号を付しその説明は
繰返さない。
【００６７】（実施の形態１）図１は、本発明による半
導体装置の実施の形態１における検査用マーク領域に形
成された重ね合せ検査マークの平面模式図である。ま
た、図２は、図１の線分ＩＩ−ＩＩにおける断面模式図
である。図３は、図１の線分ＩＩＩ−ＩＩＩにおける断
面模式図である。図４は、図１の線分ＩＶ−ＩＶにおけ
る断面模式図である。
【００６８】図１〜４を参照して、重ね合せ検査マーク
１５は、半導体基板１９の主表面に形成されたトレンチ
分離絶縁膜１の層と、第１の配線３ｂが形成される層と
の重ね合せ精度を測定するための重ね合せ検査マークで
ある。重ね合せ検査マーク１５では、トレンチ分離絶縁
膜１ｂと同一レイヤからなる第１の検査パターン１ａと
第１の配線３ｂと同一レイヤからなる第２の検査パター
ン３ａとを備える。第１の検査パターン１ａは図１に示
すようにその平面形状が四角形状である。第２の検査パ
ターン３ａはこの第１の検査パターン１ａの内側に位置
し、第１の検査パターン１ａより相対的にサイズの小さ
な四角形状の平面形状を有している。
【００６９】重ね合せ検査マーク１５においては、トレ
ンチ分離絶縁膜１を形成するための露光工程を識別する
工程識別マークとしてのトレンチ分離パターン識別記号
１６が形成されている。このトレンチ分離パターン識別
記号１６は、トレンチ分離絶縁膜１ｂによって構成され
ている。また、第１の配線３ｂを含む層を形成するため
の露光工程を識別する第１の配線パターン識別記号１７
が第１の配線３ｂによって形成されている。
【００７０】また、重ね合せ検査マーク１５において
は、第１の配線３ｂと同一レイヤの導電体膜によって補
助マークとしてのショット内位置表示マーク１８が形成
されている。このショット内位置表示マーク１８は、１
回の露光工程によって回路パターンが転写される領域内
において複数の重ね合せ検査マーク１５が配置される場
合、重ね合せ検査マーク１５がその領域内で相対的にど
の部分に位置しているかを表示する領域内位置表示マー
クとして作用する。
【００７１】すなわち、図１〜４に示したような重ね合
せ検査マーク１５を備える半導体装置を製造する際に、
図５に示したようなフォトマスク２０を使用する場合を
考える。図５は、本発明による半導体装置を製造するた
めに用いられる、本発明によるフォトマスクを示す平面
模式図である。なお、図５に示したフォトマスク２０は
レチクル（ステッパまたはフォトリピータに用いられる
フォトマスク）である。図５を参照して、フォトマスク
２０は、半導体記憶装置などの素子を形成するための転
写パターンが形成されているチップ領域のマスクパター
ン１１と、このチップ領域のマスクパターン１１を囲む
ように配置され、ダイシングライン領域を形成するため
のダイシング領域５３、５４、６１、６２、６５とを備
える。ダイシング領域５３、５４、６１においては、重
ね合せ検査マーク１５や検査用素子が形成される検査用
マーク領域のためのマスクパターン領域２１〜２７が形
成されている。
【００７２】図５に示したフォトマスク２０において
は、ダイシング領域５３、５４、６１、６２、６５の幅
をできるだけ小さくするとともに、フォトマスク２０の
少なくとも四隅に重ね合せ検査マークなどを配置した検
査用マーク領域２９ａ〜３２ａ（図６参照）を形成する
ためのマスクパターン領域２１〜２４を配置する必要が
あることから、いわゆる凹凸ダイシング構造を採用して
いる。すなわち、フォトマスク２０では、素子パターン
形成領域としてのチップ領域のマスクパターン１１とダ
イシングライン領域６１とから、平面形状が四角形の領
域が構成されている。
【００７３】この領域の四角形の対辺をなす一辺に接
し、かつ幅の広い凸部５５および幅の狭い凹部５６、５
７を有する外周形状の第１の外周部ダイシングライン領
域５３が配置されている。このような凸部５５および凹
部５６、５７は、フォトマスク２０の所定領域にクロム
膜などの遮光部材１０を配置することにより形成され
る。また、第１の外周部ダイシング領域５３の凸部５５
および凹部５６、５７に嵌まり込むような凹部５８およ
び凸部５９、６０を有する外周形状の第２の外周部ダイ
シング領域５４が、上記領域の対辺をなす他辺に接して
配置されている。つまり、第２の外周部ダイシング領域
５４において、第１の外周部ダイシング領域５３の凸部
５５および凹部５６、５７に嵌まり込むような凹部５８
および凸部５９、６０を形成するように遮光部材１０が
配置されている。また、ダイシング領域６２、６５にお
いても、どうように互いに嵌まり込むような凸部および
凹部を形成するように、遮光部材１０が配置されてい
る。
【００７４】四角形の領域の４つの角部のそれぞれに対
応して、第１および第２の外周部ダイシング領域５３、
５４の凸部５５、５９、６０内部には、図１〜４に示し
たような重ね合せ検査マーク１５を形成するための重ね
合せ検査マーク領域としてのマスクパターン領域２１〜
２４（マークＡ〜マークＤ）が配置されている。また、
ダイシングライン領域６１の中央部には、図１に示した
重ね合せ検査マーク１５を形成するための検査用マーク
のマスクパターン領域２５（マークＥ）が配置されてい
る。検査用マークのマスクパターン領域２１〜２５にお
いては、図１に示したショット内位置表示マーク１８を
形成するための補助マーク領域としてのマスクパターン
が形成されている。また、検査用マークのマスクパター
ン領域２６、２７においては、後述するように検査用素
子を形成するためのマスクパターンが配置されている。
【００７５】図５に示したようなフォトマスク２０を用
いて、半導体基板上にステップアンドリピート方式によ
って回路パターンを転写していく。図５に示したフォト
マスク２０を用いて回路パターンを転写した半導体装置
としての半導体基板の表面を図６に示す。図６は、図５
に示したフォトマスクを用いて回路パターンが転写され
た半導体基板の表面を示す模式図である。
【００７６】図６を参照して、図５に示したフォトマス
ク２０を用いて１回の露光工程によって転写される領域
は、チップ領域２８ａと検査用マーク領域２９ａ〜３５
ａとを含む。この１回の露光工程（１ショット）によっ
て露光される領域の境界部をショット境界１２として点
線で示している。そして、フォトマスク２０を所定の距
離ずらしながら露光工程を繰返すことにより、たとえば
チップ領域２８ａに隣接する位置にチップ領域２８ｂ、
２８ｃを形成することができる。チップ領域２８ｂを形
成するための露光工程においては、同時に検査用マーク
領域２９ｂ、３２ｂを形成するためのパターンが転写さ
れる。また、チップ領域２８ｃが形成される露光工程に
おいては、同時に検査用マーク領域３０ｃ、３１ｃにお
いてパターンが転写される。
【００７７】このように、図５に示したフォトマスク２
０を用いて露光工程を行なうことにより、１回の露光工
程（１ショット）によって露光される領域の四隅に重ね
合せ検査マーク１５を含む検査用マーク領域２９ａ〜３
２ａを形成できる。このため、露光工程におけるフォト
マスク２０のアライメント不良をより確実に検出でき
る。
【００７８】このような露光工程によって、たとえばダ
イシングライン領域１３においては、チップ領域２８ａ
を形成する際のショットの重ね合せ精度を確認するため
の重ね合せ検査マークを含む検査用マーク領域２９ａ
と、チップ領域２８ｃを形成する際のショットにおける
重ね合せ精度を確認するための重ね合せ検査マークを含
む検査用マーク領域３０ｃとが隣接して配置されること
になる。このとき、フォトマスク２０における検査用マ
ークのマスクパターン領域２１〜２５においては、それ
ぞれの重ね合せ検査マークにおいて図７に示したような
ショット内位置表示マーク１８ａ〜１８ｅを形成するた
めの補助マーク領域が形成されている。図７は、図６に
おける検査用マーク領域２９ａ〜３３ａに形成される重
ね合せ検査マークを示す模式図である。
【００７９】検査用マーク領域２９ａにおいては、図７
に示した重ね合せ検査マーク１５ａが形成される。この
重ね合せ検査マーク１５ａにおいては、１回の露光工程
によってパターンが転写される領域内（チップ領域２８
ａを含む領域内）における重ね合せ検査マーク１５ａの
相対的な位置を示すショット内位置表示マーク１８ａが
形成されている。重ね合せ検査マーク１５ａは、検査用
マーク領域２９ａに形成されるので、ショット内におい
ては右上に位置することになる。このため、ショット内
位置表示マーク１８ａは、右上を示すカギ括弧形状の平
面形状を有している。
【００８０】また、検査用マーク領域３０ａ〜３２ａに
おいては、それぞれ重ね合せ検査マーク１５ｂ〜１５ｄ
が形成されている。重ね合せ検査マーク１５ｂ〜１５ｄ
には、それぞれの重ね合せ検査マーク１５ｂ〜１５ｄの
相対的な位置を表示するためのショット内位置表示マー
ク１８ｂ〜１８ｄがそれぞれ形成されている。また、検
査用マーク領域３３ａにおいては、重ね合せ検査マーク
１５ｅが形成されている。この重ね合せ検査マーク１５
ｅは、１ショットで回路パターンが転写される領域内の
ほぼ中央部に位置している。そのため、ショット内位置
表示マーク１８ｅはこの重ね合せ検査マーク１５ｅが上
記領域内のほぼ中央部に位置していることを示すため、
四角形状の平面形状を有している。なお、ダイシングラ
イン領域１３の幅や検査用マーク領域２９ａ〜２９ｄの
配置によっては、図７に示した重ね合せ検査マーク１５
ａ〜１５ｅをそれぞれ９０°回転したような構成として
もよい。
【００８１】このような補助マークとしてのショット内
位置表示マーク１８ａ〜１８ｅを備える重ね合せ検査マ
ーク１５ａ〜１５ｅを形成するために、図５に示したフ
ォトマスク２０においては、検査用マークのマスクパタ
ーン領域２１〜２５において重ね合せ検査マーク１５ａ
〜１５ｅに対応する形状の転写用パターンが形成されて
いる。そして、このフォトマスク２０を用いてチップ領
域２８ａ〜２８ｃをステップアンドリピート方式によっ
て形成していく場合、検査用マーク領域２９ｂ、３２
ｂ、３０ｃ、３１ｃにおいても同様にショット内位置表
示マークを備える重ね合せ検査マークが形成される。た
とえば、検査用マーク領域２９ａ、３０ｃが形成された
部分について考える。図８は、図６における検査用マー
ク領域２９ａ、３０ｃが形成された領域の部分拡大模式
図である。
【００８２】図８を参照して、検査用マーク領域２９ａ
においては、トレンチ分離絶縁膜１ｂを含む層と第１の
配線３ｂを含む層との重ね合せ精度を確認するための重
ね合せ検査マーク１５ａ、および第１の配線３ｂを含む
層と第２の配線５ｂを含む層層との重ね合せ精度を確認
するための重ね合せ検査マーク３８ａとが形成されてい
る。これらの重ね合せ検査マーク１５ａ、３８ａは、チ
ップ領域２８ａ（図６参照）を形成するためのショット
における重ね合せ精度を測定するために用いられる。
【００８３】また、検査用マーク領域２９ａに隣接する
検査用マーク領域３０ｃにおいては、重ね合せ検査マー
ク１５ａ、３８ａと基本的に同じ形状の重ね合せ検査マ
ーク１５ｂ、３８ｂが形成されている。しかし、これら
の重ね合せ検査マーク１５ｂ、３８ｂは、チップ領域２
８ｃを形成する際のショットにおいて形成されるもので
あり、チップ領域２８ｃを形成するためのショットにお
ける重ね合せ精度を測定するために用いられる。
【００８４】また、この検査用マーク領域３０ｃはフォ
トマスク２０における検査用マークのマスクパターン領
域２２に形成されているものである。そのため、重ね合
せ検査マーク１５ｂ、３８ｂにおいては、ショット内位
置表示マーク１８ｂ、３７ｂが重ね合せ検査マーク１５
ａ、３８ａのショット内位置表示マーク１８ａ、３７ａ
とは異なる形状となっている。これにより、作業者は重
ね合せ検査マーク１５ａ、１５ｂ、３８ａ、３８ｂをそ
れぞれ識別できる。したがって、作業者が重ね合せ精度
を測定するために重ね合せ検査マーク１５ａ、１５ｂ、
３８ａ、３８ｂのいずれかを特定する場合に、たとえば
重ね合せ検査マーク１５ａと重ね合せ検査マーク１５ｂ
とを取り違える、あるいは重ね合せ検査マーク３８ａと
重ね合せ検査マーク３８ｂとを取り違えるといった事故
の発生を防止できる。また、ショット内位置表示マーク
１８ａ、１８ｂ、３７ａ、３７ｂが存在することによ
り、作業者は重ね合せ検査マーク１５ａ、１５ｂ、３８
ａ、３８ｂがどのショットに属するパターンであるかを
容易に判定できる。そのため、上記のような事故の発生
を容易に防止できる。したがって、重ね合せ精度の測定
を正確かつ容易に行なうことができる。この結果、重ね
合せ精度の優れた半導体装置を容易に得ることができ
る。
【００８５】また、ショット内位置表示マーク１８ａ〜
１８ｅが形成されているので、１回の露光工程により回
路パターンが転写される領域内に複数の重ね合せ検査マ
ーク１５ａ〜１５ｅが形成される際に、それぞれの重ね
合せ検査マーク１５ａ〜１５ｅについての相対的な位置
関係を作業者が容易に認識することができる。このた
め、露光工程の重ね合せ精度の測定をより正確に行なう
ことができる。
【００８６】図９は、本発明による半導体装置の実施の
形態１の変形例において形成される重ね合せ検査マーク
を示す模式図であり、図７に対応している。図９に示し
た半導体装置の重ね合せ検査マーク１５ａ〜１５ｅは、
基本的に図７に示した半導体装置の重ね合せ検査マーク
１５ａ〜１５ｅと同様の構造を備えるが、ショット内位
置表示マーク３９ａ〜３９ｅの平面形状が図７に示した
重ね合せ検査マークとは異なる。図９に示した重ね合せ
検査マーク１５ａ〜１５ｅにおけるショット内位置表示
マーク３９ａ〜３９ｅの平面形状は、それぞれの重ね合
せ検査マークの相対的な位置を示すため矢印状となって
いる。このような矢印状のショット内位置表示マーク３
９ａ〜３９ｅを用いても、図７に示した半導体装置と同
様の効果を得ることができるとともに、作業者はより直
感的に重ね合せ検査マーク１５ａ〜１５ｅの相対的な位
置を認識できる。したがって、より容易に重ね合せ検査
マーク１５ａ〜１５ｅの位置を判別することができる。
なお、重ね合せ検査マーク１５ｅにおけるショット内位
置表示マーク３９ｅは、ショット内の中央部に位置する
ことから図７に示したショット内位置表示マーク１８ｅ
と同様に四角形状としているが、図７に示したショット
内位置表示マーク１８ｅと区別するためそのサイズをシ
ョット内位置表示マーク１８ｅ（図７参照）よりも小さ
くしている。
【００８７】（実施の形態２）図１０は、本発明による
半導体装置の実施の形態２における重ね合せ検査マーク
を示す平面模式図である。図１１は図１０の線分ＸＩ−
ＸＩにおける断面模式図である。図１２は図１０の線分
ＸＩＩ−ＸＩＩにおける断面模式図である。図１３は図
１０の線分ＸＩＩＩ−ＸＩＩＩにおける断面模式図であ
る。
【００８８】図１０〜１３を参照して、重ね合せ検査マ
ーク１５は、第１の配線３ｂを含む層と、第２の配線５
ｂを含む層との重ね合せ精度を測定するための重ね合せ
検査マークである。重ね合せ検査マーク１５において
は、平面形状が四角形状の第１の検査パターン３ａが、
第１の配線３ｂと同一レイヤによって形成されている。
そして、第１の検査パターン３ａと第１の配線３ｂとの
上には第１の層間絶縁膜８が形成されている。この第１
の層間絶縁膜８上には、平面形状が四角形状である第２
の検査パターン５ａと第２の配線５ｂとが形成されてい
る。この第２の検査パターン５ａは第２の配線５ｂと同
一レイヤにより形成されている。この第１の検査パター
ン３ａと第２の検査パターン５ａとの間の水平方向にお
ける距離を測定することにより、重ね合せ精度を測定す
ることができる。
【００８９】また、重ね合せ検査マーク１５において
は、第１の配線３ｂを含む層を形成するための露光工程
を識別する第１の配線パターン識別記号１７が第１の配
線３ｂにより形成されている。また、第２の配線５ａ、
５ｂを含む層を形成する露光工程を識別するための第２
の配線パターン識別記号３６が第２の配線５ｂによって
形成されている。また、第２の配線５ｂと同一レイヤに
よって重ね合せ検査マーク１５のショット内位置表示マ
ーク３７が形成されている。
【００９０】このような重ね合せ検査マークを備える半
導体装置によっても、本発明の実施の形態１による半導
体装置と同様の効果を得ることができる。
【００９１】（実施の形態３）図１４は、本発明による
半導体装置の実施の形態３における重ね合せ検査マーク
を示す平面模式図である。図１５は図１４の線分ＸＶ−
ＸＶにおける断面模式図であり、図１６は図１４の線分
ＸＶＩ−ＸＶＩにおける断面模式図である。なお、図１
４の線分ＸＩＩ−ＸＩＩにおける断面模式図は、図１２
に示した断面模式図と同様となる。
【００９２】図１４〜１６を参照して、重ね合せ検査マ
ーク１５は、第１の配線３ｂを含む層と、第１の層間絶
縁膜８において形成される第１のコンタクトホール４ｂ
と同一ショットで形成されるコンタクトホールとの重ね
合せ精度を測定するために用いられる。重ね合せ検査マ
ーク１５においては、平面形状が四角形状の第１の検査
パターン３ａが第１の配線３ｂと同一レイヤによって形
成される。また、平面形状が四角形状である第２の検査
パターン４ｂが第１の層間絶縁膜８において形成された
コンタクトホール４ｂと同一工程により形成されるコン
タクトホールによって形成される。この第１および第２
の検査パターン３ａ、４ａの水平方向における距離を測
定することにより、第１の配線３ｂを含む層とコンタク
トホール４ｂと同一工程により形成されるコンタクトホ
ール群との重ね合せ精度を評価することができる。
【００９３】また、重ね合せ検査マーク１５において
は、図１０に示した重ね合せ検査マークと同様に第１の
配線パターン識別記号１７が形成されるとともに、コン
タクトホール４ｂによってこのコンタクトホール４ｂを
形成するための露光工程を識別する第１のコンタクトホ
ール識別記号４０が形成されている。また、コンタクト
ホール４ｂと同一工程によって、第１の層間絶縁膜８に
形成されたコンタクトホールによりショット内位置表示
マーク４１が構成されている。なお、第１の層間絶縁膜
８上には第２の層間絶縁膜９が形成されている。
【００９４】このように、補助マークとしてのショット
内位置表示マーク４１が形成されているため、本発明の
実施の形態１による半導体装置と同様の効果を得ること
ができる。
【００９５】（実施の形態４）図１７は、本発明による
半導体装置の実施の形態４における重ね合せ検査マーク
を示す平面模式図である。図１８は、図１７の線分ＸＶ
ＩＩＩ−ＸＶＩＩＩにおける断面模式図であり、図１９
は、図１７の線分ＸＩＸ−ＸＩＸにおける断面模式図で
ある。なお、図１７の線分ＸＩＩ−ＸＩＩにおける断面
模式図は、図１２に示した断面模式図と同様となる。
【００９６】図１７〜１９を参照して、重ね合せ検査マ
ーク１５は、第１のコンタクトホール４ｂが形成される
際に同時に形成される（同一ショットで形成される）コ
ンタクトホールと第２の配線５ｂを含む層との間の重ね
合せ精度を測定するために用いられる。第１のコンタク
トホール４ｂと同一工程により形成されるコンタクトホ
ールによって、第１の検査パターン４ａが形成される。
また、平面形状が四角形状である第２の検査パターン５
ａが、第２の配線５ｂと同一レイヤにより形成される。
この第１および第２の検査パターン４ａ、５ａの間の水
平方向における距離を測定することにより、上述したコ
ンタクトホールと第２の配線５ｂを含む層との重ね合せ
精度を測定することができる。
【００９７】重ね合せ検査マーク１５においては、第１
のコンタクトホール４ｂを形成する露光工程を識別する
ための第１のコンタクトホール識別記号４０が、第１の
コンタクトホール４ｂによって形成されている。また、
第２の配線５ｂを含む層を形成する露光工程を識別する
ための第２の配線パターン識別記号３６が、第２の配線
５ｂによって形成されている。また、第２の配線５ｂと
同一レイヤの導電体層によって、ショット内位置表示マ
ーク３７が形成されている。このように、重ね合せ検査
マーク１５がショット内位置表示マーク３７を備えるた
め、図１７〜１９に示した重ね合せ検査マークを備える
半導体装置によって、本発明による半導体装置の実施の
形態１と同様の効果を得ることができる。
【００９８】（実施の形態５）図２０および２１は、本
発明による半導体装置の実施の形態５における検査用素
子領域としての検査用マーク領域に形成されたパッド群
を示す平面模式図である。図２０に示した電極パッド４
３は、検査用マーク領域３４ａ（図６参照）に形成さ
れ、図２１に示した電極パッド４３は、検査用マーク領
域３５ａ（図６参照）に形成されている。
【００９９】図２０を参照して、検査用マーク領域３４
ａ（図６参照）に形成された電極４３を識別するため、
電極４３と同一レイヤの導電体膜によって識別マークと
しての識別文字４５ａが形成されている。識別文字４５
ａの平面形状は、たとえば図２０に示すように「Ａ」と
いうような文字を用いてもよい。作業者は、この識別文
字４５ａによって電極パッド４３およびエッジセンサと
してのパッド４４からなるパッド群を容易に識別でき
る。
【０１００】この識別文字４５ａの幅Ｌ１は３０μｍ以
上となるように設定している。このようにすれば、ダイ
シングライン領域１３を切断するためのダイシングに用
いられるブレード（ダイシングブレード）の幅よりも識
別文字４５ａの幅Ｌ１を大きくできる。したがって、半
導体基板をダイシングライン領域１３においてダイシン
グブレードを用いて切断するダイシング工程を実施した
場合、半導体基板を切断して得られた半導体チップの端
部に識別文字４５ａの一部を残存させることができる。
このように識別文字４５ａの一部が残存することによ
り、ダイシング工程においてパターン剥がれなどの不良
が発生した場合に、そのような不良発生部の位置を特定
するための基準点として、ダイシング工程後に残存した
識別文字４５ａを用いることができる。この結果、パタ
ーン剥がれなどの不具合が発生した不良箇所の位置の特
定を容易に行なうことができる。
【０１０１】また、このように識別文字４５ａの幅Ｌ１
を大きくしておけば、識別文字４５ａの視認性を向上さ
せることができる。
【０１０２】なお、エッジセンサとしてのパッド４４は
電極パッド４３と同一レイヤによって構成され、電極パ
ッド４３にプローブ針などを押圧する際の位置検出のた
めに用いられる。
【０１０３】図２１を参照して、検査用マーク領域３５
ａ（図６参照）に形成される電極パッド４３およびエッ
ジセンサ４４からなる電極パッド群を識別するための識
別マークとして、電極パッド４３と同一レイヤの導電体
膜によって識別文字４５ｂが形成されている。この識別
文字４５ｂとしては、図２１に示すように「Ｂ」などの
文字を用いることができる。
【０１０４】このように、それぞれの電極パッド群に対
応して識別文字４５ａ、４５ｂを形成することにより、
作業者が容易に電極パッド群を識別することができる。
この結果、誤った電極パッド４３にプローブ針などを押
圧してデータを採取するといった事故の発生を防止でき
る。
【０１０５】また、図２１に示した識別文字４５ｂにお
いても、その幅Ｌ１を３０μｍ以上とすることにより、
図２０に示した識別文字４５ａによる効果と同様の効果
を得ることができる。
【０１０６】（実施の形態６）図２２および２３は、本
発明による半導体装置の実施の形態６における検査用マ
ーク領域２９ａ〜３５ａ，３０ｃ，２９ｂ，３１ｃ，３
２ｂに形成されたパッド群を示す平面模式図である。図
２２は、検査用マーク領域３４ａ（図６参照）に形成さ
れた電極パッド群を示し、図２０に対応する。また、図
２３は検査用マーク領域３５ａ（図６参照）に形成され
た電極パッド群を示し、図２１に対応する。
【０１０７】図２２および図２３を参照して、それぞれ
の電極パッド群にはその電極パッド群を識別するための
識別文字４５ａ、４５ｂが形成されているが、この識別
文字４５ａ、４５ｂはエッジセンサとしてのパッド４４
上にそれぞれ形成されている。具体的には、パッド４４
の表面から識別文字４５ａ、４５ｂとなるべき領域のパ
ッド４４を構成する導電体膜を除去することにより、識
別文字４５ａ、４５ｂを形成している。このようにして
も、識別文字４５ａ、４５ｂによって電極パッド群のそ
れぞれを認識できるので、本発明による半導体装置の実
施の形態５と同様の効果を得ることができる。
【０１０８】また、このようにパッド４４上に識別文字
４５ａ、４５ｂを形成するので、図２０および２１に示
した場合に比べて識別文字４５ａ、４５ｂのために必要
であった領域を省略することができる。この結果、検査
用マーク領域３４ａ、３５ａの面積を低減することが可
能になる。
【０１０９】また、識別文字４５ａ、４５ｂの幅Ｌ１
は、図２０および２１に示した識別文字４５ａ、４５ｂ
と同様に３０μｍ以上とすることが好ましい。このよう
にすれば、ダイシング工程後において、図２０および２
１に示した半導体装置と同様に不良部を特定するための
基準点としてこの識別文字４５ａ、４５ｂを用いること
ができる。
【０１１０】また、識別文字４５ａ、４５ｂを構成する
線の幅は１０μｍ以下としている。このようにすれば、
パッド４４に押圧されるプローブ針の先端部の幅よりも
識別文字４５ａ、４５ｂを構成する線の幅を十分小さく
することができる。したがって、パッド４４にプローブ
針などを押圧する際に、この識別文字４５ａ、４５ｂが
存在することに起因してプローブ針とパッド４４との電
気的接続が確保されないなどの問題の発生を防止でき
る。
【０１１１】なお、識別文字４５ａ、４５ｂを図２２、
２３においてはエッジセンサとしてのパッド４４上に形
成しているが、電極パッド４３上に識別文字４５ａ、４
５ｂを形成してもよい。
【０１１２】（実施の形態７）図２４は、本発明による
半導体装置の実施の形態７における検査用マーク領域２
９ａ〜３５ａ，３０ｃ，２９ｂ，３１ｃ，３２ｂに形成
された孤立ホールパターンを示す平面模式図である。図
２５は図２４の線分ＸＸＶ−ＸＸＶにおける断面模式図
であり、図２６は図２４の線分ＸＸＶＩ−ＸＸＶＩにお
ける断面模式図である。また、図２７は図２４の線分Ｘ
ＸＶＩＩ−ＸＸＶＩＩにおける断面模式図であり、図２
８は図２４の線分ＸＸＶＩＩＩ−ＸＸＶＩＩＩにおける
断面模式図である。なお、孤立ホールパターンは検査用
マーク領域２９ａ〜３５ａ，３０ｃ，２９ｂ，３１ｃ，
３２ｂの少なくともいずれか１つにおいて形成されてい
ればよい。
【０１１３】図２４〜２８を参照して、半導体装置にお
いては、半導体基板１９の主表面においてトレンチ分離
絶縁膜１に囲まれた活性領域２が形成されている。活性
領域２上には第１の層間絶縁膜８が形成されている。こ
の第１の層間絶縁膜８においては、活性領域２上に位置
する領域に孤立ホールパターン５０（ケルビンパター
ン）と、この孤立ホールパターン５０に隣接する位置に
孤立ホールパターン５０の位置を示す位置表示マークと
しての開口部４７が形成されている。この開口部４７の
平面形状は、孤立ホールパターン５０の方向を示す矢印
形状となっている。孤立ホールパターン５０と開口部４
７との間の距離は１μｍ以上１０μｍ以下であることが
好ましい。孤立ホールパターン５０と開口部４７との内
部には導電体膜４９が充填されている。第１の層間絶縁
膜８上では、孤立ホールパターン５０上に所定の形状の
第２の配線５が形成されている。また、開口部４７上に
位置する領域には、導電体膜４８が形成されている。
【０１１４】第２の配線５および導電体膜４８上には第
２の層間絶縁膜９が形成されている。図２４および２５
を参照して、第２の配線５の所定領域上に位置する領域
においては、第２の層間絶縁膜９を部分的に除去するこ
とによりコンタクトホール６が形成されている。コンタ
クトホール６の内部には導電体４６が充填されている。
このコンタクトホール６上に位置する領域には、第３の
配線７ａが形成されている。また、同様に、図２７を参
照して、第２の配線５の他の領域上においては、第２の
層間絶縁膜９を部分的に除去することにより、コンタク
トホール６が形成されている。コンタクトホール６の内
部には導電体４６が充填されている。コンタクトホール
６上に位置する領域においては、第３の配線７ｂが形成
されている。
【０１１５】また、図２７、２８を参照して、活性領域
２上に位置する領域においては、第１および第２の層間
絶縁膜８、９を部分的に除去することにより、コンタク
トホール６３が形成されている。コンタクトホール６３
の内部には導電体膜４６が充填されている。コンタクト
ホール６３上には第３の配線７ｃ、７ｄが形成されてい
る。
【０１１６】このように、位置表示マークとして作用す
る開口部４７が孤立ホールパターン５０の近傍に形成さ
れているので、作業者が孤立ホールパターン５０を容易
に発見できる。特に、インラインで走査型電子顕微鏡を
用いて孤立ホールパターン５０の測長などを行なう場
合、レジスト膜が帯電する（チャージアップ）ことによ
り孤立ホールパターン５０の発見が非常に難しくなる場
合があった。このような場合に特に本発明による位置表
示マークを形成することは有効である。
【０１１７】また、コンタクトホールとしての孤立ホー
ルパターン５０を形成する工程において位置表示マーク
としての開口部４７を同時に形成することができる。し
たがって、開口部４７を形成するために半導体装置の製
造工程数が増加することを防止できる。
【０１１８】また、上述のように、開口部４７の平面形
状が、孤立ホールパターン５０の方向を示す矢印状であ
るので、作業者が開口部４７の平面形状を識別すること
によって、容易に孤立ホールパターン５０の位置を確認
できる。
【０１１９】（実施の形態８）図２９は、本発明による
半導体装置の実施の形態８における検査用素子領域とし
ての検査用マーク領域２９ａ〜３５ａ，３０ｃ，２９
ｂ，３１ｃ，３２ｂ（図６参照）に形成された補正用パ
ターンを示す平面模式図である。また図３０は図２９の
線分ＸＸＸ−ＸＸＸにおける断面模式図である。図３１
は図２９の線分ＸＸＸＩ−ＸＸＸＩにおける断面模式図
であり、図３２は図２９の線分ＸＸＸＩＩ−ＸＸＸＩＩ
における断面模式図である。なお、図２９に示した補正
用パターンは検査用マーク領域２９ａ〜３５ａ，３０
ｃ，２９ｂ，３１ｃ，３２ｂの少なくともいずれか１つ
において形成されていればよい。
【０１２０】図２９〜３２を参照して、検査用マーク領
域２９ａ〜３５ａ，３０ｃ，２９ｂ，３１ｃ，３２ｂに
おいては、検査用素子６４とピッチ補正用マークとして
の補正用パターン５１とが形成されている。検査用素子
６４と補正用パターン５１との間の距離は５０μｍ以下
であることが好ましい。検査用素子６４は、半導体基板
１９の主表面において、トレンチ分離絶縁膜１に囲まれ
た活性領域２とゲート電極として作用する第２の配線５
ａとを含む。活性領域２はソースおよびドレイン領域と
して作用する。第２の配線５ａ上には第１の層間絶縁膜
８が形成されている。第１の層間絶縁膜８では、活性領
域２と第２の配線５ａとの上に位置する領域において第
１の層間絶縁膜８を部分的に除去することにより、コン
タクトホール６（図３１参照）が形成されている。コン
タクトホール６の内部には導電体膜４６が充填されてい
る。コンタクトホール６上に位置する領域には第２の配
線７ａ〜７ｃがそれぞれ形成されている。
【０１２１】また、補正用パターン５１として、半導体
基板１９の主表面上において、第２の配線５ｂが所定の
間隔を隔てて並列に並んだ複数の線状パターン（ライン
アンドスペースパターン）が形成されている。補正用パ
ターン５１では、第２の配線５ｂの線幅を写真製版加工
工程のデザインルールに従って形成する。このようにす
れば、補正用パターン５１における線幅を精度よく形成
することができる。このため、ゲート電極として作用す
る５ａ（図３１参照）の幅（ゲート長）を測定する際、
この補正用パターン５１を用いて、データの校正作業を
迅速かつ容易に行なうことができる。この結果、ゲート
長の測定精度を向上させることができる。
【０１２２】（実施の形態９）図３３は、本発明による
半導体装置の実施の形態９における検査用マーク領域に
形成された検査用素子と条件表示マークとしてのプロセ
ス条件表示部５２を示す平面模式図である。また、図３
４は図３３の線分ＸＸＸＩＶ−ＸＸＸＩＶにおける断面
模式図であり、図３５は図３３の線分ＸＸＸＶ−ＸＸＸ
Ｖにおける断面模式図である。また、図３６は図３３の
線分ＸＸＸＶＩ−ＸＸＸＶＩにおける断面模式図であ
る。図３３〜３６を参照して、半導体装置を説明する。
なお、図３３に示したプロセス条件表示部５２は検査用
マーク領域２９ａ〜３５ａ，３０ｃ，２９ｂ，３１ｃ，
３２ｂの少なくともいずれか１つにおいて形成されてい
ればよい。
【０１２３】図３３〜３６を参照して、半導体装置にお
ける検査用マーク領域に形成された検査用素子６４は、
基本的に図２９〜３２に示した検査用素子と同様の構造
を備える。そして、この検査用素子６４の近傍には、第
２の配線５ａと同一レイヤにより構成される第２の配線
５ｂを用いて形成されたプロセス条件表示部５２が配置
されている。検査用素子６４とプロセス条件表示部５２
との間の距離は５０μｍ以下であることが好ましい。
【０１２４】このプロセス条件表示部５２においては、
デザイン寸法、マスク上寸法、レジスト狙い寸法および
仕上り狙い寸法という４つのデータが示されている。す
なわち、図３３を参照して、Ｄ０．２９とは、デザイン
寸法が０．２９μｍであることを示している。また、Ｍ
０．２６とはマスク上寸法が０．２６μｍであることを
示している。Ｒ０．２８とはレジスト狙い寸法が０．２
８μｍであることを示している。また、Ｅ０．３０と
は、仕上り狙い寸法が０．３０μｍであることを示して
いる。
【０１２５】このようにプロセス条件をプロセス条件表
示部５２として検査用マーク領域に形成しておけば、作
業者がプロセス条件を容易に知ることができる。したが
って、露光工程に伴う不良を迅速に発見することが可能
となる。たとえば、デザイン寸法とマスク上寸法とを表
示していることにより、サイジングの正誤の検出を容易
に行なうことができる。また、マスク上寸法とレジスト
狙い寸法とを同時に表示しておくことにより、写真製版
加工工程における異常の検出を容易に行なうことができ
る。また、レジスト狙い寸法と仕上り狙い寸法とを表示
しておくことで、エッチングプロセスでの異常を迅速か
つ容易に検出できる。
【０１２６】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した実施の形態ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。
【０１２７】
【発明の効果】このように、本発明によれば、検査用マ
ーク領域における重ね合せ検査マークやその他のモニタ
パターンに補助マークを付加することにより、モニタパ
ターンの測長や電気的特性の測定などの検査を正確かつ
容易に行なうことができる。
【図面の簡単な説明】
【図１】 本発明による半導体装置の実施の形態１にお
ける検査用マーク領域に形成された重ね合せ検査マーク
の平面模式図である。
【図２】 図１の線分ＩＩ−ＩＩにおける断面模式図で
ある。
【図３】 図１の線分ＩＩＩ−ＩＩＩにおける断面模式
図である。
【図４】 図１の線分ＩＶ−ＩＶにおける断面模式図で
ある。
【図５】 本発明による半導体装置を製造するために用
いられる、本発明によるフォトマスクを示す平面模式図
である。
【図６】 図５に示したフォトマスクを用いて回路パタ
ーンが転写された半導体基板の表面を示す模式図であ
る。
【図７】 図６における検査用マーク領域２９ａ〜３３
ａに形成される重ね合せ検査マークを示す模式図であ
る。
【図８】 図６における検査用マーク領域２９ａ、３０
ｃが形成された領域の部分拡大模式図である。
【図９】 本発明による半導体装置の実施の形態１の変
形例において形成される重ね合せ検査マークを示す模式
図である。
【図１０】 本発明による半導体装置の実施の形態２に
おける重ね合せ検査マークを示す平面模式図である。
【図１１】 図１０の線分ＸＩ−ＸＩにおける断面模式
図である。
【図１２】 図１０の線分ＸＩＩ−ＸＩＩにおける断面
模式図である。
【図１３】 図１０の線分ＸＩＩＩ−ＸＩＩＩにおける
断面模式図である。
【図１４】 本発明による半導体装置の実施の形態３に
おける重ね合せ検査マークを示す平面模式図である。
【図１５】 図１４の線分ＸＶ−ＸＶにおける断面模式
図である。
【図１６】 図１４の線分ＸＶＩ−ＸＶＩにおける断面
模式図である。
【図１７】 本発明による半導体装置の実施の形態４に
おける重ね合せ検査マークを示す平面模式図である。
【図１８】 図１７の線分ＸＶＩＩＩ−ＸＶＩＩＩにお
ける断面模式図である。
【図１９】 図１７の線分ＸＩＸ−ＸＩＸにおける断面
模式図である。
【図２０】 本発明による半導体装置の実施の形態５に
おける検査用マーク領域に形成されたパッド群を示す平
面模式図である。
【図２１】 本発明による半導体装置の実施の形態５に
おける検査用マーク領域に形成されたパッド群を示す平
面模式図である。
【図２２】 本発明による半導体装置の実施の形態６に
おける検査用マーク領域に形成されたパッド群を示す平
面模式図である。
【図２３】 本発明による半導体装置の実施の形態６に
おける検査用マーク領域に形成されたパッド群を示す平
面模式図である。
【図２４】 本発明による半導体装置の実施の形態７に
おける検査用マーク領域に形成された孤立ホールパター
ンを示す平面模式図である。
【図２５】 図２４の線分ＸＸＶ−ＸＸＶにおける断面
模式図である。
【図２６】 図２４の線分ＸＸＶＩ−ＸＸＶＩにおける
断面模式図である。
【図２７】 図２４の線分ＸＸＶＩＩ−ＸＸＶＩＩにお
ける断面模式図である。
【図２８】 図２４の線分ＸＸＶＩＩＩ−ＸＸＶＩＩＩ
における断面模式図である。
【図２９】 本発明による半導体装置の実施の形態８に
おける検査用マーク領域に形成された補正用パターンを
示す平面模式図である。
【図３０】 図２９の線分ＸＸＸ−ＸＸＸにおける断面
模式図である。
【図３１】 図２９の線分ＸＸＸＩ−ＸＸＸＩにおける
断面模式図である。
【図３２】 図２９の線分ＸＸＸＩＩ−ＸＸＸＩＩにお
ける断面模式図である。
【図３３】 本発明による半導体装置の実施の形態９に
おける検査用マーク領域に形成された検査用素子と条件
表示マークとしてのプロセス条件表示部５２を示す平面
模式図である。
【図３４】 図３３の線分ＸＸＸＩＶ−ＸＸＸＩＶにお
ける断面模式図である。
【図３５】 図３３の線分ＸＸＸＶ−ＸＸＸＶにおける
断面模式図である。
【図３６】 図３３の線分ＸＸＸＶＩ−ＸＸＸＶＩにお
ける断面模式図である。
【図３７】 従来のフォトマスクを示す平面模式図であ
る。
【図３８】 図３７に示したフォトマスクを用いて半導
体基板の主表面上に転写パターンが転写されて得られる
構造を示す模式図である。
【図３９】 従来の重ね合せ検査マークを示す平面模式
図である。
【図４０】 図３９の線分ＸＬ−ＸＬにおける断面模式
図である。
【図４１】 図３９の線分ＸＬＩ−ＸＬＩにおける断面
模式図である。
【図４２】 従来の重ね合せ検査マークの他の例を示す
平面模式図である。
【図４３】 図４２の線分ＸＬＩＩＩ−ＸＬＩＩＩにお
ける断面模式図である。
【図４４】 図４２の線分ＸＬＩＶ−ＸＬＩＶにおける
断面模式図である。
【図４５】 図３８の検査用マーク領域１３４ａ、１３
５ｂにおいて形成されたパッド群の平面模式図である。
【図４６】 図３８の検査用マーク領域１３４ａ、１３
５ｂにおいて形成されたパッド群の平面模式図である。
【図４７】 従来の半導体装置の検査用マーク領域に形
成された孤立ホールパターンを示す平面模式図である。
【図４８】 図４７の線分ＸＬＶＩＩＩ−ＸＬＶＩＩＩ
における断面模式図である。
【図４９】 従来の半導体装置の検査用マーク領域に形
成された検査用素子を示す平面模式図である。
【図５０】 図４９の線分Ｌ−Ｌにおける断面模式図で
ある。
【符号の説明】
１，１ｂ トレンチ分離絶縁膜、１ａ，３ａ，４ａ，５
ａ 検査パターン、２活性領域、３，３ｂ 第１の配
線、４ｂ，６ コンタクトホール、５，５ｂ第２の配
線、７，７ａ〜７ｄ 第３の配線、８，９ 層間絶縁
膜、１０ 遮光部材、１１ チップ領域のマスクパター
ン、１２ ショット境界、１３ ダイシングライン領
域、１４ 配線、１５，３８ａ，３８ｂ 重ね合せ検査
マーク、１６トレンチ分離パターン識別記号、１７ 第
１の配線パターン識別記号、１８ａ〜１８ｅ，３７ａ，
３７ｂ，３９ａ〜３９ｅ，４１，４２ ショット内位置
表示マーク、１９ 基板、２０ フォトマスク、２１〜
２７ 検査用マークのマスクパターン領域、２８ａ〜２
８ｃ 基板上のチップ領域、２９ａ〜３５ａ，３０ｃ，
２９ｂ，３１ｃ，３２ｂ 検査用マーク領域、３６ 第
２の配線パターン識別記号、４０ 第１のコンタクトホ
ール識別記号、４３ 電極パッド、４４ パッド、４５
ａ，４５ｂ 識別文字、４６，４８，４９ 導電体膜、
４７ 位置表示マークとしての開口部、５０ 孤立ホー
ルパターン、５１ 補正用パターン、５２ プロセス条
件表示部、５３ 第１の外周部ダイシング領域、５４
第２の外周部ダイシング領域、５５，５９，６０ 凸
部、５６〜５８ 凹部、６１，６２，６５ ダイシング
領域、６３ コンタクトホール、６４ 検査用素子。
フロントページの続き (72)発明者 上野 敦史 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 4M106 AA02 AA08 AA10 AA11 AA12 AB15 AB16 AB17 AC02 AC05 CA39 CA50 5F038 AV06 CA13 DT12 DT20 EZ20

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された素子形成領域
    と、この素子形成領域を囲むように配置されたダイシン
    グライン領域とを備える半導体装置であって、 前記ダイシングライン領域では、異なるショットで形成
    された第１および第２の重ね合せ検査マークが形成さ
    れ、 前記第１および第２の重ね合せ検査マークは、第１およ
    び第２の重ね合せ検査マークを識別するための補助マー
    クを含む、半導体装置。
  2. 【請求項２】 半導体基板の表面を複数の領域に分割
    し、それぞれの領域について写真製版加工を行なうこと
    により製造される半導体装置であって、前記領域は、最
    外周部に前記第１または第２の重ね合せ検査マークのい
    ずれかを備え、 前記補助マークは、前記第１および第２の重ね合せ検査
    マークのそれぞれについて前記領域における相対的な位
    置を表示する領域内位置表示マークである、請求項１に
    記載の半導体装置。
  3. 【請求項３】 前記第１または第２の重ね合せ検査マー
    クは、前記領域の四隅の少なくともいずれかに形成され
    ている、請求項２に記載の半導体装置。
  4. 【請求項４】 前記補助マークは平面形状が矢印状であ
    る、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 【請求項５】 半導体基板上に形成された素子形成領域
    と、この素子形成領域を囲むように配置されたダイシン
    グライン領域とを備える半導体装置であって、 前記ダイシングライン領域には検査用素子領域が形成さ
    れ、 前記検査用素子領域は、前記検査用素子領域に含まれる
    電極の種類を識別するための識別マーク、前記検査用素
    子領域に配置された層間絶縁膜に形成されたコンタクト
    ホールの位置を示す位置表示マーク、前記検査用素子領
    域に配置され間隔を隔てて並列に並んだ複数の線状パタ
    ーンからなるピッチ補正用マークおよび前記検査用素子
    領域に配置されプロセス条件を示す条件表示マークから
    なる群から選択される少なくとも１つを含む、半導体装
    置。
  6. 【請求項６】 前記識別マークは前記電極上に形成され
    る、請求項５に記載の半導体装置。
  7. 【請求項７】 前記識別マークの平面形状は文字を形成
    し、前記文字を構成する線の幅が１０μｍ以下である、
    請求項５または６に記載の半導体装置。
  8. 【請求項８】 前記識別マークの幅は３０μｍ以上であ
    る、請求項５〜７のいずれか１項に記載の半導体装置。
  9. 【請求項９】 前記位置表示マークは、前記層間絶縁膜
    に形成された開口部である、請求項５に記載の半導体装
    置。
  10. 【請求項１０】 前記開口部の平面形状は、前記コンタ
    クトホールの方向を示す矢印状である、請求項９に記載
    の半導体装置。
  11. 【請求項１１】 前記検査用素子領域は、ダイシングラ
    イン領域上に形成された導電体膜をさらに備え、 前記ピッチ補正用マークは前記導電体膜に隣接する位置
    に間隔を隔てて位置する請求項５に記載の半導体装置。
  12. 【請求項１２】 前記条件表示マークの平面形状がプロ
    セス条件を示す文字となっている、請求項５に記載の半
    導体装置。
  13. 【請求項１３】 前記プロセス条件は、デザイン寸法、
    マスク上寸法、レジスト狙い寸法および仕上がり狙い寸
    法からなる群から選択される少なくとも２つを含む、請
    求項１２に記載の半導体装置。
  14. 【請求項１４】 素子パターン形成領域を含み、平面形
    状が四角形の領域と、 前記領域の四角形の対辺をなす一辺に接し、かつ幅の広
    い凸部および幅の狭い凹部を有する外周形状の第１の外
    周部ダイシング領域と、 前記対辺をなす他辺に接して配置され、かつ前記第１の
    外周部ダイシング領域の前記凸部および凹部に嵌まり込
    むような凹部および凸部を有する外周形状の第２の外周
    部ダイシング領域と、 前記領域の四角形の４つの角部のそれぞれに対応して前
    記第１および第２の外周部ダイシング領域の前記凸部内
    に配置された重ね合せ検査マーク領域とを備え、 前記重ね合せ検査マーク領域は、前記４つの角部のうち
    どの角部に対応するかを示す補助マーク領域を含む、フ
    ォトマスク。
  15. 【請求項１５】 請求項１４に記載のフォトマスクを用
    いた露光方法を利用する半導体装置の製造方法。
JP2000160017A 2000-05-30 2000-05-30 半導体装置、フォトマスクおよび半導体装置の製造方法 Expired - Fee Related JP4667559B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000160017A JP4667559B2 (ja) 2000-05-30 2000-05-30 半導体装置、フォトマスクおよび半導体装置の製造方法
US09/725,853 US6849957B2 (en) 2000-05-30 2000-11-30 Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000160017A JP4667559B2 (ja) 2000-05-30 2000-05-30 半導体装置、フォトマスクおよび半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010263727A Division JP2011061236A (ja) 2010-11-26 2010-11-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2001339049A true JP2001339049A (ja) 2001-12-07
JP4667559B2 JP4667559B2 (ja) 2011-04-13

Family

ID=18664269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000160017A Expired - Fee Related JP4667559B2 (ja) 2000-05-30 2000-05-30 半導体装置、フォトマスクおよび半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6849957B2 (ja)
JP (1) JP4667559B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031729A (ja) * 2001-07-17 2003-01-31 Sanyo Electric Co Ltd 回路装置の製造方法
JP2008004724A (ja) * 2006-06-22 2008-01-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2008541156A (ja) * 2005-05-05 2008-11-20 インターナショナル・ビジネス・マシーンズ・コーポレーション フォトマスクの製造及び検査のための構造体及び方法
JP2010050430A (ja) * 2008-07-23 2010-03-04 Fujitsu Microelectronics Ltd 半導体装置の製造方法、レチクル及び半導体基板
JP2011232700A (ja) * 2010-04-30 2011-11-17 Fujitsu Semiconductor Ltd レチクル、半導体装置の製造方法、及び半導体ウエハ
JP2011258617A (ja) * 2010-06-07 2011-12-22 Mitsubishi Electric Corp 半導体素子
JP2012027400A (ja) * 2010-07-27 2012-02-09 Fujitsu Semiconductor Ltd プロセスマークの図形データ作成方法、及び半導体装置の製造方法
US8115257B2 (en) 2007-06-05 2012-02-14 Kabushiki Kaisha Toshiba Semiconductor apparatus
JP2019153706A (ja) * 2018-03-05 2019-09-12 富士ゼロックス株式会社 面発光型半導体レーザ、および面発光型半導体レーザの製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399597B1 (ko) * 2001-03-08 2003-09-26 삼성전자주식회사 오버레이 키 및 그의 제조방법과 이를 이용한 오버레이측정방법
JP3711341B2 (ja) * 2001-04-27 2005-11-02 沖電気工業株式会社 半導体装置
US6924090B2 (en) * 2001-08-09 2005-08-02 Neomax Co., Ltd. Method of recording identifier and set of photomasks
JP2003076026A (ja) * 2001-09-05 2003-03-14 Sumitomo Special Metals Co Ltd 識別情報記録方法およびフォトマスクセット
US7190823B2 (en) * 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
TW531776B (en) * 2002-03-21 2003-05-11 Nanya Technology Corp Metal pad structure suitable for connection pad and inspection pad
US6953956B2 (en) * 2002-12-18 2005-10-11 Easic Corporation Semiconductor device having borderless logic array and flexible I/O
DE10345524B4 (de) * 2003-09-30 2005-10-13 Infineon Technologies Ag Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops
JP4721651B2 (ja) * 2004-04-14 2011-07-13 株式会社 日立ディスプレイズ 表示装置
JP4838061B2 (ja) * 2006-02-10 2011-12-14 ラピスセミコンダクタ株式会社 半導体集積回路におけるチップｉｄ付加方法
US7449792B2 (en) * 2006-04-25 2008-11-11 Macronix International Co., Ltd. Pattern registration mark designs for use in photolithography and methods of using the same
US7615404B2 (en) * 2006-10-31 2009-11-10 Intel Corporation High-contrast laser mark on substrate surfaces
US8072601B2 (en) * 2007-02-28 2011-12-06 Kabushiki Kaisha Toshiba Pattern monitor mark and monitoring method suitable for micropattern
JP5184003B2 (ja) * 2007-08-28 2013-04-17 川崎マイクロエレクトロニクス株式会社 半導体集積回路およびダミーパターンの配置方法
JP4665005B2 (ja) * 2008-02-27 2011-04-06 シャープ株式会社 半導体装置およびその製造方法、電子情報機器
JP4922376B2 (ja) * 2009-09-18 2012-04-25 株式会社東芝 テンプレートの製造方法及び半導体装置の製造方法
CN103199084B (zh) * 2013-03-08 2015-10-14 京东方科技集团股份有限公司 基板对位标记、基板及基板对位标记的制作方法
US9994042B2 (en) * 2015-04-16 2018-06-12 Victor Manuel Sud Arce Substrates and method for print engravings
JP6232485B2 (ja) * 2016-10-07 2017-11-15 ローム株式会社 半導体装置
KR20210053740A (ko) * 2019-11-04 2021-05-12 삼성전자주식회사 반도체 소자 제조 방법
CN113433791B (zh) * 2020-03-23 2023-03-31 长鑫存储技术有限公司 一种掩膜版
US20220221787A1 (en) * 2021-01-08 2022-07-14 Changxin Memory Technologies, Inc Methods and apparatuses for designing scribe line mark and lithographic mask layout
CN112731758B (zh) * 2021-01-08 2022-12-09 长鑫存储技术有限公司 切割道标记及光刻掩膜版版图的设计方法、设计装置
CN112731759B (zh) * 2021-02-02 2023-04-07 长鑫存储技术有限公司 光掩膜版的形成方法及光掩膜版
US20220244632A1 (en) * 2021-02-02 2022-08-04 Changxin Memory Technologies, Inc. Formation method of photomask and photomask
JP7184227B1 (ja) * 2022-02-18 2022-12-06 三菱電機株式会社 半導体チップのマーキング方法、半導体チップの製造方法および半導体チップ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221414A (ja) * 1994-02-08 1995-08-18 Fuji Xerox Co Ltd 半導体回路基板
JPH08298273A (ja) * 1995-04-27 1996-11-12 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH1174189A (ja) * 1997-08-29 1999-03-16 Oki Electric Ind Co Ltd マスクの位置ずれ検出用マーク

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5870528A (ja) 1981-10-23 1983-04-27 Hitachi Ltd 半導体装置及びその製造方法
JPS6015944A (ja) 1983-07-08 1985-01-26 Hitachi Ltd 半導体装置
JPS60211941A (ja) 1984-04-06 1985-10-24 Nippon Kogaku Kk <Nikon> 露光方法
JPS63250148A (ja) 1987-04-07 1988-10-18 Seiko Epson Corp 半導体装置
JP2595962B2 (ja) 1987-04-21 1997-04-02 セイコーエプソン株式会社 半導体装置
JPH09260446A (ja) 1996-03-26 1997-10-03 Fujitsu Ltd 半導体装置の位置ずれ測定方法
KR100190048B1 (ko) 1996-06-25 1999-06-01 윤종용 반도체 소자의 소자 분리 방법
US5786260A (en) * 1996-12-16 1998-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing
KR100324110B1 (ko) * 1999-07-31 2002-02-16 구본준, 론 위라하디락사 액정표시소자의 얼라인패턴

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221414A (ja) * 1994-02-08 1995-08-18 Fuji Xerox Co Ltd 半導体回路基板
JPH08298273A (ja) * 1995-04-27 1996-11-12 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH1174189A (ja) * 1997-08-29 1999-03-16 Oki Electric Ind Co Ltd マスクの位置ずれ検出用マーク

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031729A (ja) * 2001-07-17 2003-01-31 Sanyo Electric Co Ltd 回路装置の製造方法
JP2008541156A (ja) * 2005-05-05 2008-11-20 インターナショナル・ビジネス・マシーンズ・コーポレーション フォトマスクの製造及び検査のための構造体及び方法
JP4852600B2 (ja) * 2005-05-05 2012-01-11 インターナショナル・ビジネス・マシーンズ・コーポレーション フォトマスク、フォトマスクを検査するための方法、フォトマスクを設計する方法、コンピュータ・システム、及びフォトマスクを製造する方法
JP2008004724A (ja) * 2006-06-22 2008-01-10 Fujitsu Ltd 半導体装置及びその製造方法
KR100893346B1 (ko) * 2006-06-22 2009-04-15 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
US7679202B2 (en) 2006-06-22 2010-03-16 Fujitsu Microelectronics Limited Semiconductor device having symbol pattern utilized as identification sign
US8115257B2 (en) 2007-06-05 2012-02-14 Kabushiki Kaisha Toshiba Semiconductor apparatus
JP2010050430A (ja) * 2008-07-23 2010-03-04 Fujitsu Microelectronics Ltd 半導体装置の製造方法、レチクル及び半導体基板
JP2011232700A (ja) * 2010-04-30 2011-11-17 Fujitsu Semiconductor Ltd レチクル、半導体装置の製造方法、及び半導体ウエハ
JP2011258617A (ja) * 2010-06-07 2011-12-22 Mitsubishi Electric Corp 半導体素子
JP2012027400A (ja) * 2010-07-27 2012-02-09 Fujitsu Semiconductor Ltd プロセスマークの図形データ作成方法、及び半導体装置の製造方法
JP2019153706A (ja) * 2018-03-05 2019-09-12 富士ゼロックス株式会社 面発光型半導体レーザ、および面発光型半導体レーザの製造方法

Also Published As

Publication number Publication date
US6849957B2 (en) 2005-02-01
JP4667559B2 (ja) 2011-04-13
US20010048145A1 (en) 2001-12-06

Similar Documents

Publication Publication Date Title
JP2001339049A (ja) 半導体装置、フォトマスクおよび半導体装置の製造方法
EP0370834B1 (en) Method of manufacturing a semiconductor device
US4423127A (en) Method of manufacturing a semiconductor device
KR0170909B1 (ko) 반도체 소자의 오버레이 검사방법
KR100239020B1 (ko) 레티클 및 그것에 의해 전사된 패턴 및 보정 방법
TW388803B (en) A structure and method of measuring overlapping marks
WO2022057214A1 (zh) 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
US20070035039A1 (en) Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy
EP0997782A1 (en) Reticle having mark for detecting alignment and method for detected alignment
US5668042A (en) Method for aligning micro patterns of a semiconductor device
EP1128215B1 (en) Semiconductor wafer with alignment mark sets and method of measuring alignment accuracy
US6357131B1 (en) Overlay reliability monitor
TWI547918B (zh) 面板裝置及其檢測方法
JP2011061236A (ja) 半導体装置
US6943458B2 (en) Semiconductor device and manufacturing method thereof, and registration accuracy measurement enhancement method
TWI402566B (zh) 具有導線圖案之接墊區以及監控膜材貼附偏差之方法
US5385289A (en) Embedded features for registration measurement in electronics manufacturing
JP2595962B2 (ja) 半導体装置
CN114236969A (zh) 一种曝光检测方法及装置
JP3609896B2 (ja) 重ね合わせ測定誤差補正方法
JP3196721B2 (ja) 半導体装置の製造方法と測定装置
US7868629B2 (en) Proportional variable resistor structures to electrically measure mask misalignment
JP3327279B2 (ja) 半導体装置及びその製造方法
TWI401529B (zh) 光罩上的對位標尺及應用對位標尺的遮蔽件位置確認方法
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080813

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4667559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees