CN113433791B - 一种掩膜版 - Google Patents

一种掩膜版 Download PDF

Info

Publication number
CN113433791B
CN113433791B CN202010206220.5A CN202010206220A CN113433791B CN 113433791 B CN113433791 B CN 113433791B CN 202010206220 A CN202010206220 A CN 202010206220A CN 113433791 B CN113433791 B CN 113433791B
Authority
CN
China
Prior art keywords
overlay
units
boundary
overlay mark
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010206220.5A
Other languages
English (en)
Other versions
CN113433791A (zh
Inventor
夏云升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010206220.5A priority Critical patent/CN113433791B/zh
Priority to PCT/CN2021/081608 priority patent/WO2021190396A1/zh
Publication of CN113433791A publication Critical patent/CN113433791A/zh
Priority to US17/449,809 priority patent/US20220091516A1/en
Application granted granted Critical
Publication of CN113433791B publication Critical patent/CN113433791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明实施例公开了一种掩膜版。该掩膜版包括第一边界区和多个曝光图案区，第一边界区包括围绕多个曝光图案区的区域；第一边界区中设置有多个第一套刻标记单元，每个第一套刻标记单元包括多个套刻标记；多个套刻标记沿相邻近的横向或纵向的第一边界线的延伸方向依次排列；多个第一套刻标记单元以掩膜版的中心线为对称轴两两对称，且对称的两个第一套刻标记单元形成一个套刻标记组；位于同一套刻标记组的两个第一套刻标记单元中的套刻标记的排列方向平行且相互错位。本发明实施例解决了现有的掩膜版布局限制了晶圆芯片数量的问题，实现了边界区面积的缩小，同时缩小了曝光场之间的间距，提高了晶圆的利用率，改善了芯片的生产效率。

Description

一种掩膜版
技术领域
本发明实施例涉及半导体技术，尤其涉及一种掩膜版。
背景技术
随着集成电路产业的发展，一片晶圆上形成晶体管的数量也越来越多。在集成电路的生产制造过程中，需要将多个层进行物理关联，以满足使用要求。那么，每一层就必须达到和前层在一定范围内的对准(alignment)，即套刻精度(overlay)，其是制约着光刻工艺的水平的一个因素，同时，套刻标记的布局在对集成度要求越来越高的时代，也同样需要引起注意。
图1是现有的掩膜版的结构示意图，图2是图1所示掩膜版下方局部的放大示意图，参考图1和图2，现有掩膜版通常包括2×4个曝光图案区10，相邻的曝光图案区10之间以及曝光图案区10的外围为边界区20，其中，曝光图案区10用于将图案转移至在晶圆上，在晶圆上形成芯片(Die)，也即，该掩膜版可一次性转移形成2×4个芯片。
如图所示，边界区20设置有多个套刻标记(overlay mark)单元200，以保证套刻精度。每个套刻标记单元200中包括两行或两列套刻标记201。然而，两行或两列的套刻标记201限制了边界区20的宽度的缩小，使得边界区20的面积占比过大，在限定掩膜版大小的情况下，只能设置固定数量的曝光图案区，也即限定了形成的芯片的数量。
发明内容
本发明提供一种掩膜版，以实现边界区面积的缩小，减小边界区的面积占比，增加曝光图案区的数量。
本发明实施例提供了一种掩膜版，包括第一边界区和多个曝光图案区，所述多个曝光图案区阵列排布，所述第一边界区包括围绕所述多个曝光图案区的区域；
所述第一边界区中设置有多个第一套刻标记单元，每个第一套刻标记单元包括多个套刻标记；所述第一边界区具有与阵列排布的所述多个曝光图案区对应的横向和纵向的第一边界线，所述多个套刻标记沿相邻近的横向或纵向的所述第一边界线的延伸方向上依次排列；
所述多个第一套刻标记单元以所述掩膜版的中心线为对称轴两两对称，且相互对称的两个所述第一套刻标记单元形成一个套刻标记组；位于同一套刻标记组的其中一个所述第一套刻标记单元中的套刻标记的排列方向，与另一所述第一套刻标记单元中的套刻标记的排列方向平行，并且，在套刻标记的排列方向上，其中一个第一套刻标记单元中的套刻标记与另一所述第一套刻标记单元中的套刻标记相互错位。
可选地，所述第一套刻标记单元包括至少一个套刻标记子单元，每个所述套刻标记子单元包括多个所述套刻标记；
在套刻标记的排列方向上，位于同一套刻标记组的其中一个所述第一套刻标记单元中的所述套刻标记子单元，与另一所述第一套刻标记单元中的所述套刻标记子单元相互错位。
可选地，每个套刻标记子单元中包括3-5个所述套刻标记。
可选地，令所述第一边界区在垂直于相邻近的横向或纵向的所述第一边界线的方向上的长度为L1，所述套刻标记的轮廓在垂直于横向或纵向的所述第一边界线的方向上的最大长度为D1，L1和D1满足关系式：D1≤L1≤2D1。
可选地，所述掩膜版还包括第二边界区，所述第二边界区包括任意两个所述曝光图案区之间的区域；
所述第二边界区中设置有多个第二套刻标记单元，每个所述第二套刻标记单元包括多个套刻标记；
所述第二边界区具有与阵列排布的所述多个曝光图案区对应的横向和纵向的第二边界线，所述多个套刻标记沿相邻近的横向或纵向的所述第二边界线的延伸方向上依次排列。
可选地，每个所述第二套刻标记单元中的所述多个套刻标记沿一条直线依次排列，所述直线与所述第二边界线平行。
可选地，令所述第二边界区在垂直于相邻近的横向或纵向的所述第二边界线的方向上的长度为L2，所述套刻标记的轮廓在垂直所述第二边界线的延伸方向上的最大长度为D2；L2和D2满足关系式：4D2/3≤L2≤2D2。
可选地，所述第二边界区中，每个所述第二套刻标记单元包括至少两个套刻标记子单元，每个所述套刻标记子单元包括多个所述套刻标记；
每个第二套刻标记单元中的所述至少两个套刻标记子单元沿两条直线依次排列，所述两条直线相互平行，且均与所述第二边界线平行；在套刻标记的排列方向上，分别位于所述两条直线上的所述套刻标记子单元相互错位。
可选地，所述第一边界区包括两两相对的四条边，每条边的至少两端位置处设置有所述第一套刻标记单元。
可选地，阵列排布的所述多个曝光图案区的列数至少为2，行数至少为5。
本发明实施例提供的掩膜版中，通过设置第一边界区和多个曝光图案区，多个曝光图案区阵列排布，第一边界区则包括围绕多个曝光图案区的区域，第一边界区中设置有多个第一套刻标记单元，每个第一套刻标记单元包括多个套刻标记；并且，对于每一第一套刻标记单元，第一套刻标记单元在第一边界区中所处的区域与邻近的曝光图案区形成第一边界线，多个套刻标记沿第一边界线的延伸方向依次排列；同时，位于同一套刻标记组的其中一个第一套刻标记单元中的套刻标记的排列方向，与另一第一套刻标记单元中的套刻标记的排列方向平行，在套刻标记的排列方向上，其中一个第一套刻标记单元中的套刻标记与另一第一套刻标记单元中的套刻标记相互错位，使得掩膜版的第一边界区的宽度减少，从而减少了掩膜版上第一边界区的面积，而且，在晶圆曝光过程中，可以实现第一边界区的部分重叠，进一步缩小了晶圆在曝光过程中两个曝光场的间距。本发明实施例提供的掩膜版，解决了现有的掩膜版布局限制了晶圆芯片数量的问题，实现了边界区面积的缩小，同时缩小了曝光场之间的间距，提高了晶圆的利用率，改善了芯片的生产效率。
附图说明
图1是现有的掩膜版的结构示意图；
图2是图1所示掩膜版下方局部的放大示意图；
图3是本发明实施例提供的一种掩膜版的结构示意图；
图4是图3所示的掩膜版中虚线框处的局部放大示意图；
图5是图3所示的掩膜版进行曝光掩膜时两个位置的局部结构示意图；
图6是本发明实施例提供的另一种掩膜版的局部结构示意图；
图7是图6所示掩膜版进行曝光掩膜时两个位置的局部结构示意图；
图8是本发明实施例提供的又一种掩膜版进行曝光掩膜时两个位置的局部结构示意图；
图9是本发明实施例提供的又一种掩膜版的结构示意图；
图10是图9所示掩膜版沿虚线框处的局部放大示意图；
图11是本发明实施例提供的又一种掩膜版的局部放大示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图3是本发明实施例提供的一种掩膜版的结构示意图，图4是图3所示的掩膜版中虚线框处的局部放大示意图，参考图3和图4，该掩膜版包括第一边界区21和多个曝光图案区10，多个曝光图案区10阵列排布，第一边界区21包括围绕多个曝光图案区10的区域；第一边界区21中设置有多个第一套刻标记单元210，每个第一套刻标记单元210包括多个套刻标记201；所述第一边界区21具有与阵列排布的所述多个曝光图案区10对应的横向和纵向的第一边界线1，多个套刻标记201沿相邻近的横向或纵向的第一边界线1的延伸方向上依次排列；
多个第一套刻标记单元210以掩膜版的中心线为对称轴两两对称，且相互对称的两个第一套刻标记单元210形成一个套刻标记组200；位于同一套刻标记组200的其中一个第一套刻标记单元210中的套刻标记201的排列方向，与另一第一套刻标记单元210中的套刻标记201的排列方向平行，并且，在套刻标记201的排列方向上，其中一个第一套刻标记单元210中的套刻标记201与另一第一套刻标记单元210中的套刻标记201相互错位。
其中，掩膜版用于将曝光图案转移至晶圆上，形成芯片上的集成电路。掩膜版中除曝光图案区10外，其余区域均为边界区，第一边界区21实质是指边界区中围绕曝光图案区10的外围区。在第一边界区21中设置多个第一套刻标记单元210，每个第一套刻标记单元210中包括多个套刻标记201，可以利用套刻标记201保证掩膜版在套刻时的精确对位。而且，第一边界区21和每个曝光图案区10会形成边界线，对于阵列排布的多个曝光图案区10，第一边界区21则形成了沿横向或纵向延伸的第一边界线1，每个第一套刻标记单元210设置在曝光图案区10的外围区域即第一边界区21时，会与一曝光图案区10邻近。将第一套刻标记单元210中的多个套刻标记201按照相邻近的第一边界线1的延伸方向进行排列设置，即当第一边界线1为横向，则邻近的第一套刻标记单元210中的多个套刻标记201沿横向排列，当第一边界线1为纵向，则邻近的第一套刻标记单元210中的多个套刻标记201沿纵向排列，由此，可以保证套刻标记单元210在垂直第一边界线1的方向上占据的长度较少。换言之，如图所示沿横向排列的套刻标记201，可以保证在纵向上的宽度较小，沿纵向排列的套刻标记201，可以保证在横向上的宽度较小，从而可以缩小第一边界区21中不同区域的宽度，减少第一套刻标记单元210在第一边界区21的占据面积。
另外，需要说明的是，一般地，在晶圆上通过光刻工艺制备芯片时，每个晶圆可划分为多个曝光场(shot)，每个曝光场由同一掩膜版进行逐步曝光，从而可在晶圆上形成多个芯片。因此，掩膜版在逐步曝光的过程中，相邻的曝光场之间的间距取决于掩膜版上第一边界区21的宽度。此处的宽度并非完整的第一边界区21的宽度，而是指第一边界区中设置有套刻标记单元的区域的宽度。图5是图3所示掩膜版进行曝光掩膜时两个位置的局部结构示意图，参考图3-图5，由于掩膜版上的第一套刻标记单元210以掩膜版的中心线为对称轴两两对称，因此，第一套刻标记单元210分布于多个曝光图案区10的上下两侧和/或左右两侧，即左右两侧对应的两个第一套刻标记单元210组成一个套刻标记组200，且其中的套刻标记201均沿纵向排列；上下两侧对应的两个第一套刻标记单元210组成一个套刻标记组200，且其中的套刻标记201均沿横向排列。在进行曝光的过程中，晶圆上相邻的两个曝光场100上，需要掩膜版左右平移或上下平移。并且，掩膜版对应两个曝光场100的两个位置的间距取决于掩膜版上第一边界区21的宽度。通过设置在套刻标记201的排列方向上，同一套刻标记组200的其中一个第一套刻标记单元210中的套刻标记201与另一第一套刻标记单元210中的套刻标记201相互错位，也即上下对称或左右对称的两个第一套刻标记单元210中的套刻标记201依次错位，可以使得两个曝光场位置的掩膜版的第一边界区21存在重叠，如图仅示例了上下两个位置的掩膜版的第一边界区21的重叠状态。显然，通过设置套刻标记201沿第一边界线1的延伸方向依次排列，可以缩短第一边界区21的宽度，并且，使得相互对称的两个第一套刻标记单元210中的套刻标记201相互错位，，可以实现两个位置的掩膜版的第一边界区21的部分重叠，由此，可以减少晶圆的两个曝光场之间的间距，增加对晶圆的利用率。
本发明实施例提供的掩膜版中，通过设置第一边界区和多个曝光图案区，多个曝光图案区阵列排布，第一边界区则包括围绕多个曝光图案区的区域，第一边界区中设置有多个第一套刻标记单元，每个第一套刻标记单元包括多个套刻标记；并且，多个套刻标记沿相邻近的横向或纵向的第一边界线的延伸方向上依次排列；同时，位于同一套刻标记组的其中一个第一套刻标记单元中的套刻标记的排列方向，与另一第一套刻标记单元中的套刻标记的排列方向平行，在套刻标记的排列方向上，其中一个第一套刻标记单元中的套刻标记与另一第一套刻标记单元中的套刻标记相互错位，可使得掩膜版的第一边界区的宽度减少，从而减少了掩膜版上第一边界区的面积。而且，在晶圆曝光过程中，可以实现第一边界区的部分重叠，进一步缩小了晶圆在曝光过程中两个曝光场的间距。本发明实施例提供的掩膜版，解决了现有的掩膜版布局限制了晶圆芯片数量的问题，实现了边界区面积的缩小，同时缩小了曝光场之间的间距，提高了晶圆的利用率，改善了芯片的生产效率。
需要说明的是，晶圆上对应掩膜版边界区的区域实质为晶圆的切割道，用于将芯片进行切割分离。在上述实施例提供的掩膜版的基础上，当确定切割道的宽度，或者确定掩膜版第一边界区的宽度的情况下，可以合理设置套刻标记的尺寸，以容置套刻标记实现套刻对位。继续参考图5，具体地，令所述第一边界区21在垂直于横向或纵向的第一边界线1的方向上的长度为L1，套刻标记201在垂直于横向或纵向的第一边界线1的方向上的最大长度为D1则L1和D1满足关系式：L1/2≤D1≤L1，在另一实施例中，D1可设置满足L1/2≤D1≤3L1/4。其中，考虑到掩膜版在对每个曝光场进行掩膜曝光的过程中，需要合理设置各个曝光场对应的掩膜版的位置，而相邻两个曝光场对应的掩膜版，其边界区域可以设置存在部分的重叠，因此，为了避免位于边界区域的套刻标记201被重叠覆盖，可设置L1和D1满足D1≤3L1/4。
此时，套刻标记201的尺寸相对合理，可以满足在第一边界区21上布局的要求。并且，将套刻标记201的尺寸设置至少为第一边界区21的宽度的二分之一，可以减少第一边界区21的浪费。同时，将套刻标记201的尺寸优选设置小于第一边界区21宽度的四分之三，可以使套刻标记201与掩膜版的边缘存在一定距离，避免套刻标记设置在掩膜版边缘时被损伤。需要说明的是，此处仅用于说明套刻标记201的尺寸和第一边界区21的宽度尺寸的数值关系。在实际的设计过程中，可以根据优先设定第一边界区21的宽度，再根据第一边界区21的宽度设置套刻标记201的尺寸。也可优先确定套刻标记201的尺寸，再根据套刻标记201的尺寸来设置第一边界区21的宽度。
掩膜版的套刻精度不仅取决于套刻标记的数量，还取决于套刻标记的位置。继续参考图3，如上所述的掩膜版包括两两相对且相互首尾连接的四条边，为了保证套刻精度，可设置每条边的至少两端位置处设置第一套刻标记单元210。此时，掩膜版的套刻对位不仅能满足某一方向的对准，还能避免旋转产生的误差，从而提高套刻精度。
进一步地，如图3所示的掩膜版中，位于同一组的两个套刻标记单元中的套刻标记一一错位设置仅为示例，本发明实施例还提供了一种掩膜版。图6是本发明实施例提供的另一种掩膜版的局部结构示意图，图7是图6所示掩膜版进行曝光掩膜时两个位置的局部结构示意图，参考图6和图7，该掩膜版中，第一套刻标记单元210包括至少一个套刻标记子单元211，每个套刻标记子单元211包括多个套刻标记201；在套刻标记201的排列方向上，位于同一套刻标记组200的其中一个第一套刻标记单元210中的套刻标记子单元211，与另一第一套刻标记单元210中的套刻标记子单元211相互错位。
通常每一套刻标记单元中可设置50-100个套刻标记，在划分形成多个套刻标记子单元211时，可设置每个套刻标记子单元中包括3-5个套刻标记。需要说明的是，优选每个套刻标记子单元211中的套刻标记的数量相同，当然也可设置套刻标记子单元211中的套刻标记的数量不尽相同。图8是本发明实施例提供的又一种掩膜版进行曝光掩膜时两个位置的局部结构示意图，参考图8，可设置任意相邻的两个套刻标记子单元211中的套刻标记201的数量不尽相同。
由上所述，晶圆上对应掩膜版边界区的区域实质为晶圆的切割道，掩膜版上的多个曝光图案区之间同样存在边界区，因此，也可在该些边界区中设置套刻标记。基于此，本发明实施例还提供了一种掩膜版。图9是本发明实施例提供的又一种掩膜版的结构示意图，图10是图9所示掩膜版沿虚线框处的局部放大示意图，参考图9和图10，在上述实施例提供的掩膜版的基础上，该掩膜版还包括第二边界区22，第二边界区22包括任意两个曝光图案区10之间的区域；第二边界区22中设置有多个第二套刻标记单元220，每个第二套刻标记单元220包括多个套刻标记201；
第二边界区22具有与阵列排布的多个曝光图案区对应的横向和纵向的第二边界线2，多个套刻标记201沿相邻的横向或纵向的第二边界线2的延伸方向上依次排列。
其中，第二边界区22实质上是指边界区中位于相邻的曝光图案区10之间的区域，第二套刻标记单元220则是指位于第二边界区22的套刻标记组成的单元。通过在第二边界区22中添加套刻标记，可以增加套刻对准的参照，提高套刻的精度。
为了减少各个曝光图案区10之间的间距，提高掩膜版的利用面积，具体地，如图5所示，可设置每个第二套刻标记单元220中的多个套刻标记22沿一条直线依次排列，直线与第二边界线2平行。此时，第二套刻标记单元220在垂直第二边界线22的方向上的长度较小，也即通过缩小第二套刻标记单元220的长度，可以减小第二边界区22的宽度，从而减小第二边界区22的面积。
此外，对于第二边界区中的套刻标记，其尺寸可以根据实际位置的区域面积进行设计，以便于缩小第二边界区的宽度。图11是本发明实施例提供的又一种掩膜版的局部放大示意图，参考图11，可选地，令第二边界区22在垂直于相邻近的横向或纵向的第二边界线2的方向上的长度为L2，套刻标记的轮廓在垂直第二边界线2的延伸方向上的最大长度为D2，则可设置L2和D2满足关系式：4D2/3≤L2≤2D2。此时，第二套刻标记单元220的尺寸满足第二边界区22的宽度要求，同时，第二边界区22的宽度可以合理设置，以减少第二边界区22在掩膜版中的面积占比。
继续参考图11，示例性地，还可设置第二边界区22中，每个第二套刻标记单元220包括至少两个套刻标记子单元211，每个套刻标记子单元211包括多个套刻标记201；每个第二套刻标记单元220中的至少两个套刻标记子单元211沿两条直线依次排列，两条直线相互平行，且均与第二边界线2平行；在套刻标记的排列方向上，分别位于两条直线上的套刻标记子单元211相互错位。
其中，套刻标记子单元211是指由多个套刻标记201组成的单元，相对于第二套刻标记单元220中的套刻标记201的数量较少。此处将至少两个套刻标记子单元211中的套刻标记201分别沿两条直线排列，是指多个套刻标记子单元211在垂直第二边界线2的方向上分为两行或两列。而且，由于D2≥L2/2，因此，将多个套刻标记子单元211分为两行或两列时，其需要进行错位设置。换言之，在确定相邻曝光图案区10之间的间距的情况下，且套刻标记的尺寸较大时，可以将多个套刻标记201分为多个套刻标记子单元211，通过将多个套刻标记子单元211分为两行或两列排列，同时进行错位设置，可以有效利用第二边界区22，均匀且合理地布局套刻标记的位置，从而通过不同位置的套刻标记的对位，实现套刻精度的提高。
基于上述实施例提供的掩膜版，可以有效缩小边界区的面积占比，在此基础上，为了增加掩膜曝光的效率，可对曝光图案区的数量和布局进行合理设置。如图3和图9所示，可以设置掩膜版中阵列排布的多个曝光图案区10的列数至少为2，行数至少为5。此时，掩膜版上可以进行图案转移的曝光图案区10的数量增加，晶圆的曝光过程中，可以一次性进行更多的图案转移，提高晶圆的曝光速度，改善曝光效率。同时，通过缩小掩膜版的边界区的面积占比，对应地可以增加晶圆的利用率，提高晶圆上制备的芯片的数量，最终实现芯片制备效率的改善。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种掩膜版，其特征在于，包括第一边界区和多个曝光图案区，所述多个曝光图案区阵列排布，所述第一边界区包括围绕所述多个曝光图案区的区域；
所述第一边界区中设置有多个第一套刻标记单元，每个第一套刻标记单元包括多个套刻标记；所述第一边界区具有与阵列排布的所述多个曝光图案区对应的横向和纵向的第一边界线，所述多个套刻标记沿相邻近的横向或纵向的所述第一边界线的延伸方向上依次排列；
所述多个第一套刻标记单元以所述掩膜版的中心线为对称轴两两对称，且相互对称的两个所述第一套刻标记单元形成一个套刻标记组；位于同一套刻标记组的其中一个所述第一套刻标记单元中的套刻标记的排列方向，与另一所述第一套刻标记单元中的套刻标记的排列方向平行，并且，在套刻标记的排列方向上，其中一个第一套刻标记单元中的套刻标记与另一所述第一套刻标记单元中的套刻标记相互错位；
令所述第一边界区在垂直于相邻近的横向或纵向的所述第一边界线的方向上的长度为L1，所述套刻标记的轮廓在垂直于横向或纵向的所述第一边界线的方向上的最大长度为D1，则L1和D1满足关系式：L1/2≤D1≤3L1/4；
所述掩膜版还包括第二边界区，所述第二边界区包括任意两个所述曝光图案区之间的区域，所述第二边界区具有与阵列排布的所述多个曝光图案区对应的横向和纵向的第二边界线，令所述第二边界区在垂直于相邻近的横向或纵向的所述第二边界线的方向上的长度为L2，所述套刻标记的轮廓在垂直所述第二边界线的延伸方向上的最大长度为D2；L2和D2满足关系式：4D2/3≤L2≤2D2。
2.根据权利要求1所述的掩膜版，其特征在于，所述第一套刻标记单元包括至少一个套刻标记子单元，每个所述套刻标记子单元包括多个所述套刻标记；
在套刻标记的排列方向上，位于同一套刻标记组的其中一个所述第一套刻标记单元中的所述套刻标记子单元，与另一所述第一套刻标记单元中的所述套刻标记子单元相互错位。
3.根据权利要求2所述的掩膜版，其特征在于，每个套刻标记子单元中包括3-5个所述套刻标记。
4.根据权利要求1所述的掩膜版，其特征在于，
所述第二边界区中设置有多个第二套刻标记单元，每个所述第二套刻标记单元包括多个套刻标记；
所述多个套刻标记沿相邻近的横向或纵向的所述第二边界线的延伸方向上依次排列。
5.根据权利要求4所述的掩膜版，其特征在于，每个所述第二套刻标记单元中的所述多个套刻标记沿一条直线依次排列，所述直线与所述第二边界线平行。
6.根据权利要求1所述的掩膜版，其特征在于，所述第二边界区中设置有多个第二套刻标记单元，每个所述第二套刻标记单元包括至少两个套刻标记子单元，每个所述套刻标记子单元包括多个所述套刻标记；
每个第二套刻标记单元中的所述至少两个套刻标记子单元沿两条直线依次排列，所述两条直线相互平行，且均与所述第二边界线平行；在套刻标记的排列方向上，分别位于所述两条直线上的所述套刻标记子单元相互错位。
7.根据权利要求1所述的掩膜版，其特征在于，所述第一边界区包括两两相对的四条边，每条边的至少两端位置处设置有所述第一套刻标记单元。
8.根据权利要求1所述的掩膜版，其特征在于，阵列排布的所述多个曝光图案区的列数至少为2，行数至少为5。
CN202010206220.5A 2020-03-23 2020-03-23 一种掩膜版 Active CN113433791B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010206220.5A CN113433791B (zh) 2020-03-23 2020-03-23 一种掩膜版
PCT/CN2021/081608 WO2021190396A1 (zh) 2020-03-23 2021-03-18 一种掩膜版
US17/449,809 US20220091516A1 (en) 2020-03-23 2021-10-02 Mask reticle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010206220.5A CN113433791B (zh) 2020-03-23 2020-03-23 一种掩膜版

Publications (2)

Publication Number Publication Date
CN113433791A CN113433791A (zh) 2021-09-24
CN113433791B true CN113433791B (zh) 2023-03-31

Family

ID=77753289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010206220.5A Active CN113433791B (zh) 2020-03-23 2020-03-23 一种掩膜版

Country Status (3)

Country Link
US (1) US20220091516A1 (zh)
CN (1) CN113433791B (zh)
WO (1) WO2021190396A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114381688B (zh) * 2021-12-30 2024-04-23 昆山工研院新型平板显示技术中心有限公司 掩膜版组件及掩膜版、蒸镀边界确认及蒸镀偏位校正方法
CN115097691B (zh) * 2022-08-29 2022-12-02 合肥晶合集成电路股份有限公司 一种掩模板及形成方法
CN117826525A (zh) * 2022-09-28 2024-04-05 长鑫存储技术有限公司 掩膜版及其布局方法、芯片的排版图形
CN116203808B (zh) * 2023-04-20 2023-10-03 长鑫存储技术有限公司 套刻误差的量测方法及套刻标记
CN116500855B (zh) * 2023-06-21 2023-11-24 长鑫存储技术有限公司 一种掩模版及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114072A (en) * 1998-01-14 2000-09-05 Mitsubishi Denki Kabushiki Kaisha Reticle having interlocking dicing regions containing monitor marks and exposure method and apparatus utilizing same
CN101047165A (zh) * 2006-03-29 2007-10-03 旺宏电子股份有限公司 降低叠置偏移的遮罩叠置结构
CN107621749A (zh) * 2016-07-14 2018-01-23 佳能株式会社 掩模、测量方法、曝光方法以及物品制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4667559B2 (ja) * 2000-05-30 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置、フォトマスクおよび半導体装置の製造方法
CN1333437C (zh) * 2004-04-01 2007-08-22 上海宏力半导体制造有限公司 具有双向对准图案的掩膜
CN100561339C (zh) * 2007-12-18 2009-11-18 友达光电股份有限公司 光掩模及薄膜晶体管基板的制造方法
CN102096328B (zh) * 2010-12-03 2012-11-21 深圳市华星光电技术有限公司 液晶面板的曝光工序及其掩膜
CN104297989B (zh) * 2014-10-22 2017-06-27 京东方科技集团股份有限公司 基板、掩膜板及液晶显示装置
CN112731759B (zh) * 2021-02-02 2023-04-07 长鑫存储技术有限公司 光掩膜版的形成方法及光掩膜版

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114072A (en) * 1998-01-14 2000-09-05 Mitsubishi Denki Kabushiki Kaisha Reticle having interlocking dicing regions containing monitor marks and exposure method and apparatus utilizing same
CN101047165A (zh) * 2006-03-29 2007-10-03 旺宏电子股份有限公司 降低叠置偏移的遮罩叠置结构
CN107621749A (zh) * 2016-07-14 2018-01-23 佳能株式会社 掩模、测量方法、曝光方法以及物品制造方法

Also Published As

Publication number Publication date
CN113433791A (zh) 2021-09-24
WO2021190396A1 (zh) 2021-09-30
US20220091516A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
CN113433791B (zh) 一种掩膜版
US9024456B2 (en) Photolithography alignment mark, mask and semiconductor wafer containing the same mark
US7910956B2 (en) Semiconductor device with interface circuit and method of configuring semiconductor devices
US20130056884A1 (en) Semiconductor device and method of manufacturing the same
CN115097691B (zh) 一种掩模板及形成方法
CN116068844B (zh) 一种掩模板及晶圆的制备方法
CN112731759A (zh) 光掩膜版的形成方法及光掩膜版
JP2669391B2 (ja) 半導体装置
KR100381881B1 (ko) 얼라인먼트 마크 세트 및 얼라인먼트 정밀도 계측 방법
TWI435231B (zh) 積體電路製作方法
JPH05136020A (ja) 半導体装置の露光方法
CN103019039A (zh) 用于曝光的掩模版、曝光方法以及半导体晶片的生产方法
CN113219800B (zh) 晶圆半导体产品、其制作方法与光刻机
CN111045290B (zh) 共享对准层光罩的方法
CN113219797B (zh) 晶圆半导体产品及其制作方法
JP5337119B2 (ja) 半導体集積回路及びｉ／ｏブロック配置方法
JP5533204B2 (ja) レチクル、および半導体装置の製造方法
CN117406552A (zh) 对准标记的布局方法及装置
CN111198478B (zh) 掩膜组件及套准量测方法
CN111505910B (zh) 套刻标记的对位方法
CN113296354A (zh) 应用于半导体光刻工艺中的掩膜版及光刻工艺方法
CN113219798B (zh) 晶圆半导体产品、掩膜版与光刻机
JPS62235952A (ja) 半導体装置用マスク
JPH0748105B2 (ja) フォトマスク
KR100329951B1 (ko) 기능 매크로 및 그 설계 방법, 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant