CN116068844B - 一种掩模板及晶圆的制备方法 - Google Patents
一种掩模板及晶圆的制备方法 Download PDFInfo
- Publication number
- CN116068844B CN116068844B CN202310224234.3A CN202310224234A CN116068844B CN 116068844 B CN116068844 B CN 116068844B CN 202310224234 A CN202310224234 A CN 202310224234A CN 116068844 B CN116068844 B CN 116068844B
- Authority
- CN
- China
- Prior art keywords
- alignment
- scribe line
- pattern
- wafer
- mask plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 238000005520 cutting process Methods 0.000 claims abstract description 74
- 238000012360 testing method Methods 0.000 claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims description 66
- 210000000746 body region Anatomy 0.000 claims description 23
- 238000000206 photolithography Methods 0.000 claims description 14
- 238000007689 inspection Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明提供一种掩模板及晶圆的制备方法，掩模板包括主体区域、第一边界区域和第二边界区域，第一边界区域和第二边界区域平行且正对设置在主体区域的两侧，第一边界区域包括平行设置的第一对准切割道和第二对准切割道，且第一对准切割道靠近主体区域设置，第一对准切割道用于晶圆量产阶段沿第一方向作为相邻曝光场的对准切割道，第二对准切割道用于晶圆测试阶段沿第一方向作为相邻曝光场的对准切割道，第一方向与第一边界区域的延伸方向相互垂直，使得同一个掩模板可以同时应用于晶圆制备时的测试阶段和量产阶段，即掩模板可以在测试阶段和量产阶段共用，降低了晶圆的制造成本，还在量产阶段可以提高芯片的出产率。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种掩模板及晶圆的制备方法。
背景技术
如图1所示，目前的掩模板包括主体区域10和4个边界区域20，所有所述边界区域20围设在所述主体区域10的四周，所有所述边界区域20均为位于主体区域10外的外切割道，且均为单切割道。主体区域10包括芯片图形区11以及设置相邻芯片图形区11之间的内切割道区域12。当芯片图形区域11的尺寸较大时，测试阶段的掩模板上可以排布的芯片图形区域11的数量较少，内切割道区域12的数量也会相应较少，甚至没有内切割道区域（例如掩模板上只有一个芯片图形区域），这就导致测试结构图形（testkey）、临界（关键）尺寸监控标记图形（Critical Dimension Bar，简称CD Bar）和光刻对位图形（Photo Mark）等没有足够的摆放空间。
为了解决上述问题，通常在相邻的两个边界区域20进行双切割道排版，或者，在一个边界区域20进行多切割道排版，并且仅在最外侧的切割道上设置套刻标记，这就使得若将测试阶段的掩模板用于量产阶段，将会降低晶圆上有效芯片的数量，但是，若为了保证有效芯片的数量，在量产阶段将需要放弃部分测试结构图形并重新制备掩模板，然而掩模板的成本较高，这样将会增加晶圆的制造成本。
发明内容
本发明的目的在于，提供一种掩模板及晶圆的制备方法，可以在测试阶段和量产阶段共用掩模板，从而降低晶圆的制造成本。
为了解决上述问题，本发明提供一种掩模板，包括主体区域、第一边界区域和第二边界区域，所述第一边界区域和所述第二边界区域平行且正对设置在所述主体区域的两侧，所述第一边界区域包括平行设置的第一对准切割道和第二对准切割道，且所述第一对准切割道靠近所述主体区域设置，所述第一对准切割道用于晶圆量产阶段沿第一方向作为相邻曝光场的对准切割道，所述第二对准切割道用于晶圆测试阶段沿第一方向作为相邻曝光场的对准切割道，其中，所述第一方向与所述第一边界区域的延伸方向相互垂直。
可选的，所述第一对准切割道和所述第二对准切割道均设置有第一图形，所述第一对准切割道的第一图形和所述第二对准切割道的第一图形中均包括第一套刻标记单元，且所述第一对准切割道的第一套刻标记单元和所述第二对准切割道的第一套刻标记单元正对设置。
进一步的，所述第一对准切割道的第一图形和所述第二对准切割道的第一图形均还包括测试结构图形、临界尺寸监控标记图形或光刻对位图形。
进一步的，所述第一对准切割道和第二对准切割道是两条相同的切割道。
进一步的，所述第二边界区域形成有单切割道，所述单切割道设置有第二图形，所述第二边界区域的所有所述第二图形与所述第一对准切割道上的所有第一图形均错开设置；所述第二边界区域的所有所述第二图形与所述第二对准切割道上的所有第一图形均错开设置。
可选的，所述第一边界区域还包括至少一个第一中间切割道，所述第一对准切割道、所有所述第一中间切割道和所述第二对准切割道均平行设置，且所有所述第一中间切割道位于所述第一对准切割道和第二对准切割道之间，其中，所有所述第一中间切割道设置有第三图形，所述第三图形包括测试结构图形、临界尺寸监控标记图形和光刻对位图形。
可选的，还包括第三边界区域和第四边界区域，所述第三边界区域和第四边界区域平行且正对设置在所述主体区域的两侧，且所述第一边界区域、第二边界区域、第三边界区域和第四边界区域围设在所述主体区域的外侧。
进一步的，所述第三边界区域和第四边界区域均形成有单切割道，所述单切割道设置有第四图形，所述第四图形包括测试结构图形、临界尺寸监控标记图形和光刻对位图形。
进一步的，所述第三边界区域包括平行设置的第三对准切割道和第四对准切割道，所述第三对准切割道靠近所述主体区域设置，所述第三对准切割道用于晶圆量产阶段沿第二方向作为相邻曝光场的对准切割道，所述第四对准切割道用于晶圆测试阶段沿第二方向作为相邻曝光场的对准切割道，其中，所述第一方向和第二方向相互垂直；以及
所述第四边界区域形成有单切割道，所述单切割道设置有第四图形。
进一步的，所述第三对准切割道和第四对准切割道均设置有第五图形，所述第三对准切割道的第五图形和所述第四对准切割道的第五图形中均包括第二套刻标记单元，且所述第三对准切割道的第二套刻标记单元和所述第四对准切割道的第二套刻标记单元正对设置。
进一步的，所述第三对准切割道的第五图形和所述第四对准切割道的第五图形均还包括测试结构图形、临界尺寸监控标记图形或光刻对位图形。
进一步的，所述第三对准切割道和第四对准切割道是两条相同的切割道。
进一步的，所述第四边界区域的所有所述第四图形与所述第三对准切割道上的所有所述第五图形均错开设置；所述第四边界区域的所有所述第四图形与所述第四对准切割道上的所有所述第五图形均错开设置。
进一步的，所述第三边界区域还包括至少一个第二中间切割道，所述第三对准切割道、所有所述第二中间切割道和第四对准切割道均平行设置，且所有所述第二中间切割道位于所述第三对准切割道和第四对准切割道之间，其中，所述第二中间切割道设置有第六图形，所述第六图形包括测试结构图形、临界尺寸监控标记图形和光刻对位图形。
可选的，所述主体区域包括芯片图形区以及设置相邻所述芯片图形区之间的内切割道区域，所述芯片图形区用于形成芯片，所述内切割道区域用于形成内切割道。
另一方面，本发明提供一种晶圆的制备方法，采用所述的掩模板，包括以下步骤：
提供一掩模板，用于在测试阶段和量产阶段分别执行沿第一方向的至少两次曝光工艺；
在测试阶段沿第一方向执行后道曝光工艺时，整个所述掩模板均在曝光范围内，使所述掩模板的第二对准切割道重叠于前道曝光工艺所形成的第二边界区域上，并通过所述后道曝光工艺时的所述掩模板的第二对准切割道与所述前道曝光工艺在所述晶圆上形成的第二对准切割道之间进行对准检查；以及
在量产阶段沿第一方向执行后道曝光工艺时，调整所述掩模板的曝光范围，使得所述第一边界区域的第二对准切割道不在曝光范围内，同时使得所述掩模板的第一对准切割道与所述前道曝光工艺在所述晶圆上形成的第一对准切割道之间进行对准检查；以及
其中，所述第一方向与所述第二边界区域的延伸方向相互垂直。
可选的，在量产阶段沿第一方向执行后道曝光工艺时，所有所述第一中间切割道也不在曝光范围内。
可选的，所述掩模板还用于在测试阶段和量产阶段分别执行沿第二方向的至少两次曝光工艺，其中，所述第一方向和第二方向相互垂直。
进一步的，在测试阶段执行后道曝光工艺时，整个所述掩模板均在曝光范围内，使所述掩模板的第二对准切割道重叠于沿第一方向的前道曝光工艺在所述晶圆上形成的第二边界区域上，使得所述掩模板的第四对准切割道重叠于沿第二方向的前道曝光工艺在所述晶圆上形成的第四边界区域上，并通过所述后道曝光工艺时所述掩模板的第二对准切割道与沿第一方向的前道曝光工艺在所述晶圆上形成的第二对准切割道之间进行对准检查，以及通过所述后道曝光工艺时所述掩模板的第四对准切割道与沿第二方向的前道曝光工艺在所述晶圆上形成的第四对准切割道之间进行对准检查。
进一步的，在量产阶段执行后道曝光工艺时，调整所述掩模板的曝光范围，使得所述第一边界区域的第二对准切割道和所有所述第一中间切割道，以及第三边界区域的第四对准切割道和所有所述第二中间切割道均不在曝光范围内，同时使得所述掩模板的第一对准切割道与沿第一方向的前道曝光工艺在所述晶圆上形成的第一对准切割道之间进行对准检查，以及通过所述后道曝光工艺时所述掩模板的第三对准切割道与沿第二方向的前道曝光工艺在所述晶圆上形成的第三对准切割道之间进行对准检查。
与现有技术相比，本发明具有以下有益效果：
本发明提供一种掩模板及晶圆的制备方法，掩模板包括主体区域、第一边界区域和第二边界区域，所述第一边界区域和所述第二边界区域平行且正对设置在所述主体区域的两侧，所述第一边界区域包括平行设置的第一对准切割道和第二对准切割道，且所述第一对准切割道靠近所述主体区域设置，所述第一对准切割道用于晶圆量产阶段沿第一方向作为相邻曝光场的对准切割道，所述第二对准切割道用于晶圆测试阶段沿第一方向作为相邻曝光场的对准切割道，其中，所述第一方向与所述第一边界区域的延伸方向相互垂直，使得同一个掩模板可以同时应用于晶圆制备时的测试阶段和量产阶段，即掩模板可以在测试阶段和量产阶段共用，降低了晶圆的制造成本，还在量产阶段可以提高芯片的出产率。
附图说明
图1为一种掩模板的结构示意图；
图2为本发明实施例一提供的一种掩模板的结构示意图；
图3为本发明实施例二提供的一种掩模板的结构示意图。
附图标记说明：
10-主体区域；11-芯片图形区；12-内切割道区域；20-边界区域；21-第一边界区域；21a-第一对准标记；21b-第一对准图形；211-第一对准切割道；213-第一中间切割道；212-第二对准切割道；22-第二边界区域；23-第三边界区域；23a-第二对准标记；23b-第二对准图形；231-第三对准切割道；232-第二中间切割道；233-第四对准切割道；24-第四边界区域；x-第一方向；y-第二方向。
具体实施方式
以下将对本发明的一种掩模板及晶圆的制备方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
实施例一
图2为本实施例提供的一种掩模板的结构示意图。如图2所示，本实施例提供的一种掩模板，包括主体区域10、第一边界区域21、第二边界区域22、第三边界区域23和第四边界区域24，所述第一边界区域21、第二边界区域22、第三边界区域23和第四边界区域24围设在所述主体区域10的外侧，所述第一边界区域21和第二边界区域22平行设置在所述主体区域10的两侧，所述第三边界区域23和第四边界区域24平行设置在所述主体区域10的两侧，且所述第三边界区域23和第四边界区域24分别同时与所述第一边界区域21和第二边界区域22相交设置。
所述第一边界区域21包括一第一对准切割道211、至少一个第一中间切割道213和一第二对准切割道212，所述第一对准切割道211、第一中间切割道213和第二对准切割道212依次平行设置，使得所有所述第一中间切割道213位于所述第一对准切割道211和第二对准切割道212之间，所述第一对准切割道211靠近所述主体区域10设置。所述第一对准切割道211用于晶圆量产阶段沿第一方向x作为相邻曝光场的对准切割道，所述第二对准切割道212用于晶圆测试阶段沿第一方向x作为相邻曝光场的对准切割道，使得同一个掩模板可以同时应用于晶圆制备时的测试阶段和量产阶段，即掩模板可以在测试阶段和量产阶段共用，降低了晶圆的制造成本，还在量产阶段可以提高芯片的出产率。其中，所述第一方向x与所述第一边界区域21的延伸方向相互垂直。
所述第一对准切割道211和第二对准切割道212均设置有第一图形，所述第一对准切割道211的第一图形和所述第二对准切割道212的第一图形中均包括相同的第一套刻标记单元，且所述第一对准切割道211的第一套刻标记单元和所述第二对准切割道212的第一套刻标记单元正对设置。在一个实施例中，所述第一对准切割道211的第一图形和第二对准切割道212的第一图形中均仅包括了第一套刻标记单元，使得所述第一对准切割道211和所述第二对准切割道212是两条相同的切割道。在另一个实施例中，所述第一对准切割道211的第一图形和第二对准切割道212的第一图形中不仅都包括了第一套刻标记单元，所述第一对准切割道211的第一图形和/或第二对准切割道212的第一图形还包括其他图形，例如测试结构图形、临界尺寸监控标记图形和光刻对位图形，使得所述第一对准切割道211的部分和所述第二对准切割道212的部分相同，从而节约了主体区域10外侧的外切割道的占用面积。优选的，所述第一对准切割道211和第二对准切割道212是两条相同的切割道。
所述第二边界区域22形成有单切割道，所述单切割道设置有第二图形，所述第二边界区域22的所有所述第二图形与所述第一对准切割道211上的所有所述第一图形均错开设置，使得所述第二边界区域22与所述第一对准切割道211重叠设置时，所述第二边界区域22的所有所述第二图形与所述第一对准切割道211上的所有所述第一图形没有交叠区域。同样的，所述第二边界区域22的所有所述第二图形与所述第二对准切割道212上的所有所述第一图形均错开设置，使得所述第二边界区域22与所述第二对准切割道212重叠设置时，所述第二边界区域22的所有所述第二图形与所述第二对准切割道212上的所有所述第一图形没有交叠区域。
所有所述第一中间切割道213中可以设置有第三图形，所述第三图形包括测试结构图形、临界尺寸监控标记图形和光刻对位图形，优选的，所有所述第一中间切割道213中设置有测试结构图形。
所述第一套刻标记单元包括沿切割道方向间隔排布的第一对准标记21a和第一对准图形21b，所述第一对准图形21b的数量可以为至少一个，且所有所述第一对准图形21b可以包括测试结构（testkey）图形和临界尺寸监控标记（即CD Bar）图形。在本实施例中，所述第一对准图形21b的数量为两个，且均为测试结构图形。
所述主体区域10包括芯片图形区11以及设置相邻芯片图形区11之间的内切割道区域12，可选的，所述芯片图形区11和所述第一对准切割道211之间还形成有至少一个内切割道区域12，所述芯片图形区11用于形成芯片，所述内切割道区域12用于形成内切割道。
所述第三边界区域23和第四边界区域24均形成有单切割道，所述单切割道设置有第四图形，所述第四图形可以包括测试结构图形、临界尺寸监控标记图形和光刻对位图形。
请继续参阅图2，本实施例还提供一种晶圆的制备方法，包括以下步骤：
提供一掩模板，用于在测试阶段和量产阶段分别执行沿第一方向x的至少两次曝光工艺；
在测试阶段沿第一方向x执行后道曝光工艺时，整个所述掩模板均在曝光范围内，使所述掩模板的第二对准切割道212重叠于前道曝光工艺在晶圆上形成的第二边界区域22上，并通过所述后道曝光工艺时的所述掩模板的第二对准切割道212与所述前道曝光工艺在晶圆上形成的第二对准切割道212之间进行对准检查；以及
在量产阶段沿第一方向x执行后道曝光工艺时，调整所述掩模板的曝光范围，使得所述第一边界区域21的第二对准切割道212不在曝光范围内，同时使得所述掩模板的第一对准切割道211与所述前道曝光工艺在晶圆上形成的第一对准切割道211之间进行对准检查。
其中，所述第一方向x与所述第二边界区域22的延伸方向相互垂直。
在上述步骤的测试阶段沿第一方向x执行后道曝光工艺时，在所述第一边界区域21提供足够的切割道，以摆放测试结构图形、临界尺寸监控标记图形和光刻对位图形等。
在上述步骤的量产阶段沿第一方向x执行后道曝光工艺时，使得所述第一边界区域21的第二对准切割道212和所有所述第一中间切割道213均不在曝光范围内，可以缩减量产阶段每次曝光工艺时的切割道的数量，可以节省空间，使得晶圆上可以排布尽可能多的芯片。
本实施例通过所述掩模板在曝光工艺中的调整所述掩模板的曝光范围，使得掩模板可以同时在测试阶段和量产阶段共用，从而降低了晶圆的 成本，还提高了晶圆中芯片的数量，从而在量产阶段可以提高芯片的出产率。
实施例二
图3为本实施例提供的一种掩模板的结构示意图。如图3所示，与实施例一相比，本实施例的区别在于，所述第三边界区域23包括一第三对准切割道231、至少一个第二中间切割道232和一第四对准切割道233，所述第三对准切割道231、第二中间切割道232和第四对准切割道233依次平行设置，使得所有所述第二中间切割道232位于所述第三对准切割道231和第四对准切割道233之间，所述第三对准切割道231靠近所述主体区域10设置。所述第三对准切割道231用于晶圆量产阶段沿第二方向y作为相邻曝光场的对准切割道，所述第四对准切割道233用于晶圆测试阶段沿第二方向y作为相邻曝光场的对准切割道，使得同一个掩模板可以同时应用于晶圆制备时的测试阶段和量产阶段，即所述掩模板可以在测试阶段和量产阶段共用，降低了晶圆的制备成本，还在量产阶段可以提高芯片出产率。其中，所述第一方向x和第二方向y相互垂直。
所述第三对准切割道231和第四对准切割道233均设置有第五图形，所述第三对准切割道231的第五图形和所述第四对准切割道233的第五图形中均包括相同的第二套刻标记单元，且所述第三对准切割道231的第二套刻标记单元和所述第四对准切割道233的第二套刻标记单元正对设置。
在一个实施例中，所述第三对准切割道231的第五图形和所述第四对准切割道233的第五图形中均仅包括了第二套刻标记单元，使得所述第三对准切割道231和所述第四对准切割道233是两条相同的切割道。在另一个实施例中，所述第三对准切割道231的第五图形和所述第四对准切割道233的第五图形中不仅都包括了第二套刻标记单元，所述第三对准切割道231的第五图形和/或第四对准切割道233的第五图形还包括其他图形，例如测试结构图形、临界尺寸监控标记图形和光刻对位图形，使得所述第三对准切割道231的部分和所述第四对准切割道233的部分相同，从而节约了主体区域10外侧的外切割道的占用面积。优选的，所述第三对准切割道231和第四对准切割道233是两条相同的切割道。
所述第四边界区域24形成有单切割道，所述单切割道设置有第四图形。所述第四边界区域24的所有第四图形与所述第三对准切割道231上的所有第五图形均错开设置，使得所述第四边界区域24和第三对准切割道231重叠设置时，所述第四边界区域24的所有第四图形与所述第三对准切割道231上的所有第五图形没有交叠区域。同样的，所述第四边界区域24的所有第四图形与所述第四对准切割道233上的所有第五图形均错开设置，使得所述第四边界区域24和第四对准切割道233重叠设置时，所述第四边界区域24的所有第四图形与所述第四对准切割道233上的所有第五图形没有交叠区域。
所述第二套刻标记单元包括沿切割道方向间隔排布的第二对准标记23a和第二对准图形23b，所述第二对准图形23b的数量可以为至少一个，且所有所述第二对准图形23b可以包括测试结构（testkey）图形和临界尺寸监控标记（即CD Bar）图形。在本实施例中，所述第二对准图形23b的数量为两个，且均为测试结构图形。
所有所述第二中间切割道232中可以设置有第六图形，所述第六图形包括测试结构图形、临界尺寸监控标记图形和光刻对位图形，优选的，所有所述第二中间切割道232中设置有测试结构图形。
可选的，所述第三对准切割道231和主体区域10之间还形成有至少一个内切割道。
由于所述第三边界区域23中的第三对准切割道231、至少一个第二中间切割道232和第四对准切割道233中的也具有测试结构图形、临界尺寸监控标记图形和光刻对位图形，这样，将所需要形成的测试结构图形、临界尺寸监控标记图形和光刻对位图形分别均匀排布至主体区域10相邻的两侧（即第一边界区域21和第三边界区域23），使得第一边界区域21中的第一中间切割道213的数量减少，即调整了第一边界区域21的面积。
请继续参阅图3，本实施例还提供一种晶圆的制备方法，包括以下步骤：
提供一掩模板，用于在测试阶段和量产阶段分别执行沿第一方向x的至少两次曝光工艺，以及用于在测试阶段和量产阶段分别执行沿第二方向y的至少两次曝光工艺；
在测试阶段执行后道曝光工艺时，整个所述掩模板均在曝光范围内，使所述掩模板的第二对准切割道212重叠于沿第一方向x的前道曝光工艺在晶圆上形成的第二边界区域22上，使得所述掩模板的第四对准切割道233重叠于沿第二方向y的前道曝光工艺在晶圆上形成的第四边界区域24上，并通过所述后道曝光工艺时所述掩模板的第二对准切割道212与沿第一方向x的前道曝光工艺在晶圆上形成的第二对准切割道212之间进行对准检查，以及通过所述后道曝光工艺时所述掩模板的第四对准切割道233与沿第二方向y的前道曝光工艺在晶圆上形成的第四对准切割道233之间进行对准检查；
在量产阶段执行后道曝光工艺时，调整所述掩模板的曝光范围，使得所述第一边界区域21的第二对准切割道212和所有所述第一中间切割道213，以及所述第三边界区域23的第四对准切割道233和所有所述第二中间切割道232均不在曝光范围内，同时使得所述掩模板的第一对准切割道211与沿第一方向x的前道曝光工艺在晶圆上形成的第一对准切割道211之间进行对准检查，以及通过所述后道曝光工艺时所述掩模板的第三对准切割道231与沿第二方向y的前道曝光工艺在晶圆上形成的第三对准切割道231之间进行对准检查。
其中，所述第一方向x和第二方向y相互垂直，且所述第一方向x与所述第二边界区域22的延伸方向相互垂直，所述第二方向y与所述第一边界区域21的延伸方向平行。
综上所述，本发明提供一种掩模板及晶圆的制备方法，掩模板包括主体区域、第一边界区域和第二边界区域，所述第一边界区域和第二边界区域平行且正对设置在所述主体区域的两侧，所述第一边界区域包括平行设置的第一对准切割道和第二对准切割道，且所述第一对准切割道靠近所述主体区域设置，所述第一对准切割道用于晶圆量产阶段沿第一方向作为相邻曝光场的对准切割道，所述第二对准切割道用于晶圆测试阶段沿第一方向作为相邻曝光场的对准切割道，其中，所述第一方向与所述第一边界区域的延伸方向相互垂直，使得同一个掩模板可以同时应用于晶圆制备时的测试阶段和量产阶段，即掩模板可以在测试阶段和量产阶段共用，降低了晶圆的制造成本，还在量产阶段可以提高芯片的出产率。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语 “第一”、“第二”等的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (20)
1.一种掩模板，其特征在于，包括主体区域、第一边界区域和第二边界区域，所述第一边界区域和所述第二边界区域平行且正对设置在所述主体区域的两侧，所述第一边界区域包括平行设置的第一对准切割道和第二对准切割道，且所述第一对准切割道靠近所述主体区域设置，所述第一对准切割道用于晶圆量产阶段沿第一方向作为相邻曝光场的对准切割道，所述第二对准切割道用于晶圆测试阶段沿第一方向作为相邻曝光场的对准切割道，其中，所述第一方向与所述第一边界区域的延伸方向相互垂直。
2.如权利要求1所述的掩模板，其特征在于，所述第一对准切割道和所述第二对准切割道均设置有第一图形，所述第一对准切割道的第一图形和所述第二对准切割道的第一图形中均包括第一套刻标记单元，且所述第一对准切割道的第一套刻标记单元和所述第二对准切割道的第一套刻标记单元正对设置。
3.如权利要求2所述的掩模板，其特征在于，所述第一对准切割道的第一图形和/或所述第二对准切割道的第一图形还包括测试结构图形、临界尺寸监控标记图形或光刻对位图形。
4.如权利要求2或3所述的掩模板，其特征在于，所述第一对准切割道和第二对准切割道是两条相同的切割道。
5.如权利要求2或3所述的掩模板，其特征在于，所述第二边界区域形成有单切割道，所述单切割道设置有第二图形，所述第二边界区域的所有所述第二图形与所述第一对准切割道上的所有所述第一图形均错开设置；所述第二边界区域的所有所述第二图形与所述第二对准切割道上的所有所述第一图形均错开设置。
6.如权利要求1所述的掩模板，其特征在于，所述第一边界区域还包括至少一个第一中间切割道，所述第一对准切割道、所有所述第一中间切割道和所述第二对准切割道均平行设置，且所有所述第一中间切割道位于所述第一对准切割道和第二对准切割道之间，其中，所有所述第一中间切割道设置有第三图形，所述第三图形包括测试结构图形、临界尺寸监控标记图形和光刻对位图形。
7.如权利要求1所述的掩模板，其特征在于，还包括第三边界区域和第四边界区域，所述第三边界区域和第四边界区域平行且正对设置在所述主体区域的两侧，且所述第一边界区域、第二边界区域、第三边界区域和第四边界区域围设在所述主体区域的外侧。
8.如权利要求7所述的掩模板，其特征在于，所述第三边界区域和第四边界区域均形成有单切割道，所述单切割道设置有第四图形，所述第四图形包括测试结构图形、临界尺寸监控标记图形和光刻对位图形。
9.如权利要求7所述的掩模板，其特征在于，
所述第三边界区域包括平行设置的第三对准切割道和第四对准切割道，所述第三对准切割道靠近所述主体区域设置，所述第三对准切割道用于晶圆量产阶段沿第二方向作为相邻曝光场的对准切割道，所述第四对准切割道用于晶圆测试阶段沿第二方向作为相邻曝光场的对准切割道，其中，所述第一方向和第二方向相互垂直；以及
所述第四边界区域形成有单切割道，所述单切割道设置有第四图形。
10.如权利要求9所述的掩模板，其特征在于，所述第三对准切割道和第四对准切割道均设置有第五图形，所述第三对准切割道的第五图形和所述第四对准切割道的第五图形中均包括第二套刻标记单元，且所述第三对准切割道的第二套刻标记单元和所述第四对准切割道的第二套刻标记单元正对设置。
11.如权利要求10所述的掩模板，其特征在于，所述第三对准切割道的第五图形和/或所述第四对准切割道的第五图形还包括测试结构图形、临界尺寸监控标记图形或光刻对位图形。
12.如权利要求10或11所述的掩模板，其特征在于，所述第三对准切割道和第四对准切割道是两条相同的切割道。
13.如权利要求10或11所述的掩模板，其特征在于，所述第四边界区域的所有所述第四图形与所述第三对准切割道上的所有所述第五图形均错开设置；所述第四边界区域的所有所述第四图形与所述第四对准切割道上的所有所述第五图形均错开设置。
14.如权利要求9所述的掩模板，其特征在于，所述第三边界区域还包括至少一个第二中间切割道，所述第三对准切割道、所有所述第二中间切割道和第四对准切割道均平行设置，且所有所述第二中间切割道位于所述第三对准切割道和第四对准切割道之间，其中，所述第二中间切割道设置有第六图形，所述第六图形包括测试结构图形、临界尺寸监控标记图形和光刻对位图形。
15.如权利要求1所述的掩模板，其特征在于，所述主体区域包括芯片图形区以及设置相邻所述芯片图形区之间的内切割道区域，所述芯片图形区用于形成芯片，所述内切割道区域用于形成内切割道。
16.一种晶圆的制备方法，采用如权利要求1所述的掩模板，其特征在于，包括以下步骤：
提供一掩模板，用于在测试阶段和量产阶段分别执行沿第一方向的至少两次曝光工艺；
在测试阶段沿第一方向执行后道曝光工艺时，整个所述掩模板均在曝光范围内，使所述掩模板的第二对准切割道重叠于前道曝光工艺在晶圆上形成的第二边界区域上，并通过所述后道曝光工艺时的所述掩模板的第二对准切割道与所述前道曝光工艺在所述晶圆上形成的第二对准切割道之间进行对准检查；以及
在量产阶段沿第一方向执行后道曝光工艺时，调整所述掩模板的曝光范围，使得所述第一边界区域的第二对准切割道不在曝光范围内，同时使得所述掩模板的第一对准切割道与所述前道曝光工艺在所述晶圆上形成的第一对准切割道之间进行对准检查；以及
其中，所述第一方向与所述第二边界区域的延伸方向相互垂直。
17.如权利要求16所述晶圆的制备方法，其特征在于，在量产阶段沿第一方向执行后道曝光工艺时，所述第一边界区域的所有第一中间切割道也不在曝光范围内。
18.如权利要求16所述晶圆的制备方法，其特征在于，
所述掩模板还用于在测试阶段和量产阶段分别执行沿第二方向的至少两次曝光工艺，其中，所述第一方向和第二方向相互垂直。
19.如权利要求18所述晶圆的制备方法，其特征在于，在测试阶段执行后道曝光工艺时，整个所述掩模板均在曝光范围内，使所述掩模板的第二对准切割道重叠于沿第一方向的前道曝光工艺在所述晶圆上形成的第二边界区域上，使得所述掩模板的第四对准切割道重叠于沿第二方向的前道曝光工艺在所述晶圆上形成的第四边界区域上，并通过所述后道曝光工艺时所述掩模板的第二对准切割道与沿第一方向的前道曝光工艺在所述晶圆上形成的第二对准切割道之间进行对准检查，以及通过所述后道曝光工艺时所述掩模板的第四对准切割道与沿第二方向的前道曝光工艺在所述晶圆上形成的第四对准切割道之间进行对准检查。
20.如权利要求18所述晶圆的制备方法，其特征在于，在量产阶段执行后道曝光工艺时，调整所述掩模板的曝光范围，使得所述第一边界区域的第二对准切割道和所述第一边界区域的所有第一中间切割道，以及第三边界区域的第四对准切割道和所述第三边界区域的所有第二中间切割道均不在曝光范围内，同时使得所述掩模板的第一对准切割道与沿第一方向的前道曝光工艺在所述晶圆上形成的第一对准切割道之间进行对准检查，以及通过所述后道曝光工艺时所述掩模板的第三对准切割道与沿第二方向的前道曝光工艺在所述晶圆上形成的第三对准切割道之间进行对准检查。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310224234.3A CN116068844B (zh) | 2023-03-10 | 2023-03-10 | 一种掩模板及晶圆的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310224234.3A CN116068844B (zh) | 2023-03-10 | 2023-03-10 | 一种掩模板及晶圆的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116068844A CN116068844A (zh) | 2023-05-05 |
| CN116068844B true CN116068844B (zh) | 2023-07-07 |
Family
ID=86171626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310224234.3A Active CN116068844B (zh) | 2023-03-10 | 2023-03-10 | 一种掩模板及晶圆的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116068844B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117406545B (zh) * | 2023-12-14 | 2024-03-01 | 合肥晶合集成电路股份有限公司 | 一种半导体掩膜版及其制作方法 |
| CN117631437B (zh) * | 2024-01-25 | 2024-05-07 | 合肥晶合集成电路股份有限公司 | 一种半导体晶圆的对位标记的摆放方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158159A (ja) * | 2000-11-20 | 2002-05-31 | Seiko Epson Corp | 半導体装置の製造方法及びレチクル及び半導体ウェハ |
| CN112652521A (zh) * | 2019-10-10 | 2021-04-13 | 无锡华润上华科技有限公司 | 一种对半导体制造中的晶圆进行监控的方法和掩膜版 |
| CN113296351A (zh) * | 2021-05-13 | 2021-08-24 | 长鑫存储技术有限公司 | 掩模板、半导体装置及半导体装置的制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10014914C2 (de) * | 2000-03-17 | 2003-07-24 | Infineon Technologies Ag | Verfahren zur Herstellung und Überprüfung von Strukturen elektronischer Schaltungen in einem Halbleitersubstrat |
| JP4390355B2 (ja) * | 2000-04-19 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路用レチクル |
| CN103176350A (zh) * | 2011-12-26 | 2013-06-26 | 和舰科技(苏州)有限公司 | 一种使晶圆上芯片数量最大化的光罩制作方法 |
| DE102017126395B4 (de) * | 2017-07-31 | 2022-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Masken für Mehrmasken-Mehrfachbelichtungs-Lithografie |
| CN113515007B (zh) * | 2020-04-10 | 2023-09-01 | 长鑫存储技术有限公司 | 掩膜版及掩膜版质量测试方法 |
| CN115097691B (zh) * | 2022-08-29 | 2022-12-02 | 合肥晶合集成电路股份有限公司 | 一种掩模板及形成方法 |
-
2023
- 2023-03-10 CN CN202310224234.3A patent/CN116068844B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158159A (ja) * | 2000-11-20 | 2002-05-31 | Seiko Epson Corp | 半導体装置の製造方法及びレチクル及び半導体ウェハ |
| CN112652521A (zh) * | 2019-10-10 | 2021-04-13 | 无锡华润上华科技有限公司 | 一种对半导体制造中的晶圆进行监控的方法和掩膜版 |
| CN113296351A (zh) * | 2021-05-13 | 2021-08-24 | 长鑫存储技术有限公司 | 掩模板、半导体装置及半导体装置的制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 光刻机精细对准方法研究;梁友生;光刻机精细对准方法研究;17-19 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116068844A (zh) | 2023-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116068844B (zh) | 一种掩模板及晶圆的制备方法 | |
| US7200831B2 (en) | Semiconductor integrated circuit wiring design method and semiconductor integrated circuit | |
| CN113433791B (zh) | 一种掩膜版 | |
| CN113296351B (zh) | 掩模板、半导体装置及半导体装置的制作方法 | |
| KR100502797B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| CN106338883A (zh) | 光学邻近修正方法 | |
| CN115097691B (zh) | 一种掩模板及形成方法 | |
| JP2002313864A (ja) | 半導体装置 | |
| WO2010110233A1 (ja) | 半導体ウェハ及び半導体装置の製造方法 | |
| EP1128215A2 (en) | Alignment mark set and method of measuring alignment accuracy | |
| KR20070118030A (ko) | 레티클, 반도체 칩, 및 반도체 장치의 제조 방법 | |
| KR100393716B1 (ko) | 포토마스크 위에 형성된 노광패턴들의 점검방법 | |
| KR100225761B1 (ko) | 레티클 마스크 설계 방법 | |
| JP3732100B2 (ja) | 半導体基板における電子回路の構造部の製造と検査のための方法 | |
| WO2021164608A1 (zh) | 应用于半导体光刻工艺中的掩膜版及光刻工艺方法 | |
| CN111045290B (zh) | 共享对准层光罩的方法 | |
| KR20080049372A (ko) | 테그 영역과 포토리소그래피용 패턴 영역이 중첩되는스크라이브 레인을 포함하는 반도체 소자용 웨이퍼,포토마스크 및 레이 아웃 | |
| KR20010057335A (ko) | 테스트 패턴 | |
| KR20090122654A (ko) | 스크라이브 레인 형성방법 | |
| JPS63187648A (ja) | ゲ−トアレイ | |
| US6762432B2 (en) | Electrical field alignment vernier | |
| JP2002280293A (ja) | 露光方法、露光用原板、及び基板 | |
| KR100591132B1 (ko) | 반도체 공정 마진 확인용 패턴 | |
| JP2792447B2 (ja) | 半導体装置の製造方法およびフォトマスク | |
| CN118672049A (zh) | 第零层掩模版及其光刻对准方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |