KR20080049372A - 테그 영역과 포토리소그래피용 패턴 영역이 중첩되는스크라이브 레인을 포함하는 반도체 소자용 웨이퍼,포토마스크 및 레이 아웃 - Google Patents

테그 영역과 포토리소그래피용 패턴 영역이 중첩되는스크라이브 레인을 포함하는 반도체 소자용 웨이퍼,포토마스크 및 레이 아웃 Download PDF

Info

Publication number
KR20080049372A
KR20080049372A KR1020060119845A KR20060119845A KR20080049372A KR 20080049372 A KR20080049372 A KR 20080049372A KR 1020060119845 A KR1020060119845 A KR 1020060119845A KR 20060119845 A KR20060119845 A KR 20060119845A KR 20080049372 A KR20080049372 A KR 20080049372A
Authority
KR
South Korea
Prior art keywords
photolithography
region
patterns
wafer
photomask
Prior art date
Application number
KR1020060119845A
Other languages
English (en)
Inventor
이재필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060119845A priority Critical patent/KR20080049372A/ko
Publication of KR20080049372A publication Critical patent/KR20080049372A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

테그 영역과 포토리소그래피용 패턴 영역이 중첩되는 스크라이브 레인을 포함하는 반도체 소자용 웨이퍼, 포토마스크 및 레이 아웃이 설명된다. 본 발명의 일 실시예에 의한 반도체 소자 제조용 웨이퍼는 테그가 형성되는 영역과 포토리소그래피용 패턴들이 형성되는 영역이 중첩되는 스크라이브 레인 영역을 포함한다.
스크라이브 레인, 프로빙 패드, 포토리소그래피용 패턴

Description

테그 영역과 포토리소그래피용 패턴 영역이 중첩되는 스크라이브 레인을 포함하는 반도체 소자용 웨이퍼, 포토마스크 및 레이 아웃{A wafer for manufacturing semiconductor devices having a scribe lane including overlapped region both TEG and photolithography patterns, a photomask including the same and a layout including the same}
도 1a는 통상적인 반도체 소자 제조용 웨이퍼를 개략적으로 도시한 평면도이다.
도 1b는 도 1a에 도시된 반도체 소자 제조용 웨이퍼의 메인 칩과 스크라이브 레인 영역을 확대 도시한 도면이다.
도 1c는 스크라이브 레인 내의 프로빙 패드를 예시한 도면이다.
도 1d는 스크라이브 레인 내에 다양한 포토리소그래피용 패턴들이 형성된 것을 예시한 도면이다.
도 2a는 본 발명의 일 실시예에 의한 반도체 소자 제조용 웨이퍼에서, 테그가 형성되는 영역과 포토리소그래피용 패턴들이 형성되는 영역이 스크라이브 레인 내에서 중첩되는 것을 설명하기 위한 도면이다.
도 2b는 본 발명의 일 실시예에 의한 반도체 소자 제조용 웨이퍼가 테그가 형성되는 영역과 포토리소그래피용 패턴들이 형성되는 영역들이 중첩된 것을 개략 적으로 도시한 도면이다.
도 3은 본 발명의 일 실시예에 의한 포토마스크의 개략적 평면도를 도시한 것이다.
(도면의 주요부분에 대한 부호의 설명)
TEG: 테스트 요소 그룹(Test Elements Group)
SL: 스크라이브 레인
PA: 프로빙 패드 영역
P: 프로빙 패드
K: 포토리소그래피용 패턴
PM: 포토마스크
MC: 메인 칩
본 발명은 반도체 소자 제조용 웨이퍼, 포토마스크 및 반도체 소자의 레이 아웃에 관한 것으로서 특히 스크라이브 레인 내에 형성되는 프로빙 패드와 중첩되도록 형성된 포토리소그래피용 패턴에 관한 것이다.
반도체 소자의 생산성을 높이고 원가를 낮추기 위하여, 반도체 소자가 제조되는 웨이퍼가 점차 커지고 있다. 이것은 1회의 공정이 동시에 진행되는 1매의 웨이퍼 상에 단위 반도체 칩을 최대한 많이 형성하기 위해서이다. 부가하여, 웨이퍼 상에 형성되는 단위 반도체 칩들의 사이, 전문적인 용어로 스크라이브 레인(scribe lane)의 폭이 점차 줄어들고 있다. 이것은 스크라이브 레인의 폭을 줄여 실제적으로 반도체 칩이 형성될 수 있는 면적을 더 많이 확보하고자 함인 것이다.
스크라이브 레인 내에는 다양한 테스트 패턴들과 포토리소그래피 공정에서 사용하는 포토리소그래피용 키(key)들이(이하, 포토리소그래피용 패턴이라 한다) 형성되는데, 스크라이브 레인의 폭이 줄면서 이러한 포토리소그래피용 패턴들을 형성할 수 있는 영역이 점차 줄고 있다. 따라서, 줄어드는 스크라이브 레인의 폭 때문에 양과 질적인 면으로 충분한 포토리소그래피용 패턴들을 형성할 수 없다는 문제가 발생한다.
또한, 역으로 반도체 소자가 고집적화되면서 포토리소그래피용 패턴들의 종류가 점차 다양해지고 양적으로도 많아지고 있다. 그러므로 이 경우에는 오히려 더 넓은 면적을 요구하게 된다. 즉, 반도체 소자의 고집적화에 따라 더 넓은 스크라이브 레인을 필요로 하게 되지만, 생산성 측면에서는 오히려 스크라이브 레인의 폭 및 웨이퍼 상에서의 점유 면적을 줄여야 하는 역상성(trade-off) 관계에 있는 것이다. 앞으로도 이러한 현상은 점차 심화될 것이며, 풀어야 할 과제이기도 하다.
도면을 참조하여 일반적인 기술을 상세히 설명한다.
도 1a는 통상적인 반도체 소자 제조용 웨이퍼를 개략적으로 도시한 평면도이다. 구체적으로, 복잡한 반도체 소자 제조 단계들 중 어느 한 단계일 수 있다.
도 1a를 참조하면, 통상적인 반도체 소자 제조용 웨이퍼(W)는 다수개의 메인 칩(MC)들과 메인 칩들 사이에 형성된 스크라이브 레인(SL)들을 포함한다.
웨이퍼(W)는 통상적으로 사용되는 플랫존(FZ) 타입의 웨이퍼(W)를 도시하였으며, 웨이퍼 ID인 바코드(BC)가 형성되어 있다. 노치(notch) 타입의 웨이퍼도 웨이퍼(W) 내부에 형성되는 메인 칩(MC)들과 바코드(BC)의 모양은 플랫존(FZ) 타입의 웨이퍼와 차이가 없다.
메인 칩(MC)들은 웨이퍼 공정이 완료된 후, 쏘잉(sawing)되어 단위 반도체 칩으로 분리된다.
스크라이브 레인(SL)은 쏘잉되는 선형 영역이며, 내부에 반도체 소자 제조 공정 및 기타 여러 소자적인 특성을 테스트 하기 위한 다양한 패턴들과 웨이퍼를 정렬하기 위한 포토리소그래피용 패턴들이 형성된다.
도 1b는 도 1a에 도시된 반도체 소자 제조용 웨이퍼의 어느 한 부분을 상세하게 도시한 확대도이다. 특히 메인 칩(MC)과 스크라이브 레인(SL)을 더욱 상세하게 설명하기 위한 도면이다.
도 1b를 참조하면, 메인 칩(MC)들의 사이에 형성되는 스크라이브 레인(SL) 영역에는 다양한 다수개의 테그(TEG: Test Element Group)가 형성되는 영역들과 포토리소그래피용 키들이 형성되는 영역들(WA-X, WA-Y: Wafer Align - X, Y directional region) 및 다양한 측정 패턴들이 형성되는 영역들(CD) 등이 형성된다.
테그는 반도체 소자의 제조 공정 및 완성된 반도체 소자의 특성을 테스트하기 위한 패턴들이 형성된다. 예를 들어, 형성하고자 하는 패턴들의 크기, 두께 및 깊이 등을 비롯한 다양한 공정 요소들은 공정을 진행하는 동안 또는 공정을 진행한 후에 공정이 잘 진행되고 있는지, 또는 잘 진행 되었는지를 평가하기 위하여 사용될 수 있다. 또 다양한 크기 또는 모양으로 스플릿되어 보다 최적을 공정을 찾기 위하여 사용될 수도 있고, 다양한 공정적 변수들을 추출하기 위하여 사용될 수 있다. 테그 패턴의 형성 목적, 모양 등은 너무나 다양하여 일일이 설명할 수 없다. 예를 들어, 다양한 크기의 트랜지스터가 형성될 수 있고, 논리 회로가 형성될 수도 있으며, 특정 단계의 공정만을 테스트 하기 위한 패턴이 형성될 수도 있다.
이러한 테그 패턴은 엔지니어의 필요에 따라 수시로 모양, 개수, 위치 및 크기 등이 변할 수 있으므로 구체적인 설명을 하는 것은 아무 의미가 없다. 또한 잘 알려져 있는 기술 분야이기도 하고, 각 반도체 제조 회사나 엔지니어마다 특이한 모양의 테그를 저마다 형성하여 사용하므로 상세한 설명을 생략한다.
부가하여, 도 1b는 예시적인 도면이다. 실제로 메인 칩(MC)들과 스크라이브 레인(SL)의 구성, 모양 및 배치 등은 각 반도체 소자 별로 다를 것이고, 같은 소자라고 할지라도 단계 별로 다르게 형성될 수 있다.
도 1c는 스크라이브 레인 내의 프로빙 패드를 예시한 도면이다.
도 1c를 참조하면, 스크라이브 레인(SL) 내에 한 방향으로 정방형의 프로빙 패드들(P1-P8)이 형성되어 있다. 프로빙 패드(P)들은 엔지니어가 반도체 소자의 다양한 특성을 수시로 테스트하기 위하여 디자인하는 것이므로 개수의 제한이 없다. 이러한 프로빙 패드(P)들은 웨이퍼 상에 반도체 소자가 형성된 다음, 최종적으로 프로빙카드의 탐침이 물리적으로 접촉할 수 있도록 형성된다. 이때, 프로빙 패드는 통상적으로 사각의 정방형 패턴으로 형성되고, 각 변의 길이가 수십㎛에 이른다.
도 1d는 스크라이브 레인 내에 다양한 포토리소그래피용 패턴들이 형성된 것을 예시한 도면이다.
도 1d를 참조하면, 스트라이브 레인(SL) 내에 다양한 모양의 포토리소그래피용 패턴들(K1-K4)이 형성되어 있다.
이 포토리소그래피용 패턴들(K1-K4)은 각각 저마다의 목적에 따라 다른 모양으로 형성되며, 포토리소그래피 장비의 제조사마다 다르게 형성된다. 즉, 본 도면에는 예시적으로 4개의 포토리소그래피용 패턴들(K1-K4)을 도시하였으나, 실제적으로는 다양한 모양의 더 많은 패턴들이 형성된다. 또한, 도면에 도시된 모습은 예시적인 것이다.
포토리소그래피용 패턴들이 형성되는 영역들은 메인 칩의 상하 및 좌우에 X 방향 또는 Y 방향으로 형성된다. 포토리소그래피용 패턴들은 그 사용 목적에 따라 글로벌 정렬키, 로컬 정렬키, 레지스트레이션 정렬키, 오소고날리티 정렬키 및 오버레이 정렬 및 측정키 등의 정렬 키들과 공정을 모니터링하기 위한 모니터링 패턴들이 일반적으로 형성되며, 필요에 따라 더욱 다양한 목적과 모양의 포토리소그래피용 패턴들이 형성될 수 있다.
이러한 패턴 영역들은, 언급하였듯이 각자의 목적에 맞게 분리된 영역에 형성된다. 따라서, 점점 작아져야만 하는 스크라이브 레인의 폭과 면적에도 불구하고, 복잡하고 미세해지는 공정에 부합하도록 더욱 다양하고 많은 테스트, 모니터링 및 포토리소그래피용 패턴들이 형성되어야 한다는 문제점이 발생하는 것이다.
본 발명이 이루고자 하는 기술적 과제는, 점차 좁아지는 스크라이브 레인 내에 테그 영역과 포토리소그래피용 패턴 영역을 중첩하여 형성한 반도체 제조용 웨이퍼를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 점차 좁아지는 스크라이브 레인 내에 테그 영역과 포토리소그래피용 패턴 영역을 중첩하여 형성한 포토마스크를 제공함에 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는, 점차 좁아지는 스크라이브 레인 내에 테그 영역과 포토리소그래피용 패턴 영역을 중첩하여 형성한 반도체 소자의 레이 아웃을 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 소자 제조용 웨이퍼는, 테그가 형성되는 영역과 포토리소그래피용 패턴들이 형성되는 영역이 중첩되는 스크라이브 레인 영역을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 의한 반도체 소자 제조용 포토마스크는, 테그가 형성되는 영역과 포토리소그래피용 패턴들이 형성되는 영역이 중첩되는 스크라이브 레인 영역을 포함한다.
또한 상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예 에 의한 반도체 소자의 레이 아웃은, 테그가 형성되는 영역과 포토리소그래피용 패턴들이 형성되는 영역이 중첩되는 스크라이브 레인 영역을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 본 발명의 다양한 실시예들을 첨부한 도면을 참조하여 설명한다.
도 2a는 본 발명의 일 실시예에 의한 반도체 소자 제조용 웨이퍼에서, 테그가 형성되는 영역과 포토리소그래피용 패턴들이 형성되는 영역이 스크라이브 레인 내에서 중첩되는 것을 설명하기 위한 도면이다.
도 2a를 참조하면, 본 발명의 일 실시예에 의한 반도체 소자 제조용 웨이퍼는, 테그가 형성되는 영역과 포토리소그래피용 패턴들이 형성되는 영역이 중첩되는 스크라이브 레인(SL)을 포함한다.
도면에는 구체적으로 테그의 프로빙 패드(PA1-PA4)가 형성될 영역에 포토리소그래피용 패턴들(K1-K4)이 형성된다.
각 포토리소그래피용 패턴들(K1-K4)은 본 실시예에서 포토리소그래피 장비 별로 독특한 모양 중 하나를 대표적으로 선정하여 개략적 예시하였고, 그 외 오버레이 측정용 키 및 CD 측정용 키를 예시하였다. 이외에도 다양한 포토리소그래피용 키, 오버레이 정렬용 키 또는 측정용 키, CD 측정용 패턴 및 기타 다양한 키와 패턴들이 형성될 수 있다. 각 키들 또는 패턴들의 모양에 따라 사용되는 목적과 방법은 동일하기도 하고 다양하기도 하지만, 이 분야에는 잘 알려진 기술이므로 상세한 설명을 생략한다.
즉, 본 실시예는 예시적인 것이다. 따라서 실제적으로 형성되는 모양들은 더욱 다양한 모습으로 형성될 수 있다. 예를 들어, 본 도면에는 하나의 프로빙 패드(PA1-PA5)가 형성될 영역마다 각기 독특한 하나씩의 포토리소그래피용 패턴들(K1-K5)이 형성되어 있지만, 특정한 프로빙 패드가 형성될 영역에만 포토리소그래피용 패턴이 형성될 수 있고, 동일한 모양의 포토리소그래피용 패턴이 형성될 수 도 있다.
본 실시예는 단지 프로빙 패드가 형성될 영역에 포토리소그래피용 패턴 또는 측정용 패턴이 형성될 수 있다는 것을 전달하고자 함이다. 따라서, 본 발명의 기술적 사상이 단지 본 도면에 의하여 제한되는 것으로 이해해서는 안된다.
통상적으로 포토리소그래피용 패턴들은 1회의 포토마스크를 이용한 공정 단계 또는 2회의 포토마스크를 이용한 공정 단계에서 사용된다. 드물게 여러 단계에서 사용될 수도 있으나, 대개의 경우 1회 사용한 포토리소그래피용 패턴들은 다시 사용되지 않고 다시 그 위에 새로운 포토리소그래피용 패턴들이 형성된다. 이때, 같은 위치에 같은 모양의 포토리소그래피용 패턴이 형성될 수도 있지만, 다른 위치 및 다른 모양의 포토리소그래피용 패턴이 형성될 수도 있다. 이 모든 예들은 본 발명의 기술적 사상의 범주에 포함되는 것으로 해석되어야 한다.
또, 도면이 반도체 소자 제조용 웨이퍼의 평면도인 것으로 이해할 수도 있으나, 2매 이상의 포토마스크가 가상적으로 중첩된 모양인 것으로 이해할 수도 있다.
상세하게, 첫 번째 포토마스크는 단지 스크라이브 레인(SL) 영역만을 정의하고, 두 번째 이후의 포토마스크 상에 각종 포토리소그래피용 패턴들이 하나 이상 형성된 것으로 이해할 수 있다. 즉, 도면에는 여러 매의 포토마스크들의 패턴 영상이 중첩되어 도시된 것으로 이해할 수 있다.
또한, 포토마스크 패턴 뿐만 아니라 반도체 소자의 레이 아웃이 중첩되어 도시된 것으로 이해할 수도 있다. 레이 아웃이란, 실제로 형성될 패턴의 평면도를 컴퓨터 모니터 상에서 육안으로 확인할 수 있도록 구현된 모양을 의미한다. 즉, 패턴 설계 단계의 레이 아웃일 수도 있고, 포토마스크 패턴 레이 아웃일 수도 있다. 해당 분야의 통상적인 지식을 가진 자는 본 명세서의 설명에 의하여 본 발명의 기술적 사상을 충분히 이해할 수 있을 것이다.
도 2b는 본 발명의 일 실시예에 의한 반도체 소자 제조용 웨이퍼가 테그가 형성되는 영역과 포토리소그래피용 패턴들이 형성되는 영역들이 중첩된 것을 개략적으로 도시한 도면이다.
도 2b을 참조하면, 본 발명의 일 실시예에 의한 반도체 소자 제조용 웨이퍼(W)는 테그와 포토리소그래피용 패턴들이 형성되는 영역이 중첩된 스크라이브 레인(SL)을 포함한다.
구체적으로, 스크라이브 레인(SL) 내에 형성된 테그는 프로빙 패드(P1-P5)를 포함하고, 프로빙 패드(P1-P5) 내 또는 상에 형성된 다양한 모양의 포토리소그래피용 패턴들(K1-K5)을 포함한다.
도 2a와 비교하여, 도 2b는 프로빙 패드(P1-P5)가 형성된 모습이다. 도 2a는 프로빙 패드(Pa1-Pa5)가 형성될 영역을 나타낸다.
구체적으로, 스크라이브 레인(SL) 내에 형성된 테그의 프로빙 패드들(P1-P5)의 내부 또는 상부에 다양한 모양의 포토리소그래피용 패턴들(K1-K5)이 형성된다. 프로빙 패드들(P1-P5)은 테스트 단계에서 프로빙 카드의 탐침이 물리적으로 접촉되는 영역이므로 한 방향의 길이가 수십㎛에 이르도록 형성된다. 포토리소그래피용 패턴들(K1-K5)이 점유하는 영역의 크기와 프로빙 패드들(P1-P5)의 크기는 서로 비슷하다. 그런데, 포토리소그래피용 패턴들(K1-K5)의 모양은 임의대로 조절할 수가 없다. 그러나 프로빙 패드들(P1-P5)의 크기나 점유 면적 등은 얼마든지 조절가능하다. 따라서, 프로빙 패드들(P1-P5)의 크기를 포토리소그래피용 패턴들(K1-K5)의 크기보다 크게 디자인하여 본 발명의 기술적 사상을 구현할 수 있다.
그외 설명은 도 2a 및 그 설명을 참조할 수 있다. 즉, 도 2b는 반도체 소자용 웨이퍼일 수 있고, 포토마스크상에 구현된 패턴 모양이 중첩된 것으로 이해할 수 있으며, 또한 패턴 레이 아웃이 중첩된 모양인 것으로 이해할 수 있다.
도 3은 본 발명의 일 실시예에 의한 포토마스크의 개략적 평면도를 도시한 것이다.
도 3을 참조하면, 본 발명의 일 실시예에 의한 포토마스크(PM)는, 기판 상에 메인 칩들(MC1-MC8)의 패턴이 형성된 패턴 영역(A)과, 상기 패턴 영역의 레지스트레이션을 측정하기 위한 레지스트레이션 측정 패턴들(RK)과, 포토마스크 정렬용 키들(Aka, AKb), 포토마스크 ID(ID) 및 바코드(BC)를 포함한다.
본 도면에는 예시적으로 1매의 포토마스크(PM)가 8개의 메인 칩(MC1-MC8)을 한 번에 노광할 수 있는 것을 도시하였다. 그러나 이는 예시적인 것이다. 1매의 포토마스크(PM)는 최소한 1개의 메인 칩을 노광할 수 있고 최대로는 1매의 웨이퍼를 노광할 수 있다. 도면에서, 메인 칩들(MC1-MC8)의 사이에 형성된 간격이 스크라이브 레인(SL)에 해당한다. 도면을 간단 명료하게 도시하기 위하여 메인 칩들(MC1-MC8)과 스크라이브 레인(SL)의 상세한 모습을 도시하지 않는다.
레지스트레이션 측정 패턴들(RK)은 포토마스크(PM) 상에 형성된 반도체 패턴들의 정확성을 측정하기 위하여 형성되는 패턴들이다. 레지스트레이션 측정 패턴 들(RK)의 모양 및 구성은 잘 알려져 있으므로 상세한 설명을 생략한다.
포토마스크 정렬용 키들(AKa, AKb)은 포토마스크 리소그래피 장치 또는 웨이퍼 리소그래피 장치와 포토마스크(PM)를 정렬하기 위한 요소들이다. 포토마스크 정렬용 키들(Aka, AKb)은 리소그래피 장치에 따라 다양한 포토마스크 정렬용 키들(AKa, AKb)에 대한 상세한 설명은 잘 알려져 있으므로 상세한 설명을 생략한다.
포토마스크 ID(ID)와 바코드(BC)는 정방형 포토마스크의 어느 한 구석에 형성되는 것이 통상적이다. 포토마스크 ID(ID)와 바코드(BC)에 대한 설명도 잘 알려져 있으므로 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명의 실시예들에 의한 반도체 소자 제조용 웨이퍼, 포토마스크 및 레이 아웃에 의하면, 스크라이브 레인을 효율적으로 사용할 수 있으므로 동일 웨이퍼 평면에 더 많은 반도체 칩을 집적할 수 있으면서도 다양한 포토리소그래피용 패턴들을 더 많이 형성할 수 있다.

Claims (7)

  1. 테그가 형성되는 영역과 포토리소그래피용 패턴들이 형성되는 영역이 중첩되는 스크라이브 레인 영역을 포함하는 반도체 소자 제조용 웨이퍼.
  2. 제1항에 있어서,
    상기 테그는 프로빙 패드가 형성되는 영역을 포함하는 반도체 소자 제조용 웨이퍼.
  3. 제1항에 있어서,
    상기 포토리소그래피용 패턴은 상기 웨이퍼와 포토마스크를 정렬하기 위한 정렬키 또는 패턴들의 중첩성을 측정하기 위한 오버레이 측정키를 포함하는 반도체 소자 제조용 웨이퍼.
  4. 제1항에 있어서,
    상기 포토리소그래피용 패턴들은 반도체 소자의 다양한 특성들을 공정적, 전기적으로 테스트하기 위한 테스트 패턴들을 포함하는 반도체 소자 제조용 웨이퍼.
  5. 제1항에 있어서,
    상기 포토리소그래피용 패턴은 모니터링 패턴을 포함하는 반도체 소자 제조 용 웨이퍼.
  6. 테그가 형성되는 영역과 포토리소그래피용 패턴들이 형성되는 영역이 중첩되는 스크라이브 레인 영역을 포함하는 반도체 소자 제조용 포토마스크.
  7. 테그가 형성되는 영역과 포토리소그래피용 패턴들이 형성되는 영역이 중첩되는 스크라이브 레인 영역을 포함하는 반도체 소자의 레이 아웃.
KR1020060119845A 2006-11-30 2006-11-30 테그 영역과 포토리소그래피용 패턴 영역이 중첩되는스크라이브 레인을 포함하는 반도체 소자용 웨이퍼,포토마스크 및 레이 아웃 KR20080049372A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060119845A KR20080049372A (ko) 2006-11-30 2006-11-30 테그 영역과 포토리소그래피용 패턴 영역이 중첩되는스크라이브 레인을 포함하는 반도체 소자용 웨이퍼,포토마스크 및 레이 아웃

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119845A KR20080049372A (ko) 2006-11-30 2006-11-30 테그 영역과 포토리소그래피용 패턴 영역이 중첩되는스크라이브 레인을 포함하는 반도체 소자용 웨이퍼,포토마스크 및 레이 아웃

Publications (1)

Publication Number Publication Date
KR20080049372A true KR20080049372A (ko) 2008-06-04

Family

ID=39805163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119845A KR20080049372A (ko) 2006-11-30 2006-11-30 테그 영역과 포토리소그래피용 패턴 영역이 중첩되는스크라이브 레인을 포함하는 반도체 소자용 웨이퍼,포토마스크 및 레이 아웃

Country Status (1)

Country Link
KR (1) KR20080049372A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170008574A (ko) * 2015-07-14 2017-01-24 삼성전자주식회사 랜덤 함수를 이용한 테스트 패턴 생성 방법
US9935056B2 (en) 2015-11-24 2018-04-03 Samsung Electronics Co., Ltd. Semiconductor chip, method of manufacturing the semiconductor chip, and semiconductor package and display apparatus including the semiconductor chip
US11923317B2 (en) 2020-09-08 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170008574A (ko) * 2015-07-14 2017-01-24 삼성전자주식회사 랜덤 함수를 이용한 테스트 패턴 생성 방법
US9935056B2 (en) 2015-11-24 2018-04-03 Samsung Electronics Co., Ltd. Semiconductor chip, method of manufacturing the semiconductor chip, and semiconductor package and display apparatus including the semiconductor chip
US11923317B2 (en) 2020-09-08 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor devices

Similar Documents

Publication Publication Date Title
US7998826B2 (en) Method of forming mark in IC-fabricating process
US8298920B2 (en) Chip ID applying method suitable for use in semiconductor integrated circuit
KR20110016824A (ko) 얼라인먼트 실행 방법
JP5451747B2 (ja) 半導体ウェハ及び半導体装置の製造方法
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
US7939224B2 (en) Mask with registration marks and method of fabricating integrated circuits
JP2007328289A (ja) レチクル，半導体チップ，及び半導体装置の製造方法
KR20080049372A (ko) 테그 영역과 포토리소그래피용 패턴 영역이 중첩되는스크라이브 레인을 포함하는 반도체 소자용 웨이퍼,포토마스크 및 레이 아웃
CN104281010B (zh) 形成方法和基板
US9653404B1 (en) Overlay target for optically measuring overlay alignment of layers formed on semiconductor wafer
US8349708B2 (en) Integrated circuits on a wafer and methods for manufacturing integrated circuits
US9978687B1 (en) Semiconductor substrate
US6724096B2 (en) Die corner alignment structure
KR100390826B1 (ko) 반도체 소자의 성능 검증용 테스트 패턴
US11296036B2 (en) Mark pattern in semiconductor device
TWI715286B (zh) 微影製程的關鍵尺寸的監控結構
KR20080073577A (ko) 반도체 기판
JP2007335459A (ja) 半導体ウエハ、半導体装置、及び半導体装置の製造方法
JP2006303187A (ja) 半導体装置の製造方法および半導体ウェーハ
KR100591132B1 (ko) 반도체 공정 마진 확인용 패턴
JP4845005B2 (ja) 半導体装置及びその製造方法
JP2001085309A (ja) 半導体装置の製造方法
KR20080051347A (ko) 오버레이 버니어 및 이를 이용한 반도체 소자의 형성 방법
KR20010057335A (ko) 테스트 패턴
JP2007300046A (ja) 半導体評価装置及びそれを用いた評価方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination