CN100561339C - 光掩模及薄膜晶体管基板的制造方法 - Google Patents

Abstract

本发明公开了一种光掩模及薄膜晶体管基板的制造方法。光掩模用以制造一薄膜晶体管基板。光掩模具有一第一曝光区、一第二曝光区及一第三曝光区。第二曝光区位于第一曝光区及第三曝光区之间。光掩模包括一第一周边线路图案、一第一虚拟引线图案、一第一重合像素图案及一第二重合像素图案。第一周边线路图案位于第一曝光区。第一虚拟引线图案位于第一曝光区，并邻接于第一周边线路图案。第一重合像素图案位于第一曝光区，并邻接于第一虚拟引线图案。第二重合像素图案位于第二曝光区，第一重合像素图案与第二重合像素图案互补。其中第一重合像素图案与第二重合像素图案重迭曝光后，第一曝光区与第二曝光区所曝光的图案相互接合。

Description

光掩模及薄膜晶体管基板的制造方法

技术领域

本发明涉及一种光掩模及薄膜晶体管基板的制造方法，且特别涉及一种适用于大尺寸薄膜晶体管基板的光掩模及大尺寸薄膜晶体管基板的制造方法。

背景技术

随着液晶显示面板朝向大尺寸发展，薄膜晶体管基板的制造程序亦趋困难。一般而言，薄膜晶体管基板通常以多次微影及蚀刻工艺来完成。通过多道曝光的动作将光掩模上的图案移转至基板上的光刻胶层，以形成图案化光刻胶层。接着，再将图案化光刻胶层为屏蔽对基板上的薄膜进行蚀刻，以形成各种元件的图案。

然而，在薄膜晶体管基板的尺寸增大的趋势下，光掩模的尺寸也必须随之增大。大尺寸的光掩模不易制造且其制造成本随着尺寸成倍数成长，相当不符经济效率。因此，如何研发一种光掩模及薄膜晶体管基板的制造方法，以符合大尺寸薄膜晶体管基板的工艺需要，实为目前研发的一重要方向。

发明内容

本发明所要解决的技术问题在于提供一种光掩模及薄膜晶体管基板的制造方法，其利用虚拟引线图案及重合像素图案的设计，以符合大尺寸薄膜晶体管基板的工艺需要。

为实现上述目的，本发明提出一种光掩模。光掩模用以制造一薄膜晶体管基板。光掩模具有一第一曝光区、一第二曝光区及一第三曝光区。第二曝光区位于第一曝光区及第三曝光区的间。光掩模包括一第一周边线路图案、一第一虚拟引线图案、一第一重合像素图案及一第二重合像素图案。第一周边线路图案位于第一曝光区。第一虚拟引线图案位于第一曝光区，并邻接于第一周边线路图案。第一重合像素图案位于第一曝光区，并邻接于第一虚拟引线图案。第二重合像素图案位于第二曝光区，第一重合像素图案与第二重合像素图案互补。其中第一重合像素图案与第二重合像素图案重迭曝光后，第一曝光区与第二曝光区所曝光的图案相互接合。光掩膜具有一第三重合像素图案，位于该第二曝光区；一第二周边线路图案，位于该第三曝光区；一第二虚拟引线图案，位于该第三曝光区，并邻接于该第二周边线路图案；一第四重合像素图案，位于该第三曝光区，并邻接于该第二虚拟引线图案，该第四重合像素图案与该第三重合像素图案互补，其中该第四重合像素图案与该第三重合像素图案重迭曝光后，该第二曝光区与该第三曝光区所曝光的图案相互接合；一第五重合像素图案，位于该第二曝光区，并邻接于该第二重合像素图案的外侧，并与该第三重合像素图案互补；以及一第六重合像素图案，位于该第二曝光区，并邻接于该第三重合像素图案的外侧，并与该第二重合像素图案互补，其中该第五重合像素图案与该第三重合像素图案重迭曝光且该第六重合像素图案与该第二重合像素图案重迭曝光后，该第二曝光区所曝光的二次图案相互接合。

第一虚拟引线图案的宽度小于或等于第一重合像素图案或第二重台像素图案的宽度。

为实现上述目的，本发明提出一种薄膜晶体管基板的制造方法。薄膜晶体管基板的制造方法包括以下步骤：提供一基板。提供一光掩模，光掩模具有一第一曝光区、一第二曝光区及一第三曝光区。第二曝光区位于第一曝光区及第三曝光区之间。光掩模包括一第一周边线路图案、一第一虚拟引线图案、一第一重合像素图案及一第二重合像素图案。第一周边线路图案位于第一曝光区，第一虚拟引线图案位于第一曝光区，并邻接于第一周边线路图案。第一重合像素图案位于第一曝光区，并邻接于第一虚拟引线图案。第一重合像素图案与第二重合像素图案互补。该第二重合像素图案位于第二曝光区；该光掩模还包含一第三重合像素图案、一第二周边线路图案、一第二虚拟引线图案及一第四重合像素图案，该第三重合像素图案位于该第二曝光区，该第二周边线路图案位于该第三曝光区，该第二虚拟引线图案位于该第三曝光区，并邻接于该第二周边线路图案，该第四重合像素图案位于该第三曝光区，并邻接于该第二虚拟引线图案，该第四重合像素图案与该第三重合像素图案互补；该光掩模还包含一第五重合像素图案及一第六重合像素图案，该第五重合像素图案位于该第二曝光区，并邻接于该第二重合像素图案的外侧，并与该第三重合像素图案互补，该第六重合像素图案位于该第二曝光区，并邻接于该第三重合像素图案的外侧，并与该第二重合像素图案互补；形成一光刻胶层于基板上。以第一周边线路图案、第一虚拟引线图案及第一重合像素图案曝光光刻胶层。以第二重合像素图案曝光光刻胶层。其中第二重合像素图案重迭曝光于第一重合像素图案的位置。图案化光刻胶层。以光刻胶层为屏蔽蚀刻基板，以形成数个周边线路图案及数个像素图案。以该第三重合像素图案曝光该光刻胶层；以该第二周边线路图案、该第四重合像素图案及该第二虚拟引线图案曝光该光刻胶层，该第四重合像素图案重迭曝光于该第三重合像素图案的位置；以该第三重合像素图案及该第六重合像素图案曝光该光刻胶层；以该第五重合像素图案及该第二重合像素图案曝光该光刻胶层，该第五重合像素图案重迭曝光于该第三重合像素图案的位置，且该第二重合像素图案重迭曝光于该第六重合像素图案的位置。

采用本发明上述实施例所揭露的光掩模及薄膜晶体管基板的制造方法利用虚拟引线图案及重合像素图案的设计，使得光掩模在多次重复曝光后，所曝光的图案可接合成特定尺寸的薄膜晶体管基板。

附图说明

图1绘示本发明光掩模第一实施例的示意图；

图2绘示以图1的光掩模制作的薄膜晶体管基板的示意图；

图3A～图3B绘示本发明薄膜晶体管基板第一实施例的制造方法流程图；

图4A～图4H绘示图3的各步骤示意图；以及

图5绘示本发明光掩模第二实施例的示意图。

其中，附图标记：

110、210：光掩模            111：遮光板                 130、230：薄膜晶体管基板

131：基板                   132：光刻胶层               A11、A21：第一曝光区

A12、A22：第二曝光区        A13、A23：第三曝光区        CS：共同电极线路

D11、D21：第一虚拟引线图案  D12、D22：第二虚拟引线图案  L：交界线

G：栅极线路                 L11、L21：第一周边线路图案  S：源极线路

L12、L22：第二周边线路图案               P10、P20：中央像素线路图案

P11、P21：第一像素线路图案               P12、P22：第二像素线路图案

P13、P23：第三像素线路图案               P14、P24：第四像素线路图案

P15、P25：第五像素线路图案               P16、P26：第六像素线路图案

WD11：第一虚拟引线图案的宽度             WD12：第二虚拟引线图案的宽度

具体实施方式

第一实施例

请参照图1及图2，图1绘示本发明光掩模第一实施例的示意图，图2绘示以图1的光掩模制作的薄膜晶体管基板的示意图。光掩模110用以制造一薄膜晶体管基板130。光掩模110具有一第一曝光区A11、一第二曝光区A12及一第三曝光区A13。第二曝光区A12位于第一曝光区A11及第三曝光区A13之间。光掩模110包括一第一周边线路图案L11、一第二周边线路图案L12、一第一虚拟引线图案D11、一第二虚拟引线图案D12、一第一重合像素图案P11、一第二重合像素图案P12、一第三重合像素图案P13、一第四重合像素图案P14、第五重合像素图案P15、第六重合像素图案P16及一中央像素图案P10。

第一周边线路图案L11及第二周边线路图案L12对应于薄膜晶体管基板130的周边线路，例如是栅极线路G(又称扫描线路-scan line)、共同电极线路CS或源极线路(又称数据线路-data line，未绘示)。一般而言，栅极线路G及共同电极线路CS位于薄膜晶体管基板130的相对两侧边，源极线路则位于薄膜晶体管基板130的另外相对两侧边。在本实施例中，第一周边线路图案L11以位于一侧边的栅极线路G的图案及共同电极线路CS的图案为例作说明，其中第一周边线路图案L11位于光掩模110的第一曝光区A11。第二周边线路L12则以位于另一侧边的栅极线路G的图案及共同电极线路CS的图案为例作说明，其中第二周边线路图案L12位于光掩模110的第三曝光区A13。

第一虚拟引线图案D11位于光掩模110的第一曝光区A11，并邻接于第一周边线路图案L11。第二虚拟引线图案D12位于光掩模110的第三曝光区A13，并邻接于第二周边线路图案L12。第一虚拟引线图案D11及第二虚拟引线图案D12分别为第一周边线路图案L11及第二周边线路图案L12的延伸。也就是说，第一虚拟引线图案D11及第二虚拟引线图案D12也包含栅极线路G的图案及共同电极线路CS的图案。

第一重合像素图案P11位于光掩模110的第一曝光区A11，并邻接于第一虚拟引线图案D11。第四重合像素图案P14位于光掩模110的第三曝光区A13，并邻接于第二虚拟引线图案D12。也就是说，第一周边线路图案L11、第一虚拟引线图案D11及第一重合像素图案P11都位于第一曝光区A11，并依序邻接。第二周边线路图案L12、第二虚拟引线图案D12及第四重合像素图案P14都位于第三曝光区A13，并依序邻接。

第二重合像素图案P12及第五重合像素图案P15位于光掩模110的第二曝光区A12的一侧边缘处，且第五重合像素图案P15位于外侧。第三重合像素图案P13及第六重合像素图案P16位于光掩模110的第二曝光区A12的另一侧边缘处，且第六重合像素图案P16位于外侧。中央像素图案P10则位于光掩模110的第二曝光区A12的中央处。也就是说，第五重合像素图案P15、第二重合像素图案P12、中央像素图案P10、第三重和像素图案P13及第六重合像素图案P16都位于第二曝光区A12，并依序邻接。

第一至第六重合像素图案P11～P16对应于薄膜晶体管基板130的像素的图案。其中，在第一至第六重合像素图案P11～P16中，仅有斜线区域配置像素图案，空白区域则未配置像素图案，俨然如同马赛克(mosaic)图腾。

举例来说，第一重合像素图案P11与第二重合像素图案P12互补。也就是说，第一重合像素图案P11的斜线区域恰好对应于第二重合像素图案P12的空白区域；第一重合像素图案P11的空白区域恰好对应于第二重合像素图案P12的斜线区域。当第一重合像素图案P11与第二重合像素图案P12重迭曝光后，斜线区域与空白区域相互迭合，使得第一重合像素图案P11与第二重合像素图案P12所曝光的图案相互接合成完整的像素图案。

第六重合像素图案P16与第二重合像素图案P12互补。同理，当第六重合像素图案P16与第二重合像素图案P12重迭曝光后，斜线区域与空白区域相互迭合，使得第六重合像素图案P16与第二重合像素图案P12所曝光的图案相互接合成完整的像素图案。

此外，第四重合像素图案P14与第三重合像素图案P13互补。同理，当第四重合像素图案P14与第三重合像素图案P13重迭曝光后，斜线区域与空白区域相互迭合，使得第四重合像素图案P14与第三重合像素图案P13所曝光的图案相互接合成完整的像素图案。

第五重合像素图案P15与第三重合像素图案P13互补。同理，当第五重合像素图案P15与第三重合像素图案P13重迭曝光后，斜线区域与空白区域相互迭合，使得第五重合像素图案P15与第三重合像素图案P13所曝光的图案相互接合成完整的像素图案。

以下更以流程图详细说明如何对光掩模110进行重复曝光以形成薄膜晶体管基板130。请参照图3A～图3B及图4A～图4H，图3A～图3B绘示本发明薄膜晶体管基板第一实施例的的制造方法流程图，图4A～图4H绘示图3的各步骤示意图。

请参照图4A，在步骤S02中，提供一基板131。基板131例如是玻璃基板。

接着，请再参照图4A，在步骤S04中，提供光掩模110。

然后，请参照图4B，在步骤S06中，形成一光刻胶层132于基板131上。

接着，请参照图4C，在步骤S08中，以至少一遮光板111遮蔽光掩模110的部分区域，使光掩模110仅暴露出第一周边线路图案L11、第一虚拟引线图案D11及第一重合像素图案P11。同时并以第一周边线路图案L11、第一虚拟引线图案D11及第一重合像素图案P11曝光光刻胶层132。此时光刻胶层132仅经过曝光工艺，而尚未进行显影工艺，在图式中以虚线表示尚未显影但已转印至光刻胶层132的各种图案。

接着，请参照图4D，在步骤S10中，移动光掩模110，以使光掩模110的第二重合像素图案P12对应于基板131上的第一重合像素图案P11的位置。并以遮光板111遮蔽光掩模110的部分区域，使光掩模110暴露出第二重合像素图案P12、中央像素图案P10、第三重合像素图案P13及第六重合像素图案P16。

同时并以光掩模110的第二重合像素图案P12、中央像素图案P10、第三重合像素图案P13及第六重合像素图案P16曝光光刻胶层132。由于光掩模110的第二重合像素图案P12对应于基板131的第一重合像素图案P11的位置，因此在基板131上，第二重合像素图案P12重迭曝光于第一重合像素图案P11的位置。光掩模110的第一曝光区A11的图案及光掩模110的第二曝光区A12的图案即通过第二重合像素图案P12及第一重合像素图案P11来接合。

然后，请参照图4E，在步骤S12中，移动光掩模110，以使光掩模110的第五重合像素图案P15及第二重合像素图案P12对应于基板131上的第三重合像素图案P13及第六重合像素图案P16的位置。并以遮光板111遮蔽光掩模110的部分区域，以使光掩模110暴露出第五重合像素图案P15、第二重合像素图案P12、中央像素图案P10、第三重合像素图案P13及第六重合像素图案P16。

同时，并以光掩模110的第五重合像素图案P15、第二重合像素图案P12、中央像素图案P10、第三重合像素图案P13及第六重合像素图案P16曝光光刻胶层132。由于光掩模110的第五重合像素图案P15及第二重合像素图案P12对应于基板131的第三重合像素图案P13及第六重合像素图案P16的位置，因此第五重合像素图案P15及第二重合像素图案P12重迭曝光于第三重合像素图案P13及第六重合像素图案P16的位置。

接着，请参照图4F，在步骤S14中，移动光掩模110，以使光掩模110的第五重合像素图案P15及第二重合像素图案P12对应于基板131上右侧的第三重合像素图案P13及第六重合像素图案P16的位置。并以遮光板111遮蔽光掩模110的部分区域，以使光掩模110暴露出第五重合像素图案、第二重合像素图案P12、中央像素图案P10及第三重合像素图案P13。

同时，并以光掩模110的第五重合像素图案P15、第二重合像素图案P12、中央像素图案P10及第三重合像素图案P13曝光光刻胶层132。由于光掩模110的第五重合像素图案P15及第二重合像素图案P12对应于基板131的第三重合像素图案P13及第六重合像素图案P16的位置，因此第五重合像素图案P15及第二重合像素图案P12重迭曝光于第三重合像素图案P13及第六重合像素图案P16的位置。

接着，请参照图4G，在步骤S16中，移动光掩模110，以使光掩模110的第四重合像素图案P14对应于基板131上右侧的第三重合像素图案P13。并以遮光板111遮蔽光掩模110的部分区域，以使光掩模110暴露出第四重合像素图案P14、第二虚拟引线图案D12及第二周边线路图案L12。

同时，以光掩模100的第四重合像素图案P14、第二虚拟引线图案D12及第二周边线路图案L12曝光光刻胶层132。由于光掩模110的第四重合像素图案P14对应于基板131的第三重合像素图案P13的位置，因此第四重合像素图案P14重迭曝光于第三重合像素图案P13的位置。

然后，请参照图4H，在步骤S18中，以一显影液图案化光刻胶层132。

接着，请再参照图4H，在步骤S20中，以已图案化的光刻胶层132为遮罩蚀刻基板131。如此即完成薄膜晶体管基板130的一道光掩模工艺的线路图案。

此外，在上述步骤中，通过一移动机构(未绘示)来移动遮光板111，并以一光束进行曝光。移动机构例如是步进马达或伺服马达。在一定精密度下，移动机构具有一最小移动距离，移动机构的移动距离不会小于此最小移动距离。也就是说，当移动机构欲移动遮光板111至特定位置时，由于移动机构无法将遮光板111移动于小于最小移动距离的距离内，因此遮光板111可能在最小移动距离内形成机构对位误差。

此外，光束具有一绕射范围，光束也可能在此绕射范围内将形成光学对位误差。

在步骤S10中，如图4D及图1所示。遮光板111(遮光板111绘示于图4D)的边缘对位于光掩模110的第五重合像素图案P15及第二重合像素图案P12的交界线L(交界线L绘示于图1)，借以遮蔽第五重合像素图案P15并暴露出第二重重合像素图案P12。遮光板111的机构对位误差及光束的光学对位误差的影响，可能将靠近交界线L的部分第五重合像素图案P15重迭曝光于基板131的第一虚拟引线图案D11上。由于第一虚拟引线图案D11位于非显示区域，因此遮光板111的对位误差及光束的对位误差并不会在显示区域产生不良的接合痕迹，更不会影响显示区域的辉度均匀性。

再者，与第一虚拟引线图案D11重迭曝光的第五重合像素图案P15并不会破坏第一虚拟引线图案D11，因此第一周边引线图案L11及第一虚拟引线图案D11仍可维持良好的功能。

较佳地，如图1所示，在遮光板111的机构对位误差及光束的光学对位误差的影响下，本实施例的第一虚拟引线图案D11的宽度WD11仅需大于遮光板111的最小移动距离及光束的绕射范围之和，即可使不小心暴露的部分第五重合像素图案P15都重迭曝光于第一虚拟引线图案D11上。

其中，本实施例的第一虚拟引线图案D11采用引线图案而不采用虚拟像素图案。在上述遮光板111的最小移动距离及光束的绕射范围之和的条件下，第一虚拟引线图案D11的宽度WD11仅需在1～5公厘(mm)即可符合要求。相较于采用虚拟像素图案的设计，本实施例的第一虚拟引线图案D11的宽度WD11可大幅缩小。

同理，在步骤S14中，在上述遮光板111的最小移动距离及光束的绕射范围之和的条件下，第二虚拟引线图案D12的宽度仅需在1～5公厘(mm)即可符合要求。相较于采用虚拟像素图案的设计，第二虚拟引线图案D12的宽度WD12可大幅缩小。

再者，在上述重复曝光的步骤中，由于第一至第六重合像素图案P11～P16都为马赛克图腾，因此薄膜晶体管基板130上的图案并不会有明显的接合直线。

第二实施例

请参照图5，其绘示本发明光掩模第二实施例的的示意图。本实施例的光掩模210及薄膜晶体管基板(未绘示)的制造方法与第一实施例的光掩模110及薄膜晶体管130的制造方法不同之处在于：第一虚拟引线图案D21以位于一侧边的源极线路S(又称数据线)的图案为例作说明，第二虚拟引线图案D22则以位于另一侧边的源极线路S的图案为例作说明。

第一曝光区A21、第二曝光区A22及第三曝光区A23的配置位置也随着第一虚拟引线图案D21及第二虚拟引线图案D22而沿着源极线路S的延伸方向来配置。如图5所示，第一周边线路图案L21、第一虚拟引线图案D21及第一重合像素图案P21位于第一曝光区A21，并依序邻接。第五重合像素图案P25、第二重合像素图案P22、中央像素图案P20、第三重合像素图案P23及第六重合像素图案P26位于第二曝光区A22，并依序邻接。第四重合像素图案P24、第二虚拟引线图案D22及第二周边线路图案L22位于第三曝光区A23，并依序邻接。

本实施例的薄膜晶体管基板的制作方法则与第一实施例的薄膜晶体管基板130的制作方法类似，在此不再重述。

虽然上述实施例的薄膜晶体管基板的制造方法以接合三个中央像素图案为例作说明，然而接合中央像素图案的数量并不在此限，上述的制造方法也可接合二个或三个以上中央像素图案，以延伸薄膜晶体管基板的尺寸。

再者，第一至第六重合像素的马赛克图腾配置也不局限于上述图案的内容，设计者可依据实际需求来配置。

本发明上述实施例所揭露的光掩模及薄膜晶体管基板的制造方法利用虚拟引线图案及重合像素图案的设计，使得光掩模在多次重复曝光后，所曝光的图案可接合成特定尺寸的薄膜晶体管基板，更具有多项优点，以下仅列举部分优点说明如下：

1.通过重复曝光的程序，可接合重合像素图案，以制作特定尺寸的薄膜晶体管基板。因此同一光掩模可制作不同尺寸薄膜晶体管基板。

2.薄膜晶体管基板的尺寸可不断延伸，不受限于光掩模的尺寸。

3.虚拟引线图案位于非显示区域，因此遮光板的机构对位误差及光束的光学对位误差并不会在显示区域产生不良的接合痕迹，更不会影响显示区域的辉度均匀性。

4.重迭曝光于虚拟引线图案的重合像素图案并不会破坏虚拟引线图案，使得周边引线图案及虚拟引线图案仍可维持引线的功能。

5.虚拟引线图案的宽度仅需大于遮光板的最小移动距离及光束的绕射范围之和，即可使不甚暴露的部分重合像素图案都重迭曝光于虚拟引线图案上。

6.虚拟引线图案在采用引线图案而不采用虚拟像素图案，在上述遮光板的最小移动距离及光束的绕射范围之和的条件下，虚拟引线图案的宽度仅需在1～5公厘(mm)即可符合要求。相较于采用虚拟像素图案的设计，虚拟引线图案的宽度大幅缩小。

7.虚拟引线图案的宽度缩小后，增加了拉线的空间，并降低了薄膜晶体管基板的整体阻抗值。

8.第一曝光区仅配置接合用的虚拟引线图案及重合像素图案，故第二曝光区可配置大面积的中央像素图案。因此在薄膜晶体管基板的制造过程中，可一次接合大面积的中央像素图案，大幅地减少工艺步骤次数，更提升产能。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (8)

1.一种光掩模，用以制造一薄膜晶体管基板，该光掩模具有一第一曝光区、一第二曝光区及一第三曝光区，该第二曝光区位于该第一曝光区及该第三曝光区之间，其特征在于，该光掩模包括：

一第一周边线路图案，位于该第一曝光区；

一第一虚拟引线图案，位于该第一曝光区，并邻接于该第一周边线路图案；

一第一重合像素图案，位于该第一曝光区，并邻接于该第一虚拟引线图案；

一第二重合像素图案，位于该第二曝光区，该第一重合像素图案与该第二重合像素图案互补，其中该第一重合像素图案与该第二重合像素图案重迭曝光后，该第一曝光区与该第二曝光区所曝光的图案相互接合；

一第三重合像素图案，位于该第二曝光区；

一第二周边线路图案，位于该第三曝光区；

一第二虚拟引线图案，位于该第三曝光区，并邻接于该第二周边线路图案；

一第四重合像素图案，位于该第三曝光区，并邻接于该第二虚拟引线图案，该第四重合像素图案与该第三重合像素图案互补，其中该第四重合像素图案与该第三重合像素图案重迭曝光后，该第二曝光区与该第三曝光区所曝光的图案相互接合；

一第五重合像素图案，位于该第二曝光区，并邻接于该第二重合像素图案的外侧，并与该第三重合像素图案互补；以及

一第六重合像素图案，位于该第二曝光区，并邻接于该第三重合像素图案的外侧，并与该第二重合像素图案互补，其中该第五重合像素图案与该第三重合像素图案重迭曝光且该第六重合像素图案与该第二重合像素图案重迭曝光后，该第二曝光区所曝光的二次图案相互接合。

2.根据权利要求1所述的光掩模，其特征在于，该光掩模通过一遮光板遮蔽部分的区域，并以一光束进行曝光，该第一虚拟引线图案的宽度大于或等于该遮光板的最小移动距离及该光束绕射范围之和。

3.根据权利要求1所述的光掩模，其特征在于，该第一虚拟引线图案的宽度小于或等于该第一重合像素图案或该第二重合像素图案的宽度。

4.根据权利要求1所述的光掩模，其特征在于，该第一虚拟引线图案的宽度为1～5公厘。

5.根据权利要求1所述的光掩模，其特征在于，该第一虚拟引线图案包含数据线图案。

6.根据权利要求1所述的光掩模，其特征在于，该第一虚拟引线图案包含扫描线图案。

7.一种薄膜晶体管基板的制造方法，其特征在于，包括：

提供一基板；

提供一光掩模，该光掩模具有一第一曝光区、一第二曝光区及一第三曝光区，该第二曝光区位于该第一曝光区及该第三曝光区之间，该光掩模包括一第一周边线路图案、一第一虚拟引线图案、一第一重合像素图案及一第二重合像素图案，该第一周边线路图案位于该第一曝光区，该第一虚拟引线图案位于该第一曝光区，并邻接于该第一周边线路图案，该第一重合像素图案位于该第一曝光区，并邻接于该第一虚拟引线图案，该第一重合像素图案与该第二重合像素图案互补，该第二重合像素图案位于第二曝光区；

该光掩模还包含一第三重合像素图案、一第二周边线路图案、一第二虚拟引线图案及一第四重合像素图案，该第三重合像素图案位于该第二曝光区，该第二周边线路图案位于该第三曝光区，该第二虚拟引线图案位于该第三曝光区，并邻接于该第二周边线路图案，该第四重合像素图案位于该第三曝光区，并邻接于该第二虚拟引线图案，该第四重合像素图案与该第三重合像素图案互补；

该光掩模还包含一第五重合像素图案及一第六重合像素图案，该第五重合像素图案位于该第二曝光区，并邻接于该第二重合像素图案的外侧，并与该第三重合像素图案互补，该第六重合像素图案位于该第二曝光区，并邻接于该第三重合像素图案的外侧，并与该第二重合像素图案互补；

形成一光刻胶层于该基板上；

以该第一周边线路图案、该第一虚拟引线图案及该第一重合像素图案曝光该光刻胶层；

以该第二重合像素图案曝光该光刻胶层，该第二重合像素图案重迭曝光于该第一重合像素图案的位置；

图案化该光刻胶层；

以该光刻胶层为屏蔽蚀刻该基板，以形成多个周边线路图案及多个像素图案；

以该第三重合像素图案曝光该光刻胶层；

以该第二周边线路图案、该第四重合像素图案及该第二虚拟引线图案曝光该光刻胶层，该第四重合像素图案重迭曝光于该第三重合像素图案的位置；

以该第三重合像素图案及该第六重合像素图案曝光该光刻胶层；

以该第五重合像素图案及该第二重合像素图案曝光该光刻胶层，该第五重合像素图案重迭曝光于该第三重合像素图案的位置，且该第二重合像素图案重迭曝光于该第六重合像素图案的位置。

8.根据权利要求7所述的薄膜晶体管基板的制造方法，其特征在于，还包含：以至少一遮光板遮蔽除该光掩模欲曝光的区域外的其余区域。

Images