JPH05136020A - 半導体装置の露光方法 - Google Patents
半導体装置の露光方法Info
- Publication number
- JPH05136020A JPH05136020A JP3294653A JP29465391A JPH05136020A JP H05136020 A JPH05136020 A JP H05136020A JP 3294653 A JP3294653 A JP 3294653A JP 29465391 A JP29465391 A JP 29465391A JP H05136020 A JPH05136020 A JP H05136020A
- Authority
- JP
- Japan
- Prior art keywords
- patterns
- pattern
- wiring
- divided
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】本発明はＬＳＩの分割露光方法に関し、配線パ
ターンの断裂を防止して動作不良の原因を除去できると
ともに、配線パターン間の間隔を通常の保証間隔として
配線効率の低下を防止できることを目的とする。 【構成】分割線ＤＬ１を通過する配線パターン３ａ，３
ｂ，３ｃの各一対の分割パターン３ａＬ，３ａＲ，３ｂ
Ｌ，３ｂＲ，３ｃＬ，３ｃＲを幅方向において含む補助
パターン４ａ，４ｂ，４ｃを発生させ、これらの補助パ
ターン４ａ，４ｂ，４ｃを分割パターン３ａＬ，３ａ
Ｒ，３ｂＬ，３ｂＲ，３ｃＬ，３ｃＲに含めるととも
に、分割パターン３ａＬ，３ｃＬ，３ａＲ，３ｃＲ及び
補助パターン４ａ，４ｃを第１の層に分割露光し、配線
パターン３ｂの近傍部分３ｂＬ１，３ｂＲ１及び補助パ
ターン４ｂを第２の層に露光する。
ターンの断裂を防止して動作不良の原因を除去できると
ともに、配線パターン間の間隔を通常の保証間隔として
配線効率の低下を防止できることを目的とする。 【構成】分割線ＤＬ１を通過する配線パターン３ａ，３
ｂ，３ｃの各一対の分割パターン３ａＬ，３ａＲ，３ｂ
Ｌ，３ｂＲ，３ｃＬ，３ｃＲを幅方向において含む補助
パターン４ａ，４ｂ，４ｃを発生させ、これらの補助パ
ターン４ａ，４ｂ，４ｃを分割パターン３ａＬ，３ａ
Ｒ，３ｂＬ，３ｂＲ，３ｃＬ，３ｃＲに含めるととも
に、分割パターン３ａＬ，３ｃＬ，３ａＲ，３ｃＲ及び
補助パターン４ａ，４ｃを第１の層に分割露光し、配線
パターン３ｂの近傍部分３ｂＬ１，３ｂＲ１及び補助パ
ターン４ｂを第２の層に露光する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置（ＬＳＩ）の
露光方法に係り、詳しくはＬＳＩを分割露光する方法に
関する。
露光方法に係り、詳しくはＬＳＩを分割露光する方法に
関する。
【０００２】近年、ＬＳＩの大規模，高集積化の要求に
より配線パターンは極小化され、チップサイズは極大化
されるようになっている。このようなパターンの極小化
及びチップサイズの極大化によりチップ全体を露光する
ことはできなくなってきており、チップを複数の領域に
分割し、領域毎に露光を繰り返して所定のパターンを転
写するようになっている。この際、隣接する一対の領域
の境界を越えるパターンについて露光装置による誤差が
生じ、この誤差によるパターンのずれからパターンに断
裂を生じ、これがＬＳＩの動作不良の原因となる。
より配線パターンは極小化され、チップサイズは極大化
されるようになっている。このようなパターンの極小化
及びチップサイズの極大化によりチップ全体を露光する
ことはできなくなってきており、チップを複数の領域に
分割し、領域毎に露光を繰り返して所定のパターンを転
写するようになっている。この際、隣接する一対の領域
の境界を越えるパターンについて露光装置による誤差が
生じ、この誤差によるパターンのずれからパターンに断
裂を生じ、これがＬＳＩの動作不良の原因となる。
【０００３】
【従来の技術】従来、半導体チップに所定のパターン群
を分割露光する際、露光装置の精度により分割線ＤＬに
おいて誤差が生じる。即ち、図９（ａ）に示すように分
割線ＤＬを通過する配線パターン３１ａが存在すると
き、分割線ＤＬの両側の分割パターン３１ａＬ，３１ａ
Ｒが分割露光されると、図９（ｂ）に示すように両分割
パターン３１ａＬ，３１ａＲが上下方向に相対移動した
状態に形成されて断裂してしまうことがあり、ＬＳＩの
不良動作の原因となっていた。
を分割露光する際、露光装置の精度により分割線ＤＬに
おいて誤差が生じる。即ち、図９（ａ）に示すように分
割線ＤＬを通過する配線パターン３１ａが存在すると
き、分割線ＤＬの両側の分割パターン３１ａＬ，３１ａ
Ｒが分割露光されると、図９（ｂ）に示すように両分割
パターン３１ａＬ，３１ａＲが上下方向に相対移動した
状態に形成されて断裂してしまうことがあり、ＬＳＩの
不良動作の原因となっていた。
【０００４】上記問題を解決するため、従来、図１０に
示すように幅方向において両分割パターン３１ａＬ，３
１ａＲを含む補助パターン３２ａを発生させ、この補助
パターン３２ａを両分割パターン３１ａＬ，３１ａＲに
含めて転写させることにより、補助パターン３２ａによ
り分割パターン３１ａＬ，３１ａＲを接続して配線パタ
ーン３１ａを形成するようにするようにした露光方法が
提案されている。
示すように幅方向において両分割パターン３１ａＬ，３
１ａＲを含む補助パターン３２ａを発生させ、この補助
パターン３２ａを両分割パターン３１ａＬ，３１ａＲに
含めて転写させることにより、補助パターン３２ａによ
り分割パターン３１ａＬ，３１ａＲを接続して配線パタ
ーン３１ａを形成するようにするようにした露光方法が
提案されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の露光方法では、図１０に示すように同一分割線ＤＬ
上において互いに隣接する配線パターン３１ａ，３１ｂ
がある場合、配線パターン３１ｂに対しても両分割パタ
ーン３１ｂＬ，３１ｂＲを接続するための補助パターン
３２ｂが発生される。従って、ＬＳＩの動作を保証する
には補助パターン３２ｂと補助パターン３２ａとの間、
又は補助パターン３２ｂと分割パターン３１ｂＲとの間
に保証間隔ＦＤを確保しなければならず、配線パターン
３１ａ，３１ｂ間に保証間隔ＦＤを確保すればよい通常
の露光と比較して配線効率が低下するという問題点があ
る。
来の露光方法では、図１０に示すように同一分割線ＤＬ
上において互いに隣接する配線パターン３１ａ，３１ｂ
がある場合、配線パターン３１ｂに対しても両分割パタ
ーン３１ｂＬ，３１ｂＲを接続するための補助パターン
３２ｂが発生される。従って、ＬＳＩの動作を保証する
には補助パターン３２ｂと補助パターン３２ａとの間、
又は補助パターン３２ｂと分割パターン３１ｂＲとの間
に保証間隔ＦＤを確保しなければならず、配線パターン
３１ａ，３１ｂ間に保証間隔ＦＤを確保すればよい通常
の露光と比較して配線効率が低下するという問題点があ
る。
【０００６】本発明は上記問題点を解決するためになさ
れたものであって、所定の配線パターン群を分割露光す
る際、各配線パターンの断裂を防止して動作不良の原因
を除去できるとともに、隣接する一対の配線パターン間
の保証間隔を通常の保証間隔として配線効率の低下を防
止できることを目的とする。
れたものであって、所定の配線パターン群を分割露光す
る際、各配線パターンの断裂を防止して動作不良の原因
を除去できるとともに、隣接する一対の配線パターン間
の保証間隔を通常の保証間隔として配線効率の低下を防
止できることを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するため、第１の層に形成される所定の配線パターン群
を複数の領域に分割し、領域毎に露光を繰り返して所定
の配線パターン群を転写するようにした半導体装置の露
光方法において、隣接する一対の領域の分割線を通過す
る配線パターンについて分割線の両側における一対の分
割パターンを他方の領域に延長して第１のマージンパタ
ーンを形成し、又は分割パターンのパターン幅を若干拡
大して第２のマージンパターンを形成し、あるいは一対
の分割パターンを幅方向において含む補助パターンを発
生させ、これらの第１および第２のマージンパターン並
びに補助パターンを前記所定の配線パターン群に含める
とともに、互いに隣接する配線パターンの分割線との接
触部分を含む近傍部分を第１の層及び第１の層とは異な
る第２の層に交互に層を変えて転写するようにした。
するため、第１の層に形成される所定の配線パターン群
を複数の領域に分割し、領域毎に露光を繰り返して所定
の配線パターン群を転写するようにした半導体装置の露
光方法において、隣接する一対の領域の分割線を通過す
る配線パターンについて分割線の両側における一対の分
割パターンを他方の領域に延長して第１のマージンパタ
ーンを形成し、又は分割パターンのパターン幅を若干拡
大して第２のマージンパターンを形成し、あるいは一対
の分割パターンを幅方向において含む補助パターンを発
生させ、これらの第１および第２のマージンパターン並
びに補助パターンを前記所定の配線パターン群に含める
とともに、互いに隣接する配線パターンの分割線との接
触部分を含む近傍部分を第１の層及び第１の層とは異な
る第２の層に交互に層を変えて転写するようにした。
【０００８】
【作用】本発明では、隣接する一対の領域の分割線を通
過する配線パターンについて分割線の両側における一対
の分割パターンを他方の領域に延長して第１のマージン
パターンを形成し、又は分割パターンのパターン幅を若
干拡大して第２のマージンパターンを形成し、あるいは
一対の分割パターンを幅方向において含む補助パターン
を発生させる。そして、これらの第１および第２のマー
ジンパターン並びに補助パターンを前記所定の配線パタ
ーン群に含め、互いに隣接する配線パターンの分割線と
の接触部分を含む近傍部分を第１の層及び第１の層とは
異なる第２の層に交互に層を変えて転写するようにして
いるので、各配線パターンの断裂が防止され動作不良の
原因が除去されるとともに、隣接する各配線パターン間
の保証間隔を通常の保証間隔とすることができ、配線効
率の低下を防止することが可能となる。
過する配線パターンについて分割線の両側における一対
の分割パターンを他方の領域に延長して第１のマージン
パターンを形成し、又は分割パターンのパターン幅を若
干拡大して第２のマージンパターンを形成し、あるいは
一対の分割パターンを幅方向において含む補助パターン
を発生させる。そして、これらの第１および第２のマー
ジンパターン並びに補助パターンを前記所定の配線パタ
ーン群に含め、互いに隣接する配線パターンの分割線と
の接触部分を含む近傍部分を第１の層及び第１の層とは
異なる第２の層に交互に層を変えて転写するようにして
いるので、各配線パターンの断裂が防止され動作不良の
原因が除去されるとともに、隣接する各配線パターン間
の保証間隔を通常の保証間隔とすることができ、配線効
率の低下を防止することが可能となる。
【０００９】
【実施例】以下、本発明を具体化した一実施例を図１〜
図６に従って説明する。図３は半導体装置のレイアウト
データを示し、半導体チップ１には複数のセル列２が形
成され、各セル列２における所定のセル２ａが配線Ｌに
て接続されている。そして、半導体チップ１は直交する
一対の分割線ＤＬ１，ＤＬ２により複数の領域１Ａ〜１
Ｄに分割され、実際に半導体基板上に素子パターン又は
配線パターンを露光する際には、領域１Ａ〜１Ｄ毎に露
光が繰り返されて所定の配線パターン群が転写される。
図６に従って説明する。図３は半導体装置のレイアウト
データを示し、半導体チップ１には複数のセル列２が形
成され、各セル列２における所定のセル２ａが配線Ｌに
て接続されている。そして、半導体チップ１は直交する
一対の分割線ＤＬ１，ＤＬ２により複数の領域１Ａ〜１
Ｄに分割され、実際に半導体基板上に素子パターン又は
配線パターンを露光する際には、領域１Ａ〜１Ｄ毎に露
光が繰り返されて所定の配線パターン群が転写される。
【００１０】次に分割露光について説明すると、図１は
例えば図３における領域１Ａ，１Ｂ間の分割線ＤＬ１を
通過する配線Ｌの配線パターン３ａ，３ｂ，３ｃを示
し、各配線パターン３ａ，３ｂ，３ｃは第１の層におい
て互いに保証間隔ＦＤだけ離間して設計され、各配線パ
ターン３ａ，３ｂ，３ｃは分割線ＤＬ１によりそれぞれ
分割パターン３ａＬ，３ａＲ、３ｂＬ，３ｂＲ、３ｃ
Ｌ，３ｃＲに分割されている。
例えば図３における領域１Ａ，１Ｂ間の分割線ＤＬ１を
通過する配線Ｌの配線パターン３ａ，３ｂ，３ｃを示
し、各配線パターン３ａ，３ｂ，３ｃは第１の層におい
て互いに保証間隔ＦＤだけ離間して設計され、各配線パ
ターン３ａ，３ｂ，３ｃは分割線ＤＬ１によりそれぞれ
分割パターン３ａＬ，３ａＲ、３ｂＬ，３ｂＲ、３ｃ
Ｌ，３ｃＲに分割されている。
【００１１】これらの分割パターン３ａＬ，３ａＲ、３
ｂＬ，３ｂＲ、３ｃＬ，３ｃＲを分割露光するに際し、
予め図４（ａ），（ｂ）に示すように、幅方向において
分割パターン３ａＬ，３ａＲ、３ｂＬ，３ｂＲ、３ｃ
Ｌ，３ｃＲを含む補助パターン４，５を作成してライブ
ラリ化しておく。図４（ａ）に示す補助パターン４は原
点４ａを備えた一辺が分割線ＤＬ上に配置されるパター
ンである。図４（ｂ）に示す補助パターン５はその中央
部に原点５ａを備え、補助パターン５は分割線ＤＬが原
点５ａを通るように配置されるパターンである。
ｂＬ，３ｂＲ、３ｃＬ，３ｃＲを分割露光するに際し、
予め図４（ａ），（ｂ）に示すように、幅方向において
分割パターン３ａＬ，３ａＲ、３ｂＬ，３ｂＲ、３ｃ
Ｌ，３ｃＲを含む補助パターン４，５を作成してライブ
ラリ化しておく。図４（ａ）に示す補助パターン４は原
点４ａを備えた一辺が分割線ＤＬ上に配置されるパター
ンである。図４（ｂ）に示す補助パターン５はその中央
部に原点５ａを備え、補助パターン５は分割線ＤＬが原
点５ａを通るように配置されるパターンである。
【００１２】そして、図５（ａ）に示すように分割パタ
ーン３ａＬ（３ｃＬ），３ａＲ（３ｃＲ）に対して、こ
れらの分割パターン３ａＬ（３ｃＬ），３ａＲ（３ｃ
Ｒ）と同一の層において、例えば図４（ａ）に示す補助
パターン４に基づいて補助パターン４ａ（４ｃ）を発生
させる。この後、図５（ｂ）に示すように分割線ＤＬ１
の左側において分割パターン３ａＬ（３ｃＬ）及び補助
パターン４ａ（４ｃ）を露光し、分割線ＤＬ１の右側に
おいて分割パターン３ａＲ（３ｃＲ）を露光する。これ
により、図３に示すように両分割パターン３ａＬ（３ｃ
Ｌ），３ａＲ（３ｃＲ）は上下方向に相対移動した状態
に形成されるが、補助パターン４ａ（４ｃ）により分割
パターン３ａＬ（３ｃＬ），３ａＲ（３ｃＲ）が接続さ
れる。
ーン３ａＬ（３ｃＬ），３ａＲ（３ｃＲ）に対して、こ
れらの分割パターン３ａＬ（３ｃＬ），３ａＲ（３ｃ
Ｒ）と同一の層において、例えば図４（ａ）に示す補助
パターン４に基づいて補助パターン４ａ（４ｃ）を発生
させる。この後、図５（ｂ）に示すように分割線ＤＬ１
の左側において分割パターン３ａＬ（３ｃＬ）及び補助
パターン４ａ（４ｃ）を露光し、分割線ＤＬ１の右側に
おいて分割パターン３ａＲ（３ｃＲ）を露光する。これ
により、図３に示すように両分割パターン３ａＬ（３ｃ
Ｌ），３ａＲ（３ｃＲ）は上下方向に相対移動した状態
に形成されるが、補助パターン４ａ（４ｃ）により分割
パターン３ａＬ（３ｃＬ），３ａＲ（３ｃＲ）が接続さ
れる。
【００１３】又、分割パターン３ｂＬ，３ｂＲについて
は、図３に示すように分割線ＤＬ１との接触部分を含む
近傍部分３ｂＬ１，３ｂＲ１及び補助パターン４ｂを、
前記分割パターン３ａＬ（３ｃＬ），３ａＲ（３ｃＲ）
の上層の第２の層に発生させて露光する。これにより、
両分割パターン３ｂＬ，３ｂＲが上下方向に相対移動し
た状態に形成されるが、補助パターン４ｂにより分割パ
ターン３ｂＬ，３ｂＲが接続される。
は、図３に示すように分割線ＤＬ１との接触部分を含む
近傍部分３ｂＬ１，３ｂＲ１及び補助パターン４ｂを、
前記分割パターン３ａＬ（３ｃＬ），３ａＲ（３ｃＲ）
の上層の第２の層に発生させて露光する。これにより、
両分割パターン３ｂＬ，３ｂＲが上下方向に相対移動し
た状態に形成されるが、補助パターン４ｂにより分割パ
ターン３ｂＬ，３ｂＲが接続される。
【００１４】さて、本実施例では分割線ＤＬ１上におい
て互いに隣接する配線パターン３ａ，３ｂ，３ｃを分割
露光する際、配線パターン３ａ，３ｃについては分割パ
ターン３ａＬ，３ｃＬ，３ａＲ，３ｃＲ及び補助パター
ン４ａ，４ｃを第１の層にて分割露光し、配線パターン
３ｂについては分割線ＤＬ１との接触部分を含む近傍部
分３ｂＬ１，３ｂＲ１及び補助パターン４ｂを第２の層
に露光したので、各配線パターン３ａ，３ｂ，３ｃの断
裂を防止して動作不良の原因を除去することができる。
て互いに隣接する配線パターン３ａ，３ｂ，３ｃを分割
露光する際、配線パターン３ａ，３ｃについては分割パ
ターン３ａＬ，３ｃＬ，３ａＲ，３ｃＲ及び補助パター
ン４ａ，４ｃを第１の層にて分割露光し、配線パターン
３ｂについては分割線ＤＬ１との接触部分を含む近傍部
分３ｂＬ１，３ｂＲ１及び補助パターン４ｂを第２の層
に露光したので、各配線パターン３ａ，３ｂ，３ｃの断
裂を防止して動作不良の原因を除去することができる。
【００１５】又、本実施例では配線パターン３ａ，３ｃ
の分割パターン３ａＬ，３ｃＬ，３ａＲ，３ｃＲ及び補
助パターン４ａ，４ｃを第１の層に分割露光し、配線パ
ターン３ｂの近傍部分３ｂＬ１，３ｂＲ１及び補助パタ
ーン４ｂを第２の層に露光しているので、従来の露光方
法のように補助パターン４ａと補助パターン４ｂとの
間、又は補助パターン４ｂと分割パターン４ｃとの間の
保証間隔を考慮する必要がなくなり、配線パターン３ａ
及び３ｂ間、３ｂ及び３ｃ間の保証間隔ＦＤを通常の保
証間隔とすることができ、配線効率の低下を防止してＬ
ＳＩの歩留りを向上することができる。
の分割パターン３ａＬ，３ｃＬ，３ａＲ，３ｃＲ及び補
助パターン４ａ，４ｃを第１の層に分割露光し、配線パ
ターン３ｂの近傍部分３ｂＬ１，３ｂＲ１及び補助パタ
ーン４ｂを第２の層に露光しているので、従来の露光方
法のように補助パターン４ａと補助パターン４ｂとの
間、又は補助パターン４ｂと分割パターン４ｃとの間の
保証間隔を考慮する必要がなくなり、配線パターン３ａ
及び３ｂ間、３ｂ及び３ｃ間の保証間隔ＦＤを通常の保
証間隔とすることができ、配線効率の低下を防止してＬ
ＳＩの歩留りを向上することができる。
【００１６】尚、図６（ａ）に示すように、分割パター
ン３ａＬ，３ａＲ等に対して、図４（ｂ）に示す補助パ
ターン５を発生させ、図６（ｂ）に示すように分割線Ｄ
Ｌの両側において分割パターン３ａＬ，３ａＲ及び補助
パターン５を分割露光するようにしてもよい。
ン３ａＬ，３ａＲ等に対して、図４（ｂ）に示す補助パ
ターン５を発生させ、図６（ｂ）に示すように分割線Ｄ
Ｌの両側において分割パターン３ａＬ，３ａＲ及び補助
パターン５を分割露光するようにしてもよい。
【００１７】又、図７（ａ）に示すように、分割線ＤＬ
を通過する配線パターン６において、分割線ＤＬの両側
における一対の分割パターン６Ｌ，６Ｒをそれぞれ他方
の分割パターンまで延長して第１のマージンパターン６
Ｌ１，６Ｒ１を形成し、図７（ｂ）に示すように分割線
ＤＬの両側において分割パターン６Ｌ１，６Ｒ１を分割
露光するようにしてもよい。
を通過する配線パターン６において、分割線ＤＬの両側
における一対の分割パターン６Ｌ，６Ｒをそれぞれ他方
の分割パターンまで延長して第１のマージンパターン６
Ｌ１，６Ｒ１を形成し、図７（ｂ）に示すように分割線
ＤＬの両側において分割パターン６Ｌ１，６Ｒ１を分割
露光するようにしてもよい。
【００１８】更に、図８（ａ）に示すように、分割線Ｄ
Ｌを通過する配線パターン７において、分割線ＤＬの両
側における一対の分割パターン７Ｌ，７Ｒのパターン幅
を二点鎖線で示す状態から若干拡大して第２のマージン
パターンを形成し、図８（ｂ）に示すように分割線ＤＬ
の両側において分割パターン７Ｌ，７Ｒを分割露光する
ようにしてもよい。
Ｌを通過する配線パターン７において、分割線ＤＬの両
側における一対の分割パターン７Ｌ，７Ｒのパターン幅
を二点鎖線で示す状態から若干拡大して第２のマージン
パターンを形成し、図８（ｂ）に示すように分割線ＤＬ
の両側において分割パターン７Ｌ，７Ｒを分割露光する
ようにしてもよい。
【００１９】
【発明の効果】以上詳述したように本発明によれば、所
定の配線パターン群を分割露光する際、各配線パターン
の断裂を防止して動作不良の原因を除去できるととも
に、隣接する一対の配線パターン間の保証間隔を通常の
保証間隔として配線効率の低下を防止できる優れた効果
がある。
定の配線パターン群を分割露光する際、各配線パターン
の断裂を防止して動作不良の原因を除去できるととも
に、隣接する一対の配線パターン間の保証間隔を通常の
保証間隔として配線効率の低下を防止できる優れた効果
がある。
【図１】分割線を通過する複数の配線パターンを示す図
である。
である。
【図２】一実施例の分割露光における配線パターン間の
関係を示す図である。
関係を示す図である。
【図３】半導体装置のレイアウト図である。
【図４】（ａ），（ｂ）はそれぞれ補助パターンを示す
図である。
図である。
【図５】（ａ）は配線パターン及び補助パターンを示す
図であり、（ｂ）は分割露光結果を示す図である。
図であり、（ｂ）は分割露光結果を示す図である。
【図６】（ａ）は配線パターン及び補助パターンを示す
図であり、（ｂ）は分割露光結果を示す図である。
図であり、（ｂ）は分割露光結果を示す図である。
【図７】（ａ）は第１のマージンパターンを示す図であ
り、（ｂ）は分割露光結果を示す図である。
り、（ｂ）は分割露光結果を示す図である。
【図８】（ａ）は第２のマージンパターンを示す図であ
り、（ｂ）は分割露光結果を示す図である。
り、（ｂ）は分割露光結果を示す図である。
【図９】（ａ）は配線パターンを示す図であり、（ｂ）
は従来の分割露光結果を示す図である。
は従来の分割露光結果を示す図である。
【図１０】従来の分割露光における一対の配線パターン
の関係を示す図である。
の関係を示す図である。
１Ａ〜１Ｄ 領域 ３ａ，３ｂ，３ｃ 配線パターン ３ａＬ，３ａＲ，３ｂＬ，３ｂＲ，３ｃＬ，３ｃＲ 分
割パターン ３ｂＬ１，３ｂＲ１ 近傍部分 ４ａ，４ｂ，４ｃ 補助パターン ６Ｌ１，６Ｒ１ 第１のマージンパターン ７Ｌ，７Ｒ 第２のマージンパターン ＤＬ１，ＤＬ２ 分割線
割パターン ３ｂＬ１，３ｂＲ１ 近傍部分 ４ａ，４ｂ，４ｃ 補助パターン ６Ｌ１，６Ｒ１ 第１のマージンパターン ７Ｌ，７Ｒ 第２のマージンパターン ＤＬ１，ＤＬ２ 分割線
Claims (1)
- 【請求項１】 第１の層に形成される所定の配線パター
ン群を複数の領域に分割し、領域毎に露光を繰り返して
所定の配線パターン群を転写するようにした半導体装置
の露光方法において、 隣接する一対の領域の分割線を通過する配線パターンに
ついて分割線の両側における一対の分割パターンを他方
の領域に延長して第１のマージンパターンを形成し、又
は分割パターンのパターン幅を若干拡大して第２のマー
ジンパターンを形成し、あるいは一対の分割パターンを
幅方向において含む補助パターンを発生させ、これらの
第１及び第２のマージンパターン並びに補助パターンを
前記所定の配線パターン群に含めるとともに、互いに隣
接する配線パターンの分割線との接触部分を含む近傍部
分を第１の層及び第１の層とは異なる第２の層に交互に
層を変えて転写するようにしたことを特徴とする半導体
装置の露光方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294653A JPH05136020A (ja) | 1991-11-11 | 1991-11-11 | 半導体装置の露光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294653A JPH05136020A (ja) | 1991-11-11 | 1991-11-11 | 半導体装置の露光方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136020A true JPH05136020A (ja) | 1993-06-01 |
Family
ID=17810557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3294653A Withdrawn JPH05136020A (ja) | 1991-11-11 | 1991-11-11 | 半導体装置の露光方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136020A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027743A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 샷 패턴 형성방법 |
| JP2006209019A (ja) * | 2005-01-31 | 2006-08-10 | Fujitsu Ltd | 配線接続方法、レチクル、及び半導体装置 |
| US7410736B2 (en) | 2003-09-30 | 2008-08-12 | Asml Holding N.V. | Methods and systems to compensate for a stitching disturbance of a printed pattern in a maskless lithography system not utilizing overlap of the exposure zones |
| US7630054B2 (en) | 2003-09-30 | 2009-12-08 | Asml Holding N.V. | Methods and systems to compensate for a stitching disturbance of a printed pattern |
| US7777861B2 (en) | 2003-09-30 | 2010-08-17 | Asml Holding N.V. | Methods, systems, and computer program products for printing patterns on photosensitive surfaces |
| JP2010205800A (ja) * | 2009-02-27 | 2010-09-16 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| US7838957B2 (en) * | 2002-09-20 | 2010-11-23 | Canon Kabushiki Kaisha | Semiconductor device having a plurality of photoelectric conversion elements, a transfer transistor, an amplifying transistor, a reset transistor, and a plurality of wirings defining an aperture of the photoelectric conversion elements |
| JP2013174728A (ja) * | 2012-02-24 | 2013-09-05 | Canon Inc | フォトマスク及び半導体装置の製造方法 |
| JPWO2014109044A1 (ja) * | 2013-01-11 | 2017-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10332783B2 (en) | 2017-04-19 | 2019-06-25 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device, and semiconductor device |
| WO2021237552A1 (zh) * | 2020-05-28 | 2021-12-02 | 京东方科技集团股份有限公司 | 掩膜板、曝光方法和触控面板 |
| WO2022035122A1 (ko) * | 2020-08-10 | 2022-02-17 | 동우 화인켐 주식회사 | 배선 중첩부를 갖는 터치 센서 |
-
1991
- 1991-11-11 JP JP3294653A patent/JPH05136020A/ja not_active Withdrawn
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027743A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 샷 패턴 형성방법 |
| US8183084B2 (en) | 2002-09-20 | 2012-05-22 | Canon Kabushiki Kaisha | Methods of manufacturing solid state image pickup devices |
| US7838957B2 (en) * | 2002-09-20 | 2010-11-23 | Canon Kabushiki Kaisha | Semiconductor device having a plurality of photoelectric conversion elements, a transfer transistor, an amplifying transistor, a reset transistor, and a plurality of wirings defining an aperture of the photoelectric conversion elements |
| US7688423B2 (en) | 2003-09-30 | 2010-03-30 | Asml Holding N.V. | Methods and systems to compensate for a stitching disturbance of a printed pattern in a maskless lithography system not utilizing overlap of the exposure zones |
| US7773199B2 (en) | 2003-09-30 | 2010-08-10 | Asml Holding N.V. | Methods and systems to compensate for a stitching disturbance of a printed pattern |
| US7777861B2 (en) | 2003-09-30 | 2010-08-17 | Asml Holding N.V. | Methods, systems, and computer program products for printing patterns on photosensitive surfaces |
| US7630054B2 (en) | 2003-09-30 | 2009-12-08 | Asml Holding N.V. | Methods and systems to compensate for a stitching disturbance of a printed pattern |
| US7410736B2 (en) | 2003-09-30 | 2008-08-12 | Asml Holding N.V. | Methods and systems to compensate for a stitching disturbance of a printed pattern in a maskless lithography system not utilizing overlap of the exposure zones |
| JP2006209019A (ja) * | 2005-01-31 | 2006-08-10 | Fujitsu Ltd | 配線接続方法、レチクル、及び半導体装置 |
| US8264064B2 (en) | 2009-02-27 | 2012-09-11 | Fujitsu Semiconductor Limited | Semiconductor device |
| JP2010205800A (ja) * | 2009-02-27 | 2010-09-16 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2013174728A (ja) * | 2012-02-24 | 2013-09-05 | Canon Inc | フォトマスク及び半導体装置の製造方法 |
| US8852830B2 (en) | 2012-02-24 | 2014-10-07 | Canon Kabushiki Kaisha | Photomask and semiconductor apparatus manufacturing method |
| JPWO2014109044A1 (ja) * | 2013-01-11 | 2017-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10332783B2 (en) | 2017-04-19 | 2019-06-25 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device, and semiconductor device |
| WO2021237552A1 (zh) * | 2020-05-28 | 2021-12-02 | 京东方科技集团股份有限公司 | 掩膜板、曝光方法和触控面板 |
| WO2022035122A1 (ko) * | 2020-08-10 | 2022-02-17 | 동우 화인켐 주식회사 | 배선 중첩부를 갖는 터치 센서 |
| US11941221B2 (en) | 2020-08-10 | 2024-03-26 | Dongwoo Fine-Chem Co., Ltd. | Touch sensor having wiring overlapping part |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7137092B2 (en) | Layout method of semiconductor integrated circuit, layout structure thereof, and photomask for forming the layout structure | |
| JPH05136020A (ja) | 半導体装置の露光方法 | |
| JP2003506902A (ja) | 集積回路の電源経路指定および接地経路指定 | |
| US20100001763A1 (en) | Semiconductor integrated circuit, layout design method of semiconductor integrated circuit, and layout program product for same | |
| JPS62198133A (ja) | 半導体論理集積回路の論理セル配置方法 | |
| US6484303B2 (en) | Apparatus for layout designing of semiconductor device, method of layout designing, and semiconductor device | |
| US20010004765A1 (en) | Method of checking exposure patterns formed over photo-mask | |
| JP3340267B2 (ja) | 半導体記憶装置における配線形成方法 | |
| KR100480618B1 (ko) | 개선된 리던던시 스킴을 가지는 반도체 메모리 장치 | |
| EP0414412A2 (en) | Semiconductor integrated circuit device having wiring layers | |
| JP4209577B2 (ja) | ビア形成領域決定方法 | |
| JPS60194520A (ja) | 半導体素子パタ−ン | |
| JPH10335606A (ja) | 半導体装置とその製造方法 | |
| KR100541550B1 (ko) | 배선 포토 마스크들 및 그를 이용한 반도체 장치의제조방법들 | |
| JP3173173B2 (ja) | 半導体装置の製造方法 | |
| JPH0464230A (ja) | 大面積集積回路 | |
| JP2004294664A (ja) | レチクルの作成方法、およびレチクルの作成プログラム | |
| JPH0748105B2 (ja) | フォトマスク | |
| JPH10107209A (ja) | 半導体装置及びその製造方法 | |
| JP3057767B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3866322B2 (ja) | 半導体集積回路搭載ウェハ及び半導体集積回路装置の製造方法 | |
| JPH02283024A (ja) | ウエハ・スケール・インテグレーション回路 | |
| JPS63187648A (ja) | ゲ−トアレイ | |
| KR20000003883A (ko) | 반도체 메모리 장치 | |
| JP2003243510A (ja) | 半導体装置及びその設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |