JP2006209019A - 配線接続方法、レチクル、及び半導体装置 - Google Patents
配線接続方法、レチクル、及び半導体装置 Download PDFInfo
- Publication number
- JP2006209019A JP2006209019A JP2005024326A JP2005024326A JP2006209019A JP 2006209019 A JP2006209019 A JP 2006209019A JP 2005024326 A JP2005024326 A JP 2005024326A JP 2005024326 A JP2005024326 A JP 2005024326A JP 2006209019 A JP2006209019 A JP 2006209019A
- Authority
- JP
- Japan
- Prior art keywords
- shot
- wiring
- wiring pattern
- chip
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【解決手段】レチクル1には、ウェハ上のチップ領域4内に転写する配線パターン5(5a,5b)と、スクライブ領域6内に転写する配線パターン7(7a,7b)とが形成されている。それら各配線パターン5,7のうち、ショット領域間を跨ぐ態様でチップ領域4内の配線パターン5aに対して接続されるスクライブ領域6内の配線パターン7aには、同配線パターン5aとオーバーラップして接続されるオーバーラップ配線部OLが形成されている。
【選択図】 図1
Description
近年、例えば電子商取引などで使用されるICカードが普及している。このICカードには、個人認証や電子マネーなど、極めて機密性の高い情報が書き込まれたICチップが搭載されている。ICチップは、一般には不揮発性メモリ、例えば強誘電体不揮発性メモリ(FeRAM)などにより構成されている。このような機密情報を扱う用途に使用されるICチップにあっては、その製造工程でも高いレベルでのセキュリティーの確保が要求されている。
まず、ウェハ23上のショット領域S1を露光する。次に、ショット領域間でスクライブ領域26が重なり合うように、ウェハ23を図中右方向に距離Lシフトさせ(具体的にはウェハ23を載置しているステージを移動させる)、ショット領域S2を露光する。その際、ショット領域S1の露光時に右端のスクライブ領域26内に形成される配線パターン27a,27bは、ショット領域S2の露光時に遮光帯28によって多重露光が禁止される。これにより、配線パターン27a,27bの消失は防がれる。また、このとき遮光帯28はスクライブ幅Ws(図8)に対応した幅で形成されているため、ショット領域間を跨ぐスクライブ領域26内の配線パターン27aとチップ領域24内の配線パターン25aとの接続も正常に行われる。
図1は、本実施の形態の配線接続方法において使用するレチクルを模式的に示す平面図であり、(a)は全体イメージ、(b)は(a)の一部拡大イメージを示す。
図2は、ショットずれが発生しなかった場合のショット展開イメージを示す平面図である。なお、図では2ショット分の展開例について示す。図3は、図2に示すパターン転写後のウェハ3の出来上がりイメージを示す平面図である。
図4は、ショットずれが発生した場合のショット展開イメージを示す平面図である。なお、図では2ショット分の展開例について示す。図5は、図4に示すショットずれの発生部分を拡大して示す平面図である。図6は、図4に示すパターン転写後のウェハ3の出来上がりイメージを示す平面図である。
(1)ショット領域S1,S2間を跨いで接続するチップ領域4内の配線パターン5aとスクライブ領域6内の配線パターン7aとを、同配線パターン7aに延出形成したオーバーラップ配線部OLの配線長Exの分だけオーバーラップさせて接続するようにした。これにより、ショットずれが発生しなかった場合はもとより、そのようなショットずれが発生した場合にも、そのずれを吸収してそれら配線パターン5a,7a間の接続を保証することができる。
・上記実施の形態では、ショット領域S1,S2間を跨いで接続すべき配線パターンをチップ領域4内の配線パターン5aとスクライブ領域6内の配線パターン7aとしたが、必ずしもこれらに限定されない。すなわち、本発明の技術的思想は、ショット領域S1,S2間を跨いで接続すべき配線パターン同士を互いにオーバーラップさせる態様で接続する点を特徴とする。
(付記1)レチクルに描画された配線パターンをウェハ上の複数のショット領域に順次転写することにより、前記ウェハ上に形成する配線パターンを接続する配線接続方法であって、
前記ショット領域間を跨いで接続すべき配線パターン同士を互いにオーバーラップさせて接続することを特徴とする配線接続方法。
(付記2)レチクルに描画された配線パターンをウェハ上の複数のショット領域に順次転写することにより、前記ウェハ上のチップ領域内に形成する配線パターンと、前記チップ領域間のスクライブ領域内に形成する配線パターンとを接続する配線接続方法であって、
前記ショット領域間を跨いで接続する前記チップ領域内の配線パターンと前記スクライブ領域内の配線パターンとを互いにオーバーラップさせて接続することを特徴とする配線接続方法。
(付記3)前記ショット領域間を跨いで接続する前記チップ領域内の配線パターンと前記スクライブ領域内の配線パターンとを前記チップ領域内で互いにオーバーラップさせて接続する、付記2記載の配線接続方法。
(付記4)前記ショット領域間を跨いで接続する前記チップ領域内の配線パターンと前記スクライブ領域内の配線パターンとを前記スクライブ領域内で互いにオーバーラップさせて接続する、付記2記載の配線接続方法。
(付記5)前記ショット領域間を跨いで接続する互いの配線パターン間のオーバーラップ量を前記ショット領域間で生じ得る露光位置のずれを吸収する値に設定した、付記1乃至4のいずれか一記載の配線接続方法。
(付記6)ウェハ上の複数のショット領域に順次転写することにより、前記ウェハ上のチップ領域内に形成する配線パターンと、前記チップ領域間のスクライブ領域内に形成する配線パターンとを接続するための配線パターンが描画されたレチクルであって、
前記ショット領域間を跨いで接続する前記チップ領域内の配線パターンと前記スクライブ領域内の配線パターンとのうちいずれか一方の配線パターンに、他方の配線パターンをオーバーラップさせて接続するためのオーバーラップ配線部を形成したことを特徴とするレチクル。
(付記7)付記6記載のレチクルを使用して製造された半導体装置。
2 遮光帯(レチクルカバー)
3 ウェハ
4 チップ領域
5,5a,5b チップ領域内の配線パターン
6 スクライブ領域
7,7a,7b スクライブ領域内の配線パターン
8 遮光帯
OL オーバーラップ配線部
Ex オーバーラップ配線部の配線長
S1,S2 ショット領域
d ショット領域間のずれ量
Ws スクライブ幅
L ショット領域間の距離
Claims (5)
- レチクルに描画された配線パターンをウェハ上の複数のショット領域に順次転写することにより、前記ウェハ上に形成する配線パターンを接続する配線接続方法であって、
前記ショット領域間を跨いで接続すべき配線パターン同士を互いにオーバーラップさせて接続することを特徴とする配線接続方法。 - レチクルに描画された配線パターンをウェハ上の複数のショット領域に順次転写することにより、前記ウェハ上のチップ領域内に形成する配線パターンと、前記チップ領域間のスクライブ領域内に形成する配線パターンとを接続する配線接続方法であって、
前記ショット領域間を跨いで接続する前記チップ領域内の配線パターンと前記スクライブ領域内の配線パターンとを互いにオーバーラップさせて接続することを特徴とする配線接続方法。 - 前記ショット領域間を跨いで接続する互いの配線パターン間のオーバーラップ量を前記ショット領域間で生じ得る露光位置のずれを吸収する値に設定した、
請求項1又は2記載の配線接続方法。 - ウェハ上の複数のショット領域に順次転写することにより、前記ウェハ上のチップ領域内に形成する配線パターンと、前記チップ領域間のスクライブ領域内に形成する配線パターンとを接続するための配線パターンが描画されたレチクルであって、
前記ショット領域間を跨いで接続する前記チップ領域内の配線パターンと前記スクライブ領域内の配線パターンとのうちいずれか一方の配線パターンに、他方の配線パターンをオーバーラップさせて接続するためのオーバーラップ配線部を形成したことを特徴とするレチクル。 - 請求項4記載のレチクルを使用して製造された半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005024326A JP2006209019A (ja) | 2005-01-31 | 2005-01-31 | 配線接続方法、レチクル、及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005024326A JP2006209019A (ja) | 2005-01-31 | 2005-01-31 | 配線接続方法、レチクル、及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006209019A true JP2006209019A (ja) | 2006-08-10 |
Family
ID=36965911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005024326A Pending JP2006209019A (ja) | 2005-01-31 | 2005-01-31 | 配線接続方法、レチクル、及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006209019A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218767A (ja) * | 2007-03-06 | 2008-09-18 | Nuflare Technology Inc | データ検証方法及び荷電粒子ビーム描画装置 |
JP2008304716A (ja) * | 2007-06-07 | 2008-12-18 | Jedat Inc | レチクル設計システム及びプログラム |
JP2017090747A (ja) * | 2015-11-12 | 2017-05-25 | ウシオ電機株式会社 | 露光装置、基板製造システム、露光方法、および基板製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136020A (ja) * | 1991-11-11 | 1993-06-01 | Fujitsu Ltd | 半導体装置の露光方法 |
JPH09190962A (ja) * | 1996-01-10 | 1997-07-22 | Nikon Corp | 半導体装置、レチクル、および投影露光方法 |
JPH09251954A (ja) * | 1996-01-10 | 1997-09-22 | Nikon Corp | 半導体装置、レチクル、および投影露光方法 |
JPH1167639A (ja) * | 1997-08-20 | 1999-03-09 | Nec Corp | 露光方法及び露光用マスク |
-
2005
- 2005-01-31 JP JP2005024326A patent/JP2006209019A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136020A (ja) * | 1991-11-11 | 1993-06-01 | Fujitsu Ltd | 半導体装置の露光方法 |
JPH09190962A (ja) * | 1996-01-10 | 1997-07-22 | Nikon Corp | 半導体装置、レチクル、および投影露光方法 |
JPH09251954A (ja) * | 1996-01-10 | 1997-09-22 | Nikon Corp | 半導体装置、レチクル、および投影露光方法 |
JPH1167639A (ja) * | 1997-08-20 | 1999-03-09 | Nec Corp | 露光方法及び露光用マスク |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218767A (ja) * | 2007-03-06 | 2008-09-18 | Nuflare Technology Inc | データ検証方法及び荷電粒子ビーム描画装置 |
JP2008304716A (ja) * | 2007-06-07 | 2008-12-18 | Jedat Inc | レチクル設計システム及びプログラム |
JP2017090747A (ja) * | 2015-11-12 | 2017-05-25 | ウシオ電機株式会社 | 露光装置、基板製造システム、露光方法、および基板製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100934918B1 (ko) | 식별 코드를 갖는 반도체 칩, 그 칩의 제조 방법, 및반도체 칩 관리 시스템 | |
JP4299420B2 (ja) | 逐次露光方法 | |
JP2010087301A (ja) | 半導体装置の製造方法 | |
US7880273B2 (en) | Method of manufacturing semiconductor device from semiconductor wafer | |
KR20140024230A (ko) | 기판 결함들의 영향을 최소화하는 euv 마스크들을 제조하는 방법 | |
JP2006209019A (ja) | 配線接続方法、レチクル、及び半導体装置 | |
JP4949734B2 (ja) | 半導体装置及びその設計方法 | |
JP2007019307A (ja) | 半導体ウエーハのおける位置精度検証用マークの形成方法、及びアライメント用マークの形成方法 | |
JP2003224049A (ja) | 位置ずれ検査マーク及びフォトマスク | |
US8365105B2 (en) | Method of performing optical proximity effect corrections to photomask pattern | |
JP2007019223A (ja) | 半導体装置の製造方法 | |
JP2007035729A (ja) | 半導体集積回路装置 | |
JP5979908B2 (ja) | フォトマスク及び半導体装置の製造方法 | |
WO2009034496A2 (en) | Wafer, method of manufacturing integrated circuits on a wafer, and method of storing data about said circuits | |
JP2008129477A (ja) | フォトマスク作成装置及びフォトマスク検査装置 | |
US8141009B2 (en) | Preparing data for hybrid exposure using both electron beam exposure and reticle exposure in lithographic process | |
JP2004172196A (ja) | 半導体装置の製造方法 | |
JP2006344989A (ja) | 半導体装置の製造方法 | |
JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
JP3955457B2 (ja) | フォトマスク及びウェハ基板の露光方法 | |
KR101152818B1 (ko) | 마스크 레이아웃 | |
JPH0864502A (ja) | 半導体装置製造用フォトマスク | |
JP3150461B2 (ja) | 高集積電子回路装置とその製造方法 | |
JP2008053474A (ja) | ウェハ及びそれを用いた半導体装置の製造方法 | |
KR20060116491A (ko) | 포토마스크 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110104 |