JP5979908B2 - フォトマスク及び半導体装置の製造方法 - Google Patents
フォトマスク及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5979908B2 JP5979908B2 JP2012039132A JP2012039132A JP5979908B2 JP 5979908 B2 JP5979908 B2 JP 5979908B2 JP 2012039132 A JP2012039132 A JP 2012039132A JP 2012039132 A JP2012039132 A JP 2012039132A JP 5979908 B2 JP5979908 B2 JP 5979908B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- line
- line pattern
- connection
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
図1乃至3を参照しながら、第1実施形態のフォトマスク、及び半導体装置の製造方法(特に、露光方法)を説明する。図1(a)に例示されるように、基板100の上にデバイス乃至チップを形成すべき領域を複数の領域に分割し、該複数の領域を個別に露光する場合、各領域の周辺にはフォトマスクの位置合わせ誤差を考慮した部分(以下、「周辺部」)が設けられる。図1(b)は、該複数の領域のうちの1つの領域R0、及びその周辺部10を示している。周辺部10は、領域R0の内側の一部と外側の一部とを含んでいる。即ち、個々の露光工程において用いられる各フォトマスクのマスクパターンは、デバイス乃至チップを形成すべき領域のパターンと該領域の周辺部のパターンとを含む。そして、例えば、領域R0と、領域R0に隣接する領域とにまたがって配されるラインパターンは、それぞれ領域ごとに個別になされる露光工程を経て、後に一括して現像されることによって形成される。よって、この周辺部10は、複数回の露光、いわゆる多重露光がなされる。ここで、それぞれのフォトマスクには、マスク位置の合わせ誤差が生じても、これらのラインパターンが互いに接続されるように、周辺部10に対応する部分に接続パターンが配される。この接続パターンは、各領域を個別に露光する場合において、フォトマスクの位置合わせ誤差が生じた場合でも、その領域と隣接する領域との接続を確保する役割を果たしている。
図4を参照しながら、第2実施形態のフォトマスク、及び半導体装置の製造方法(特に、露光方法)を説明する。第1実施形態と同様にして、基板上の互いに隣り合う2つの領域(第1領域R1及び第2領域R2)を個別に露光して半導体集積回路パターンを形成する場合を考える。
図5を参照しながら、第3実施形態を説明する。第3実施形態は、以下に述べる点で第2実施形態と異なる。まず、図5(a)に示されるように、第1仮想線F1から第1接続パターン411の中心線41C1までの距離は、第1仮想線F1から第1ラインパターン401の中心線40C1までの距離よりも大きい。ここで、第1仮想線F1は、第1ラインパターン401と第3ラインパターン403との間に第1方向Xに沿って延びている線である。また、図5(b)に示されるように、第2仮想線F2から第2接続パターン412の中心線41C2までの距離は、第2仮想線F2から第2ラインパターン402の中心線40C2までの距離よりも大きい。ここで、第2仮想線F2は、第2ラインパターン402と第3ラインパターン403との間に第1方向Xに沿って延びている線である。
Claims (4)
- 基板上の領域を露光するためのフォトマスクであって、
前記フォトマスクのマスクパターンは、互いに隣接するように第1方向に沿って配された第1ラインパターン及び第2ラインパターンと、前記第1ラインパターンに接触するように前記領域の周辺部に対応する部分に配された第1接続パターンと、前記第2ラインパターンに接触するように前記周辺部に対応する部分に配された第2接続パターンとを有し、
前記第1接続パターンは、前記第1ラインパターンよりも前記第1方向と直交する第2方向の幅が広く、前記第2接続パターンは、前記第2ラインパターンよりも前記第2方向の幅が広く、
前記第1ラインパターンと前記第2ラインパターンとの間に前記第1方向に沿って延びる仮想線から前記第1接続パターンの中心線までの距離は、前記仮想線から前記第1ラインパターンの中心線までの距離よりも大きく、
前記仮想線から前記第2接続パターンの中心線までの距離は、前記仮想線から前記第2ラインパターンの中心線までの距離よりも大きい、
ことを特徴とするフォトマスク。 - 基板上の領域を露光するためのフォトマスクであって、
前記フォトマスクのマスクパターンは、第1方向に沿って配された第1ラインパターン及び第2ラインパターンと、前記第1ラインパターンと前記第2ラインパターンとの間に前記第1方向に沿って配された第3ラインパターンと、前記第1ラインパターンに接触するように前記領域の周辺部に対応する部分に配された第1接続パターンと、前記第2ラインパターンに接触するように前記周辺部に配された第2接続パターンと、前記第3ラインパターンに接触するように前記周辺部に対応する部分に配された第3接続パターンとを形成するためのマスクパターンを有し、
前記第1乃至第3接続パターンのうち前記第1接続パターンは、前記第1ラインパターンよりも前記第1方向と直交する第2方向の幅が広く、前記第1乃至第3接続パターンのうち前記第2接続パターンは、前記第2ラインパターンよりも前記第2方向の幅が広く、
前記第1ラインパターンと前記第3ラインパターンとの間に前記第1方向に沿って延びる第1仮想線から前記第1接続パターンの中心線までの距離は、前記第1仮想線から前記第1ラインパターンの中心線までの距離よりも大きく、
前記第2ラインパターンと前記第3ラインパターンとの間に前記第1方向に沿って延びる第2仮想線から前記第2接続パターンの中心線までの距離は、前記第2仮想線から前記第2ラインパターンの中心線までの距離よりも大きい、
ことを特徴とするフォトマスク。 - 基板上の互いに隣り合う第1領域及び第2領域を個別に露光して半導体集積回路パターンを形成する半導体装置の製造方法であって、
前記基板の第1領域及びその周辺部を露光する第1工程であって、
第1方向に沿って前記第1領域に形成される第1ラインパターンに対応する領域と、
前記第1ラインパターンに隣接するように形成される第2ラインパターンに対応する領域と、
前記第1ラインパターンに接触するように前記第1領域の周辺部に形成される第1接続パターンに対応する領域と、
前記第2ラインパターンに接触するように当該周辺部に形成される第2接続パターンに対応する領域と
のそれぞれを露光する第1工程と、
前記基板の第2領域及びその周辺部を露光する第2工程であって、
前記第1方向に沿って前記第2領域に形成され且つ前記第1ラインパターンと接続されるべき第3ラインパターンに対応する領域と、
前記第3ラインパターンに隣接するように形成され且つ前記第2ラインパターンと接続されるべき第4ラインパターンに対応する領域と、
前記第3ラインパターンに接触するように前記第2領域の周辺部に形成される第3接続パターンに対応する領域と、
前記第4ラインパターンに接触するように当該周辺部に形成される第4接続パターンに対応する領域と
のそれぞれを露光する第2工程と、を含み、
前記第1接続パターンは、前記第1ラインパターンよりも前記第1方向と直交する第2方向の幅が広く、前記第2接続パターンは、前記第2ラインパターンよりも前記第2方向の幅が広く、前記第3接続パターンは、前記第3ラインパターンよりも前記第2方向の幅が広く、前記第4接続パターンは、前記第4ラインパターンよりも前記第2方向の幅が広く、
前記第1及び前記第3ラインパターンと前記第2及び前記第4ラインパターンとの間に前記第1方向に沿って延びる仮想線から前記第1接続パターンの中心線までの距離は、前記仮想線から前記第1ラインパターンの中心線までの距離よりも大きく、前記仮想線から前記第2接続パターンの中心線までの距離は、前記仮想線から前記第2ラインパターンの中心線までの距離よりも大きく、前記仮想線から前記第3接続パターンの中心線までの距離は、前記仮想線から前記第3ラインパターンの中心線までの距離よりも大きく、前記仮想線から前記第4接続パターンの中心線までの距離は、前記仮想線から前記第4ラインパターンの中心線までの距離よりも大きい、
ことを特徴とする半導体装置の製造方法。 - 基板上の互いに隣り合う第1領域及び第2領域を個別に露光して半導体集積回路パターンを形成する半導体装置の製造方法であって、
前記基板の第1領域及びその周辺部を露光する第1工程であって、
第1方向に沿って前記第1領域に形成される第1ラインパターン及び第2ラインパターンに対応する領域と、
前記第1ラインパターンと前記第2ラインパターンとの間に前記第1方向に沿って前記第1領域に形成される第3ラインパターンに対応する領域と、
前記第1ラインパターンと接触するように前記第1領域の周辺部に形成される第1接続パターンに対応する領域と、
前記第2ラインパターンと接触するように当該周辺部に形成される第2接続パターンに対応する領域と、
前記第3ラインパターンと接触するように当該周辺部に形成される第3接続パターンに対応する領域と
のそれぞれを露光する第1工程と、
前記基板の第2領域及びその周辺部を露光する第2工程であって、
第1方向に沿って前記第2領域に形成され且つ前記第1ラインパターンと接続されるべき第4ラインパターンに対応する領域と、
第1方向に沿って前記第2領域に形成され且つ前記第2ラインパターンと接続されるべき第5ラインパターンに対応する領域と、
前記第4ラインパターンと前記第5ラインパターンとの間に前記第1方向に沿って前記第2領域に形成される第6ラインパターンに対応する領域と、
前記第4ラインパターンと接触するように前記第2領域の周辺部に形成される第4接続パターンに対応する領域と、
前記第5ラインパターンと接触するように当該周辺部に形成される第5接続パターンに対応する領域と、
前記第6ラインパターンと接触するように当該周辺部に形成される第6接続パターンに対応する領域と
のそれぞれに対応する領域を露光する第2工程と、を含み、
前記第1乃至第6接続パターンのうち前記第1接続パターンは、前記第1ラインパターンよりも前記第1方向と直交する第2方向の幅が広く、前記第1乃至第6接続パターンのうち前記第2接続パターンは、前記第2ラインパターンよりも前記第2方向の幅が広く、前記第1乃至第6接続パターンのうち前記第6接続パターンは、前記第6ラインパターンよりも前記第2方向の幅が広い、
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012039132A JP5979908B2 (ja) | 2012-02-24 | 2012-02-24 | フォトマスク及び半導体装置の製造方法 |
US13/770,012 US8852830B2 (en) | 2012-02-24 | 2013-02-19 | Photomask and semiconductor apparatus manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012039132A JP5979908B2 (ja) | 2012-02-24 | 2012-02-24 | フォトマスク及び半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013174728A JP2013174728A (ja) | 2013-09-05 |
JP2013174728A5 JP2013174728A5 (ja) | 2015-04-09 |
JP5979908B2 true JP5979908B2 (ja) | 2016-08-31 |
Family
ID=49003228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012039132A Active JP5979908B2 (ja) | 2012-02-24 | 2012-02-24 | フォトマスク及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8852830B2 (ja) |
JP (1) | JP5979908B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5957059B2 (ja) * | 2014-10-21 | 2016-07-27 | 欣永立企業有限公司 | タッチセンサの電極回路 |
KR102275708B1 (ko) * | 2015-04-24 | 2021-07-09 | 삼성전자주식회사 | 디스플레이 드라이버 집적 회로의 제조 방법 |
JP6745712B2 (ja) * | 2016-11-30 | 2020-08-26 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62147729A (ja) * | 1985-12-20 | 1987-07-01 | Nec Corp | 半導体装置の製造方法 |
JPH01276717A (ja) * | 1988-04-28 | 1989-11-07 | Fujitsu Ltd | 半導体の露光方法 |
JPH05136020A (ja) * | 1991-11-11 | 1993-06-01 | Fujitsu Ltd | 半導体装置の露光方法 |
JP4075019B2 (ja) | 1996-01-10 | 2008-04-16 | 株式会社ニコン | 固体撮像装置 |
JPH09251954A (ja) | 1996-01-10 | 1997-09-22 | Nikon Corp | 半導体装置、レチクル、および投影露光方法 |
JP3102384B2 (ja) * | 1997-08-20 | 2000-10-23 | 日本電気株式会社 | 露光方法及び露光用マスク |
JPH11162836A (ja) | 1997-11-28 | 1999-06-18 | Nikon Corp | レチクル |
JP2004071631A (ja) * | 2002-08-01 | 2004-03-04 | Sony Corp | マスクパターン作成方法、マスクおよびレジストパターン形成方法 |
-
2012
- 2012-02-24 JP JP2012039132A patent/JP5979908B2/ja active Active
-
2013
- 2013-02-19 US US13/770,012 patent/US8852830B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130224637A1 (en) | 2013-08-29 |
US8852830B2 (en) | 2014-10-07 |
JP2013174728A (ja) | 2013-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002122976A5 (ja) | ||
JP5331195B2 (ja) | 半導体装置 | |
JP2002341513A (ja) | 露光用マスク及びそれを用いた半導体装置の製造方法 | |
JP5979908B2 (ja) | フォトマスク及び半導体装置の製造方法 | |
JP2016162942A (ja) | 形成方法 | |
JP2009042660A (ja) | 半導体装置、フォトマスク、半導体装置の製造方法およびパターンレイアウト方法 | |
JP2013109265A (ja) | マスクおよびパターン形成方法 | |
US20090233183A1 (en) | Exposure mask and a method of making a semiconductor device using the mask | |
TWI540379B (zh) | 光學接近修正方法 | |
JP2001203139A5 (ja) | ||
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
US10139723B2 (en) | Method of forming photomask | |
JP2009271174A (ja) | マスクパターン作成方法及びパターン形成方法 | |
JP2004012722A (ja) | フォトマスク及びパターン作製方法及び半導体装置 | |
KR101096191B1 (ko) | 콘택홀 형성 방법 | |
JP2010113195A (ja) | 露光用マスク及び半導体装置の製造方法 | |
JP2005283609A (ja) | 縮小投影露光装置用レチクル | |
JP3955457B2 (ja) | フォトマスク及びウェハ基板の露光方法 | |
CN112946993B (zh) | 光学邻近修正、光掩膜版制作及图形化方法 | |
KR100955168B1 (ko) | 노광마스크 및 이를 이용한 반도체소자의 형성방법 | |
US7687206B2 (en) | Mask pattern and method for forming the same | |
KR20070077383A (ko) | 노광 공정을 이용한 패턴 형성 방법 | |
US8815498B2 (en) | Method of forming tight-pitched pattern | |
KR20130022677A (ko) | 반도체 소자의 미세 패턴들의 배열을 형성하는 방법 | |
JP2008153306A (ja) | 半導体集積回路、ならびにその設計方法および設計プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160726 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5979908 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |