JP2008153306A - 半導体集積回路、ならびにその設計方法および設計プログラム - Google Patents
半導体集積回路、ならびにその設計方法および設計プログラム Download PDFInfo
- Publication number
- JP2008153306A JP2008153306A JP2006337489A JP2006337489A JP2008153306A JP 2008153306 A JP2008153306 A JP 2008153306A JP 2006337489 A JP2006337489 A JP 2006337489A JP 2006337489 A JP2006337489 A JP 2006337489A JP 2008153306 A JP2008153306 A JP 2008153306A
- Authority
- JP
- Japan
- Prior art keywords
- area
- semiconductor integrated
- integrated circuit
- pattern
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】従来の設計方法においては、配線パターンの面積率が小さいため、リソグラフィー工程でのDOFが小さくなってしまう。
【解決手段】一実施形態に係る設計方法は、半導体集積回路を構成する層に対して、最小単位パターンの面積を設定し、上記層内の回路パターンを上記最小単位パターンの組み合わせにより構成する半導体集積回路の設計方法であって、着目する回路パターンを含む所定面積の領域を設定するステップ(S12)と、上記領域内に含まれる全ての回路パターンが当該領域内に占める面積割合として定義される面積率を算出するステップ(S14)と、面積率が所定値以上であるか否かを判断するステップ(S16)と、を含む。
【選択図】図1
【解決手段】一実施形態に係る設計方法は、半導体集積回路を構成する層に対して、最小単位パターンの面積を設定し、上記層内の回路パターンを上記最小単位パターンの組み合わせにより構成する半導体集積回路の設計方法であって、着目する回路パターンを含む所定面積の領域を設定するステップ(S12)と、上記領域内に含まれる全ての回路パターンが当該領域内に占める面積割合として定義される面積率を算出するステップ(S14)と、面積率が所定値以上であるか否かを判断するステップ(S16)と、を含む。
【選択図】図1
Description
本発明は、半導体集積回路、ならびにその設計方法および設計プログラムに関する。
近年、半導体集積回路の微細化が進んでいる。その配線層においても、配線の最小線幅が90nmを切るような半導体集積回路が製造され始めている。この微細化要求に応じて、リソグラフィー技術の分野においては、露光波長の短波長化が鋭意進められている。
一般にリソグラフィーの分野では、露光波長の1/2以下のパターンを形成することは、ウエハ上に転写されたパターンの忠実度(fidelity)やパターン投影時の焦点深度(Depth of Focus: DOF)を確保する点から、困難であると考えられている。
半導体集積回路の回路形成に用いられる様々なパターン(図形)のうち、周期性のあるパターンでは比較的焦点深度が広く得られる。これに対して、孤立したドット形状のような周期性のないパターンでは焦点深度が狭く、また転写パターンのマスクパターンに対する忠実度も低下することが知られている。
パターン忠実度の不足を補う技術として、マスクパターンに対してOPC(Optical Proximity Correction: 光近接効果補正)を行なう技術が一般的に用いられている。特許文献1には、着目する配線に対して太らせ処理を実施したうえで、他の層のパターンとの配置マージンの確認を行う方法が開示されている。
一方、近年、回路規模が極端に大きくなり物理設計が困難になった結果、図9に示したように、半導体集積回路の各層、例えば配線層における回路パターンを、最小単位パターンの組み合わせにより構成する設計方法が採用されだしている。
図9においては、最小単位パターンを一辺90nmの正方形とし、一例として11行10列の最小単位パターンで構成される格子(領域)内に、この最小単位パターンから構成される配線パターン101を配置している。図9では、4個の最小単位パターンから構成されるI字の配線パターン101を示している。配線パターン101の最小線幅は90nm、長さは360(=4×90)nmである。このように格子(領域)内に最小単位パターンを配置することにより、物理的な設計を行なう方法を、以下ではグリッド設計と呼ぶことにする。
配線パターンを最小単位パターンの組み合わせで構成することにより、中間的な寸法の配線が排除されるので、配線層のデータ量を大きく削減することが可能となる。このため、物理設計とその後のフォトマスクの作製が容易になる。
また、一般的なシステムLSIは、インバータ、NAND、NOR等の基本的機能を実現する機能単位回路部(プリミテイブ部と呼ばれる)と、アナログコア部、I/O部等から構成される。機能単位回路部は、通常1種類のシステムLSIにつき、数十から数百種類存在する。
システムLSIのチップ面積の大部分は、複数種類の機能単位回路が複数箇所で使用されてなるロジック回路で占められるため、機能単位回路部には面積節減のため最小線幅、および最小線間(スペース)幅からなる設計基準が適用されるのが一般的である。
特開2005−62601号公報
以上記載のシステムLSIは、上述のように、複数の機能単位回路部とアナログコア部、I/O部等から構成され、機能単位回路部には各層における最小線幅、および最小線間幅が適用される。グリッド設計において、最小線幅90nm、および最小線間幅90nmが設定された場合に、例えば図10に示したような配線パターン102,103が機能単位回路部に形成される。
しかし、図9および図10においては、配線パターンの面積率が小さいため、リソグラフィー工程でのDOFが小さくなってしまう。このことは、半導体集積回路の製造歩留まりを低下させる一因である。なお、配線パターンの面積率とは、着目する配線パターンを含む所定面積の領域内に含まれる全ての配線パターンが当該領域内に占める面積割合のことである。
本発明による半導体集積回路の設計方法は、半導体集積回路を構成する層に対して、最小単位パターンの面積を設定し、上記層内の回路パターンを上記最小単位パターンの組み合わせにより構成する半導体集積回路の設計方法であって、着目する回路パターンを含む所定面積の領域を設定するステップと、上記領域内に含まれる全ての上記回路パターンが当該領域内に占める面積割合として定義される面積率を算出するステップと、上記面積率が所定値以上であるか否かを判断するステップと、を含むことを特徴とする。
この設計方法においては、上記面積率が所定値以上であるか否かが判断される。したがって、その判断結果を利用することにより、面積率が所定値を下回る領域に着目する回路パターンが配置された状態で、リソグラフィー工程が行われるのを防ぐことが可能となる。これにより、リソグラフィー工程において充分に大きなDOFを得ることができる。
本発明による半導体集積回路の設計プログラムは、半導体集積回路を構成する層に対して、最小単位パターンの面積を設定し、上記層内の回路パターンを上記最小単位パターンの組み合わせにより構成する半導体集積回路の設計プログラムであって、着目する回路パターンを含む所定面積の領域を設定するステップと、上記領域内に含まれる全ての上記回路パターンが当該領域内に占める面積割合として定義される面積率を算出するステップと、上記面積率が所定値以上であるか否かを判断するステップと、をコンピュータに実行させることを特徴とする。
この設計プログラムは、上記面積率が所定値以上であるか否かの判断をコンピュータに実行させる。したがって、その判断結果を利用することにより、面積率が所定値を下回る領域に着目する回路パターンが配置された状態で、リソグラフィー工程が行われるのを防ぐことが可能となる。これにより、リソグラフィー工程において充分に大きなDOFを得ることができる。
また、本発明による半導体集積回路は、ロジック回路を含む半導体集積回路であって、当該半導体集積回路を構成する特定の層において上記ロジック回路を構成する回路パターンは、最小単位パターンの組み合わせにより構成されており、上記回路パターンのうち最小面積基準値に等しい面積を有する回路パターンを着目する回路パターンとしたとき、上記着目する回路パターンを含む所定面積の領域内に含まれる全ての上記回路パターンが当該領域内に占める面積割合として定義される面積率は、全ての上記着目する回路パターンについて19%以上であり、上記領域の面積である上記所定面積は、上記最小単位パターンの面積の25倍以上400倍以下であることを特徴とする。
この半導体集積回路においては、着目する全ての回路パターンについて、所定面積の領域における回路パターンの面積率が19%以上とされている。これにより、当該半導体集積回路の製造時のリソグラフィー工程においては、充分に大きなDOFを得ることができる。
本発明によれば、製造歩留まりの向上に適した構造の半導体集積回路、ならびにその設計方法および設計プログラムが実現される。
以下、図面を参照しつつ、本発明の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
(第1実施形態)
(第1実施形態)
図1は、本発明による半導体集積回路の設計方法の第1実施形態を示すフローチャートである。この設計方法は、半導体集積回路を物理的に構成する層に対して、最小単位パターンの面積を設定し、上記層内の回路パターンを上記最小単位パターンの組み合わせにより構成する半導体集積回路の設計方法であって、着目する回路パターンを含む所定面積の領域を設定するステップ(S12)と、上記領域内に含まれる全ての回路パターンが当該領域内に占める面積割合として定義される面積率を算出するステップ(S14)と、面積率が所定値以上であるか否かを判断するステップ(S16)と、を含むものである。さらに、本実施形態の設計方法は、面積率が所定値以上でないと判断された場合に、着目する回路パターンの配置を取り止めるステップ(S18)を更に含む。
本実施形態に係る半導体集積回路の設計プログラムは、これらのステップ(S12,S14,S16,S18)をコンピュータに実行させるものである。
上記半導体集積回路は、ロジック回路部、アナログコア部、I/O部等から構成される。また、ロジック回路部は、インバータ、NAND、NOR等の基本的機能を実現する複数の機能単位回路部から構成される。本実施形態において上記各ステップは、ロジック回路に対してのみ実行される。なお、ロジック回路の全体に対して上記各ステップを一括して実行してもよいし、ロジック回路を複数の領域に分割し、領域毎に上記各ステップを実行してもよい。
グリッド設計においては、パターンの最小線幅、およびパターン間の最小線幅(最小線間幅)は、基本的に最小単位パターンの大きさにより決まる。図9および図10に示した例では、最小単位パターンが縦横90nmの正方形であるので、最小線幅および最小線間幅は共に90nmに設定される。最小線間幅を2つの最小単位パターンと設定すれば、最小線幅は90nm、最小線間幅は180nmに設定される。最小単位パターンの大きさを縦横で変えれば、縦横で最小線幅および最小線間幅を変えることができる。
リソグラフィー工程においては、周期性を持つラインパターンより孤立ラインパターンの方が焦点深度は小さくなる。また、一方向に大きな長さを持つ孤立ラインパターンよりも、ドットパターンのような短いパターンの方が更に焦点深度が小さくなる。このため、物理設計においては、最小線幅および最小線間幅の基準だけでなく、最小面積の基準値が設定されることがある。
図2は、システムLSI製品の第1層目配線層において、ロジック回路を構成する配線の一部の領域を抜き出して例示したものである。最小単位パターンは、1辺が100nm以下の矩形状であることが好ましい。以下の説明では、最小単位パターンが1辺90nmの正方形状であるとする。本例において最小面積基準値は、最小単位パターンの面積の3倍、すなわち24,300(=3×90×90)nm2に設定される。24,300nm2未満の面積を持つ配線パターンは,この第1層目配線層内には存在しない。
まず、第1層目配線層中の、ロジック回路を構成する配線のデータから、最小面積基準値に等しい面積を有する配線パターンが抽出され、特定される。図2においては、配線パターン12および配線パターン14がこれに該当する。本例では、最小面積基準値に等しい面積を有する配線パターンのみが、着目する配線パターンとして抽出される。ただし、図3に示したように、最小面積基準値に等しい面積を有する配線パターン12に加えて、それより大きな面積を有する配線パターン15を、着目する配線パターンとして抽出してもよい。
次に、図2に戻って、着目する配線パターン12,14の各々について、当該配線パターンを含むように所定面積の領域(以下、所定面積領域という)が設定される。本例では、着目する各配線パターン12,14の+X方向、−X方向、+Y方向および−Y方向のそれぞれに、何れも最小単位パターン3個分を拡大した領域を所定面積領域(線L1で囲まれた領域)とする。この所定面積領域は、X方向が9の最小面積単位で、Y方向が7の最小面積単位で構成され、面積は510,300(9×7×90×90)nm2となる。
なお、所定面積領域を設定するための最小単位パターンの着目する配線パターンからの拡大数は3に限定されない。また、+X方向、−X方向、+Y方向および−Y方向の拡大数は、相異なっていてもよい。ただし、以下で説明するように、所定面積領域はXおよびYのいずれの方向に対しても、最小単位パターン5個乃至20個で構成されることが好ましい。すなわち、所定面積領域は、m×n個(mおよびnはそれぞれ5以上20以下の整数)の最小単位パターンが隙間なく二次元的に配列されて得られる領域に等しいことが好ましい。図2に示した例は、m=9、n=7の場合に相当する。また、所定面積領域の面積は、最小単位パターンの面積の25倍以上400倍以下であることが好ましい。m、nが共に5以上20以下の整数ならば、この条件は満たされる。
続いて、所定面積領域内の配線パターンの面積率が計算される。例えば、配線パターン12を含む所定面積領域においては、配線パターン12自身を含めて、24個の最小単位パターンが含まれている。したがって、面積率は、38%(=24/63)となる。
ロジック回路全体に上記ステップを実施したところ、抽出された配線パターン(すなわち着目する配線パターン)の総数は67であった。所定面積領域内に含まれる最小単位パターン数N(着目する配線パターン自身も含む)を横軸に、その出現頻度を縦軸に取ると、結果は図4に示したようになった。配線パターン12を含む領域は、横軸のN=24に相当し、配線パターン14を含む領域は横軸のN=3に相当する。
次に横軸に同様にNを取り、縦軸に着目する配線パターンのレジストパターン段階での線幅を取ると、図5に示したようになった。線幅は露光時に焦点が完全に合っている場合("Best Focus"と表示)と、焦点が0.2μmずれている場合("Focus Offset=0.2μm"と表示)との2つの場合を示した。露光には波長193nmのアルゴンフロライドエキシマレーザーを光源とする縮小投影露光装置を用い、光学条件はNA(開口数)=0.75、σ=0.7とし、ポジ型化学増幅レジストを用いた。なお、配線はダマシンプロセスを用いて形成した。
図5から、N=10から15の間で(面積率15%から22%に相当)、Focus Offset=0.2μmのときの線幅が急激に変化していることが分かる。この理由の一つは、所定面積領域内の配線パターン周期性が乏しいことである。なお、図4において2以上の頻度数をもつNに対しては、頻度数に応じた複数の線幅のデータが存在することになるが、図5においてはこれら複数の線幅の平均値を代表値として示している。
図5の結果から、現在の物理設計データを許容する最小単位パターンの個数の下限を12に設定する。12個の最小単位パターンは面積率19%(=12/63)に相当する。したがって、面積率が所定値以上であるか否かを判断するステップにおける所定値は、19%以上に設定されることが好ましい。
19%を上記所定値とした場合、N=3およびN=9に、面積率が19%未満の所定面積領域が一つずつ存在する(図4参照)。本実施形態の場合、これらの所定面積領域においては、着目する配線パターンの配線が取り止められる。
本実施形態に係る半導体集積回路は、上述の設計方法により設計される。したがって、この半導体集積回路は、ロジック回路を含む半導体集積回路であって、当該半導体集積回路を構成する特定の層において上記ロジック回路を構成する回路パターンは、最小単位パターンの組み合わせにより構成されている。さらに、上記回路パターンのうち最小面積基準値に等しい面積を有する回路パターンを着目する回路パターンとしたとき、上記面積率は、全ての着目する回路パターンについて19%以上となっている。
本実施形態の効果を説明する。本実施形態においては、上記面積率が所定値以上であるか否かが判断される。したがって、その判断結果を利用することにより、面積率が所定値を下回る所定面積領域に着目する回路パターンが配置された状態で、リソグラフィー工程が行われるのを防ぐことが可能となる。本実施形態では、具体的に、面積率が所定値を下回る所定面積領域内での着目する配線パターンの配置を取り止めている。これにより、リソグラフィー工程において充分に大きなDOFを得ることができる。また、マスクパターンに対する実パターン(レジストパターンおよびそれをマスクにしてエッチングしたパターン)の忠実度も高くなる。
このようにリソグラフィー工程での焦点変動に対する寸法変動の大きい配線パターンを取り除くことにより、リソグラフィー工程での焦点深度の拡大が可能になり、製造歩留まりの向上を図ることができる。
焦点深度の増加が上記理由によるものであるから、所定面積領域は、上述のように、XおよびYの何れの方向についても最小単位パターン5個乃至20個で構成されることが好ましい。すなわち、所定面積領域を極めて大面積に設定すれば、当該領域の面積率は殆ど平均化されたものになってしまう。一方、所定面積領域を極めて小さく設定すれば、着目する配線自身により、面積率が所定値を超えてしまい、本実施形態により充分な効果が得られなくなる。
(第2の実施形態)
(第2の実施形態)
図6は、本発明による半導体集積回路の設計方法の第2実施形態を示すフローチャートである。面積率が所定値を下回った場合に、第1実施形態においては着目する配線パターンの配置を取り止めるステップ(図1参照)を実行した。これに対し、本実施形態においては、面積率が所定値(本実施形態においても19%とする)以上となるように、当該所定面積領域内に冗長な最小単位パターンを配置するステップ(S19)を実行する。本実施形態のその他のステップは、第1実施形態と同様である。
例えば、図7(a)において、所定面積領域内に着目する配線パターン22のみが存在する場合、当該領域における面積率は所定値を下回ることになる。面積率が所定値以上となるためには、所定面積領域内に少なくとも12個の最小単位パターンが必要であるから、少なくとも9(=12−3)個の冗長な最小単位パターンを追加する必要がある。この場合、追加したパターンにおいても、最小線幅基準、最小線間幅基準、および最小面積基準を満たすことが好ましい。追加する配線パターンの一例として、図7(a)に配線パターン24,26を示した。
配線パターン24,26の追加により、所定面積領域内の最小単位パターン数は13個となり、面積率が所定値以上となる。ただし、これらの配線パターン24,26は、ロジック回路の機能に影響を与えることはない。つまり、配線パターン24,26は、実質的にダミーパターンである。
なお、追加する冗長な最小単位パターンはダミーパターンに限定されるものではない。図7(b)に示すように、回路の機能を変えず、最小線幅基準、最小線間幅基準、および最小面積基準を満たす範囲において、配線パターン22の周囲を取り囲み、一体化する配線パターン28を追加してもよい。配線パターン28の追加により、所定面積領域内の最小単位パターン数は15となり、面積率が所定値以上となる。
本実施形態においても、上記面積率が所定値以上であるか否かが判断される。したがって、その判断結果を利用することにより、面積率が所定値を下回る所定面積領域に着目する回路パターンが配置された状態で、リソグラフィー工程が行われるのを防ぐことが可能となる。本実施形態では、具体的に、面積率が所定値以上となるように、当該所定面積領域内に冗長な最小単位パターンを配置している。これにより、リソグラフィー工程において充分に大きなDOFを得ることができる。本実施形態のその他の効果は、第1実施形態と同様である。
本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては、着目する回路パターンが、一方向に沿って互いに連結された複数の最小単位パターンによって構成された例を示した。すなわち、I字型の回路パターンの例を示した。しかし、着目する回路パターンは、図8(a)に示すように、二方向に沿って互いに連結された複数の最小単位パターンによって構成されていてもよい。すなわち、L字型の回路パターンであってもよい。あるいは、図8(b)に示すように、T字型の回路パターンであってもよい。
また、上記実施形態においては、回路パターンの一例として配線パターンを示した。しかし、回路パターンは、ゲート電極パターンまたはフィールド酸化膜パターンであってもよい。本発明は、大面積のゲート電極パターンまたはフィールド酸化膜パターンに対して適用すると、特に効果的である。
12 配線パターン
14 配線パターン
15 配線パターン
22 配線パターン
24 配線パターン
26 配線パターン
28 配線パターン
14 配線パターン
15 配線パターン
22 配線パターン
24 配線パターン
26 配線パターン
28 配線パターン
Claims (13)
- 半導体集積回路を構成する層に対して、最小単位パターンの面積を設定し、前記層内の回路パターンを前記最小単位パターンの組み合わせにより構成する半導体集積回路の設計方法であって、
着目する回路パターンを含む所定面積の領域を設定するステップと、
前記領域内に含まれる全ての前記回路パターンが当該領域内に占める面積割合として定義される面積率を算出するステップと、
前記面積率が所定値以上であるか否かを判断するステップと、
を含むことを特徴とする半導体集積回路の設計方法。 - 請求項1に記載の半導体集積回路の設計方法において、
前記面積率が前記所定値以上でないと判断された場合に、前記着目する回路パターンの配置を取り止めるステップを更に含む半導体集積回路の設計方法。 - 請求項1に記載の半導体集積回路の設計方法において、
前記面積率が前記所定値以上でないと判断された場合に、前記面積率が前記所定値以上となるように、前記領域内に冗長な最小単位パターンを配置するステップを更に含む半導体集積回路の設計方法。 - 請求項1乃至3いずれかに記載の半導体集積回路の設計方法において、
前記半導体集積回路は、ロジック回路を含み、
前記各ステップは、前記ロジック回路に対してのみ実行される半導体集積回路の設計方法。 - 請求項1乃至4いずれかに記載の半導体集積回路の設計方法において、
前記所定値は、19%以上の値に設定される半導体集積回路の設計方法。 - 請求項1乃至5いずれかに記載の半導体集積回路の設計方法において、
前記着目する回路パターンは、一方向に沿って互いに連結された複数の前記最小単位パターンによって構成されている半導体集積回路の設計方法。 - 請求項1乃至5いずれかに記載の半導体集積回路の設計方法において、
前記着目する回路パターンは、二方向に沿って互いに連結された複数の前記最小単位パターンによって構成されている半導体集積回路の設計方法。 - 請求項1乃至7いずれかに記載の半導体集積回路の設計方法において、
前記着目する回路パターンは、最小面積基準値に等しい面積を有する回路パターンを少なくとも含む半導体集積回路の設計方法。 - 請求項8に記載の半導体集積回路の設計方法において、
前記着目する回路パターンは、前記最小面積基準値に等しい面積を有する回路パターンである半導体集積回路の設計方法。 - 請求項1乃至9いずれかに記載の半導体集積回路の設計方法において、
前記領域の面積である前記所定面積は、前記最小単位パターンの面積の25倍以上400倍以下に設定される半導体集積回路の設計方法。 - 請求項10に記載の半導体集積回路の設計方法において、
前記最小単位パターンおよび前記領域は、共に矩形状であり、
前記領域は、m×n個(mおよびnはそれぞれ5以上20以下の整数)の前記最小単位パターンが隙間なく二次元的に配列されて得られる領域に等しい半導体集積回路の設計方法。 - 半導体集積回路を構成する層に対して、最小単位パターンの面積を設定し、前記層内の回路パターンを前記最小単位パターンの組み合わせにより構成する半導体集積回路の設計プログラムであって、
着目する回路パターンを含む所定面積の領域を設定するステップと、
前記領域内に含まれる全ての前記回路パターンが当該領域内に占める面積割合として定義される面積率を算出するステップと、
前記面積率が所定値以上であるか否かを判断するステップと、
をコンピュータに実行させることを特徴とする半導体集積回路の設計プログラム。 - ロジック回路を含む半導体集積回路であって、
当該半導体集積回路を構成する特定の層において前記ロジック回路を構成する回路パターンは、最小単位パターンの組み合わせにより構成されており、
前記回路パターンのうち最小面積基準値に等しい面積を有する回路パターンを着目する回路パターンとしたとき、前記着目する回路パターンを含む所定面積の領域内に含まれる全ての前記回路パターンが当該領域内に占める面積割合として定義される面積率は、全ての前記着目する回路パターンについて19%以上であり、
前記領域の面積である前記所定面積は、前記最小単位パターンの面積の25倍以上400倍以下であることを特徴とする半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006337489A JP2008153306A (ja) | 2006-12-14 | 2006-12-14 | 半導体集積回路、ならびにその設計方法および設計プログラム |
US11/950,549 US7831939B2 (en) | 2006-12-14 | 2007-12-05 | Semiconductor integrated circuit device featuring processed minimum circuit pattern, and design method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006337489A JP2008153306A (ja) | 2006-12-14 | 2006-12-14 | 半導体集積回路、ならびにその設計方法および設計プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008153306A true JP2008153306A (ja) | 2008-07-03 |
Family
ID=39529149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006337489A Pending JP2008153306A (ja) | 2006-12-14 | 2006-12-14 | 半導体集積回路、ならびにその設計方法および設計プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7831939B2 (ja) |
JP (1) | JP2008153306A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5629114B2 (ja) * | 2010-04-13 | 2014-11-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびそのパターンレイアウト方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368103A (ja) * | 2001-06-05 | 2002-12-20 | Hitachi Ltd | 半導体装置とその製造方法 |
JP2005062601A (ja) | 2003-08-18 | 2005-03-10 | Matsushita Electric Ind Co Ltd | フォトマスクパターン検証および補正方法 |
-
2006
- 2006-12-14 JP JP2006337489A patent/JP2008153306A/ja active Pending
-
2007
- 2007-12-05 US US11/950,549 patent/US7831939B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7831939B2 (en) | 2010-11-09 |
US20080148207A1 (en) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7908572B2 (en) | Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity | |
US7115343B2 (en) | Pliant SRAF for improved performance and manufacturability | |
KR101699134B1 (ko) | 비인쇄 더미 피쳐들을 갖는 집적 회로의 제조 방법 | |
JP5567248B2 (ja) | ゲートパターンを形成するための二重露光二重レジスト層プロセス | |
JP2009229669A (ja) | フォトマスク、そのフォトマスクを有する半導体装置の製造装置、およびそのフォトマスクを用いた半導体装置の製造方法 | |
JP2006519480A (ja) | 回路性能向上のための多重露光方法 | |
WO2007010621A1 (ja) | フォトマスクパターンデータの作成方法、そのフォトマスクパターンデータを用いて作成されたフォトマスク、及び、そのフォトマスクを用いた半導体装置の製造方法 | |
JP4852083B2 (ja) | パタンデータの作成方法およびパタンデータ作成プログラム | |
JP3976597B2 (ja) | マスクおよびその形成方法 | |
JP2007003997A (ja) | パターン作成方法、データ処理方法、半導体装置製造方法及びデータ処理プログラム | |
JP2016035967A (ja) | パターン形成方法 | |
JP2014081472A (ja) | 光近接効果補正方法、処理装置、プログラム、マスクの製造方法、及び半導体装置の製造方法 | |
JP2005189683A (ja) | ホールパターン設計方法、およびフォトマスク | |
JP2007102207A (ja) | 複雑度低減のためのルールベース光学近接効果補正における可変バイアス・ルールの作成および適用 | |
JP2009020393A (ja) | マスクパターン形成方法 | |
JP2002328460A (ja) | パターン形成方法、露光用マスクの形成方法及び露光用マスク | |
KR20090097471A (ko) | 노광마스크 및 이를 이용한 반도체소자의 형성방법 | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
Kotani et al. | Yield-enhanced layout generation by new design for manufacturability (DfM) flow | |
JP2008153306A (ja) | 半導体集積回路、ならびにその設計方法および設計プログラム | |
KR100815953B1 (ko) | 오프 그리드 방지를 위한 opc 처리방법 | |
JP2004279643A (ja) | フォトマスクの製造方法 | |
JP2007123342A (ja) | 半導体装置の製造方法。 | |
JP2008258425A (ja) | 標準セルおよびこれを有する半導体装置 | |
JP2008130897A (ja) | 集積回路のパターンレイアウト |