JP2006519480A - 回路性能向上のための多重露光方法 - Google Patents

Abstract

多重露光を使用して規則的に区切られたフィーチャー(feature;特徴)の最小の格子(grid)ピッチを減少させる光学リソグラフィ方法が開示される。要求される格子ピッチは、レイアウト時の格子制限の使用から生じる回路面積の増加を最小にするように選択される。必要な格子は、要求される格子ピッチより大きなマスク格子ピッチを有する少なくとも２つのインターリーブ(interleave)されたマスク格子に分解される。それぞれのマスク格子は露光され、要求される完全な格子がダイに焼付けされるまで必要な格子の部分が焼き付けられる。

Description

本願は、２００３年２月２７日に出願された米国特許仮出願第60/450,496号の優先権を主張し、その全体が参照としてここに組み入れられている。

本発明は光学リソグラフィに関し、より詳細には、本発明は、規則的に配置されたレイアウトの最小の格子ピッチを減少させるための、高度な光学リソグラフィ方法に関する。本発明の方法は、回路面積を減少させ、回路性能を向上させるために使用できる。

光学リソグラフィは、１００〜２００ｎｍの範囲に縮小される半導体フィーチャー(feature;特徴)のサイズにもかかわらず、依然として集積回路製造にとっての優勢な技術となっている。規定可能な最小サイズは限界寸法、すなわちＣＤと呼ばれ、以下の式で与えられる。

ここに、λは露光光の波長、ＮＡは投影システムの開口数、そしてｋ_ｌは工程関係因子である。ＣＤはｋ_ｌの減少とともに減少しうる。そして、固定したλとＮＡを有する特定の露光システムに対して、ｋ_ｌを減少することがＣＤを減少させる唯一の方法である。しかしながら、画像品質は、ｋ_ｌが０．７５を下回るまで減少すると、顕著に低下する。

解像度向上技術（ＲＥＴ）は、ｋ_ｌが０．７５未満であるときに、撮像品質を向上させるために使われる。ＲＥＴの例としては、修正された照明、位相シフトマスキング（ＰＳＭ）、および光近接効果補正（ＯＰＣ）を含む。

非特許文献１は、異なったマスクパターンに適する数種類の照射モードを開示している。しかしながら、撮像品質はパターンの大きさや形状に依存するだけではなく、それぞれのマスク・フィーチャーの局部環境にもよるので、照射光源を最適化するのは非常に難しい。例えば、無作為に配置されたコンタクトは密に間隔をあけられたコンタクトの面積と粗に間隔をあけられたコンタクトの面積とを、同一マスク上に作る。密な領域のために最適化された照射光源は、密な領域で高い撮像品質をもたらす反面、粗な領域では低い撮像品質をもたらす可能性がある。

レイアウト設計における回路製造可能性を考えると、ｋ_ｌ因子は製造しやすいレイアウトによってさらに減少する可能性がある、と予想される。そのようなレイアウトにおいては、回路パターン形状がリソグラフィ最適化をしやすくするために制限される。
A. K Wong著、「Resolution Enhancement Techniques in Optical Lithography （光学リソグラフィにおける解像度向上技術）」、SPIE Press、Washington、2001年

過度にリソグラフィしやすくすることは、レイアウトを縮小する上で非常に制限的となりうるので、回路面積が容認できないほど拡大する。したがって、リソグラフィを最適化して回路のＣＤを減少させる一方で、回路面積を拡大させないことを可能にする方法の必要性が依然として残る。

本発明の一つの実施態様は、格子ピッチによって特徴付けられた格子上に配置されるフィーチャーであって、その格子ピッチが上記格子の使用によってもたらされる回路面積の拡大を最小にするよう選択されるフィーチャーが、少なくとも２つのマスクを介して多重露光によってダイに焼き付けられ、さらに各マスクが格子ピッチよりも大きなマスク格子ピッチによって特徴付けられるマスク格子を有している、そのような光学リソグラフィの方法を対象としている。

この方法は、規則的に配置された製造しやすいコンタクトのウェハ上への撮像に適している。コンタクトの規則的な配置は、分解能向上技術のより効果的な使用を可能にし、最小のコンタクトピッチとコンタクトサイズの減少を、順番に可能にする。

製造しやすいコンタクトの１つの手法は、格子点上にコンタクトを取り付け、そしてコンタクトを有していない格子点において補助コンタクトを導入することである。補助コンタクトは、それらがダイに焼き付けられないにも係わらず、照射の最適化を可能にするマスク・スペクトル（分布帯;mask spectrum）を作るような大きさとされる。

特定用途向け集積回路（ＡＳＩＣ）内の標準セルにおける規則的に配置されたコンタクトの用途のために、コンタクトおよび補助コンタクトは単一露光リソグラフィの最小ピッチより小さいピッチを持った格子上に配置され、より小さい回路面積が得られる。コンタクトと補助コンタクトの間のピッチは単一露光リソグラフィの最小ピッチより小さいが、いかなる２つの真のコンタクト間のピッチも、単一露光リソグラフィの設計ルールを満足する。

コンタクトと補助コンタクトの密な格子は、対角線方向に生じる格子ピッチ

を持った２つのマスク上の、２つのより粗な格子中に分解される。ここに、ｐ_ｍｉｎは、より粗な格子の格子ピッチ、ｐ_ｘおよびｐ_ｙは、密な格子における直交する２つの方向の２つの格子ピッチである。ｐ_ｘおよびｐ_ｙは単一露光リソグラフィの最小ピッチよりも小さいが、ｐ_ｍｉｎは、それより大きくなりうる。したがって、２つの、より粗な格子は、１回の露光の解像度限界の範囲内に存在する。これら２つのマスクの連続した露光がダイ上に全てのコンタクトを焼き付ける。

二重露光において対角線方向に生じる最小の格子ピッチを用いて、コンタクト・リソグラフィのための四極照明の各極(pole)は、ｐ_ｘとｐ_ｙにより決定される零点までの距離をもって、ｘ軸およびｙ軸上に配置されるべきである。

本発明は、図面に関連して、その好適かつ選択的な実施形態を参照することにより説明されるであろう。

図１は本発明の一実施形態を示す。製造しやすいレイアウトでは、コンタクトは格子上に配置される（図１ａ）。補助コンタクトはコンタクトを有していない格子点に追加される（図１ｂ）。補助コンタクトは、それらがダイに焼き付けはしないが、照射の最適化を可能にするマスク・スペクトルを作るような大きさとされる。

全てのコンタクトを格子上に取り付けた後の、より小さな回路面積を得るために、図１ｂの格子ピッチ、ｐ_ｘおよびｐ_ｙは単一露光リソグラフィの最小ピッチより小さい。

コンタクトと補助コンタクトの間のピッチは単一露光リソグラフィの最小ピッチより小さいが、いかなる２つの真のコンタクト間のピッチも、常に単一露光リソグラフィの設計ルールを満足する。

コンタクトと補助コンタクトの密な格子（図１ｂ）は、対角線方向に生じる格子ピッチ

を持った２つのマスク上の、２つのより粗な格子中に分解される（図１ｃ）。ここに、ｐ_ｍｉｎは、より粗な格子の格子ピッチ、ｐ_ｘおよびｐ_ｙは、密な格子における直交する２つの方向の２つの格子ピッチである。元の密な格子が、いくつかのより粗なものに分解されるので、それは仮想格子と呼ばれる。ｐ_ｘがｐ_ｙに等しいとき、ｐ_ｍｉｎはｐ_ｘおよびｐ_ｙの概ね１４４％である。ｐ_ｘおよびｐ_ｙは単一露光リソグラフィの最小ピッチよりも小さいが、ｐ_ｍｉｎは、それより大きくなりうる。これにより、２つのより粗な格子が、１回の露光の解像度限界の範囲内に入れられる。

これら２つのマスクの連続した露光がダイ上の仮想格子に全てのコンタクトを焼き付ける（図１ｄ）。２個のマスクにおけるフィーチャーのコンタクトの規則的な配置は、リソグラフィの最適化を可能にし、最小のコンタクトピッチとコンタクトサイズの減少につながる。どちらかのコンタクトマスクの重ね合わせ誤差が収率を減少させるかも知れないが、マスク書き込み回数が、一定値を保持する書き込みフィーチャー数に依存し、またより大きなピッチに対しては高速のツールが使用できるので、レチクル(reticle)のコストは倍増しないはずである。仮想格子上ではいかなる最近接コンタクトも存在しないので、この二重露光方法が機能することに留意すべきである。図１における特定の例では、全ての仮想格子点に補助コンタクトまたは真のコンタクトを配置している。そのＲＥＴベースの制限がなければ、図１ａのコンタクトにとって単一コンタクトマスクで十分であるかも知れない。

発明者は、コンタクトの規則的な配置により可能となったリソグラフィ最適化の結果、ＣＤを約１０％減少させつつ結合させた縮小仮想格子ピッチが、コンタクトが格子に取り付けられることを必要とするレイアウト・ステップに存在する追加的制限の結果として回路面積が拡大することを否定し、より小さい平均的な標準セル面積をもたらす、ということを見出した。標準セルの電力消費と固有の遅延も、セル面積の減少に応じて改善される。

図２ａはＸ−Ｙ格子レイアウトに使用される照射光源の概略図である。修正された照射ＲＥＴの１つのタイプでは、四極照明光源２１０は格子２２０の格子軸に整列される。本発明の一実施形態では、仮想格子がＸ方向およびＹ方向に整列された格子軸を有するが、第１および第２の格子パターン２４０は対角線方向に整列させられる。好適な実施形態では、第１および第２の格子パターン２４０に対する四極照明光源２３０も対角線方向に並べられる。第１および第２の格子パターン２４０に対する四極照明２３０の各極(pole)は、ｐ_ｘとｐ_ｙにより決定される零点までの距離をもって、ｘ軸およびｙ軸上に配置される。

２５０ｎｍの標準セル・ライブラリ(library)が本発明の一実施形態の例示として使用される。標準セルは特定用途向け集積回路（ＡＳＩＣ）設計のための重要なフィーチャーである。ＡＳＩＣ設計をベースとする標準セルは、通常、３つのタイプのセル、すなわち、入出力(I/O)セル、メガ(巨大;mega)セル、および標準(standard)セルを含む。入出力セルは、外部回路構成に面する接続としてダイの周辺部に置かれる。メガセルは、通常、ＲＡＭやＲＯＭなどの予め設計された巨大論理(mega-logic)フィーチャーである。標準セルは、主としてブール演算やフリップ-フロップなどの基本的な論理機能を提供する超小型論理(micro-logic)フィーチャーである。

図３は標準セル３００のフィーチャーを示す概略図である。ライブラリにおける各標準セルは、固定高さを有する長方形であるが、幅は変わる。セルは、電源供給(power supply)パス(path;経路)と重ね合わせられつつ、列をなして配置される。標準セルは、通常、Ｎウェル層３２０、Ｎ拡散層３３０、Ｐ拡散層３４０、ポリシリコン層３５０、コンタクト層３６０、および金属−１層３７０を有する。Ｎウェル層３２０、Ｎ拡散層３３０、Ｐ拡散層３４０、およびポリシリコン層３５０はセル内でＰ−ＭＯＳ（Ｐ型金属酸化物半導体）およびＮ−ＭＯＳ（Ｎ型金属酸化物半導体）を形成する。ポリシリコン層３５０はイントラ・セル・ルーティング・パス(intra-cell routing path)としても機能する。コンタクト層３６０はルーティング層と下部層との間の接続を形成する。

セルの高さは、通常、セル上の金属−１トラック(track)の高さ方向における数として与えられる。金属−１トラックは金属−１パス(path)と金属−１パス間の間隙を含む。標準セルの典型的な高さは１０個のトラック分であり、その状況で、３つのトラックが電源供給パス（経路）に使用され、残りの７つのトラックがイントラ・セル設計のために使用される。ライブラリにおいてその高さが固定されているので、格子にコンタクトを取り付けることによって面積に生じるいかなる変化も、セル幅における変化として反映される。

図４ａは、高さ方向における、標準セルの代表的なコンタクトピッチの分布を示すグラフである。最も多いピッチペアは約６００ｎｍであり、これはおそらく金属−１パスの最小ピッチを反映している。したがって、金属−１パスの最小ピッチは、高さ方向の格子ピッチまたは複数の格子ピッチに応じて選定されることが可能である。より小さい最終セル面積を得るために、標準セルにおける規則的に配置されたコンタクトの水平方向の格子ピッチｐ_ｙとして金属−１ピッチの半分が選定され、縦方向のレイアウト制限を緩和するべきである。

図４ｂは、幅方向における、標準セルの代表的なコンタクトピッチの分布を示すグラフである。最も少ないピッチペアは約６００ｎｍであるが、最も多いピッチペアは１０００ｎｍ付近である。最も少ないピッチペアが格子ピッチとして選定されるならば、１０００ｎｍにおける最も多いピッチペアが最大２つの格子ピッチ（１２００ｎｍ）にまとめられるので、セルの面積は約２０％増加するであろう。さらに、図４ｂは１０００ｎｍ付近で２つのピークを示している。２つのピークは、標準セルの２つのタイプのＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）におけるソースとドレイン間の距離を反映している。狭ゲートＭＯＳＦＥＴは、広ゲートＭＯＳＦＥＴよりも長いソース・ドレイン間距離を有し、その結果、二重ピークを持ったコンタクトピッチ分布を形成する。この二重ピークは、いくつかの狭ゲートＭＯＳＦＥＴの幅を増加させることによって、取り除くことができる。

図４ｂは、最も多いピッチペアがソース-ドレイン・ピッチであることを示している。しかしながら、ソース-ドレイン・ピッチが水平方向の格子ピッチとして選定されるならば、ゲートに対するコンタクト、それは通常はソースコンタクトとドレインコンタクトの中間に配置されるコンタクトであるが、そのゲートに対するコンタクトは、セル面積の増大をもたらすソースコンタクトかドレインコンタクトかのいずれかに整列されねばならないであろう。したがって、半分のソース-ドレイン・ピッチは水平方向の格子ピッチ、すなわち標準セルにおける規則的に配置されたコンタクトのｐ_ｘとして選定されるべきである。

しかし、要求される格子ピッチ、ｐ_ｘおよびｐ_ｙは、コンタクト層の最小ピッチより小さい。要求される格子は２つのインターリーブ(interleave)された（はさみ込まれた）格子に分解される。それぞれのインターリーブされた格子は、要求される格子の対角線ピッチに等しいインターリーブされた格子ピッチで、要求される格子の対角線に沿って整列される格子軸を有する。

それぞれの格子位置は、真のコンタクトまたは補助コンタクトによって占められる。ダイは、インターリーブされた第１の格子をダイに投影することによって焼き付けられ、その後インターリーブされた第２の格子をダイに投影することが続く。２つのマスクのフィーチャーの規則的な配置はリソグラフィ最適化を可能にし、最小のコンタクトサイズとコンタクトピッチの減少につながる。二重露光方法は、要求される格子ピッチよりも約４０％大きなピッチをもつインターリーブされた格子から、要求される格子ピッチを持つダイ上の仮想格子を作り出す。

少なくとも本発明の例示的な実施形態を説明してきたが、様々な修正と改善は、この技術分野に属する当業者には容易に気付くことができ、そして上記修正と改善は本発明の範囲内にあることが意図されるものである。従って、上記説明は、例示としてのみ示されるものであって、制限を意図するものではない。

本発明の一実施形態の説明図である。 本発明の一実施形態の説明図である。 本発明の一実施形態の説明図である。 本発明の一実施形態の説明図である。 Ｘ−Ｙ格子レイアウトに使用される照射光源の概略図である。 図１の実施形態に使用される照射光源の概略図である。 標準セルのフィーチャーを示す図である。 標準セルに対する代表的なコンタクトピッチの高さ方向分布を示すグラフである。 標準セルに対する代表的なコンタクトピッチの幅方向分布を示すグラフである。

符号の説明

２１０ 四極照明光源
２２０ 格子パターン
２３０ 四極照明光源
２４０ 格子パターン
３００ 標準セル
３２０ Ｎウェル層
３３０ Ｎ拡散層
３４０ Ｐ拡散層
３５０ ポリシリコン層
３６０ コンタクト層
３７０ 金属−１層

Claims (20)

1. 格子ピッチを有する格子を構築する段階と、
   格子上に複数の真のフィーチャーを配置する段階と、
   １つのマスクであって、複数の前記真のフィーチャーと複数の補助フィーチャーとを含むマスクを作製し、前記補助フィーチャーが焼き付けはしないが照射の最適化を可能にするような大きさにする段階と、
   ウェハ上に前記真のフィーチャーを撮像する段階と、
   を有する、ウェハにフィーチャーを撮像する方法。
2. 前記補助フィーチャーは前記複数の真のフィーチャーのいずれをも有していない格子点に導入される請求項１に記載のフィーチャーを撮像する方法。
3. 前記格子は、ｘ方向のｐ_ｘの格子ピッチを有し、ｘ方向に垂直な方向にｐ_ｙの格子ピッチを有する請求項１に記載のフィーチャーを撮像する方法。
4. 前記格子ピッチは回路面積を最小にするように選択される請求項１に記載のフィーチャーを撮像する方法。
5. ２つの前記補助フィーチャー間の距離、または前記複数の真のフィーチャーのいずれか１つと隣接する補助フィーチャーとの間の距離が、単一露光リソグラフィの最小のピッチより小さい請求項１に記載のウェハにフィーチャーを撮像する方法。
6. ２つの隣接する真のフィーチャー間の距離が、単一露光リソグラフィの最小のピッチ以上である請求項５に記載のフィーチャーを撮像する方法。
7. 格子ピッチを有する格子を構築する段階と、
   格子上に複数の真のフィーチャーを配置する段階と、
   格子点上に複数の補助フィーチャーを配置する段階と、
   ２つのマスクであって、前記複数の真のフィーチャーの第１のサブセットおよび前記複数の補助フィーチャーの第１のサブセットを含む第１のマスクと、前記複数の真のフィーチャーの第２のサブセットおよび前記複数の補助フィーチャーの第２のサブセットを含む第２のマスクと、を作製し、前記補助フィーチャーが焼き付けはしないにも係わらず照射の最適化を可能にするマスク・スペクトルを作るような大きさにする段階と、
   ウェハ上に前記真のフィーチャーを撮像する段階と、
   を有する、ウェハにフィーチャーを撮像する方法。
8. 前記格子は、ｘ方向のｐ_ｘの格子ピッチを有し、ｘ方向に垂直な方向にｐ_ｙの格子ピッチを有する請求項７に記載のフィーチャーを撮像する方法。
9. 前記格子ピッチは回路面積を最小にするように選択される請求項７に記載のフィーチャーを撮像する方法。
10. 前記補助フィーチャーは真のフィーチャーを有していない格子点に配置される請求項７に記載のフィーチャーを撮像する方法。
11. 前記複数の補助フィーチャーの２つの間の距離、または前記複数の真のフィーチャーの１つと複数の補助フィーチャーの１つとの間の距離が、単一露光リソグラフィの最小のピッチより小さい請求項７に記載のウェハにフィーチャーを撮像する方法。
12. ２つの隣接する真のフィーチャー間の距離が、単一露光リソグラフィの最小のピッチ以上である請求項１１に記載のフィーチャーを撮像する方法。
13. 第１および第２のマスクが、フィーチャーを焼き付けるために連続して露光される請求項７に記載のウェハにフィーチャーを撮像する方法。
14. ２つの隣接する真のフィーチャー間の距離が単一露光リソグラフィの最小のピッチ以上であり、２つの隣接する補助フィーチャー間の距離、または真のフィーチャーと隣接する補助フィーチャーとの間の距離が単一露光リソグラフィの最小のピッチより小さい請求項７に記載のリソグラフィ方法。
15. ２つの隣接する真のフィーチャーの間、２つの隣接する補助フィーチャーの間、または真のフィーチャーと隣接する補助フィーチャーとの間の対角線距離が、
    

    

    の距離を有し、ここにｐ_ｘは、ｘ方向における、２つの隣接する補助フィーチャーの間のピッチ、２つの隣接する真のフィーチャーの間のピッチ、または真のフィーチャーと隣接する補助フィーチャーの間のピッチであり、ｐ_ｙは、ｘ方向に垂直な方向における、２つの隣接する補助フィーチャーの間のピッチ、２つの隣接する真のフィーチャーの間のピッチ、または真のフィーチャーと隣接する補助フィーチャーの間のピッチである請求項１４に記載のリソグラフィ方法。
16. 第１のマスクであって、真のフィーチャーの第１のセットおよび補助フィーチャーの第１のセットを有する第１のマスクと、
    真のフィーチャーの第２のセットおよび補助フィーチャーの第２のセットを有する第２のマスクと、を有し、
    第１および第２のマスクにおける２つの隣接するフィーチャー（真のフィーチャーまたは補助フィーチャー）が、単一露光リソグラフィのための最小のピッチ以上に区切られる、ダイを撮像するためのマスクセット。
17. 真のフィーチャーの前記第１のセットと真のフィーチャーの前記第２のセットとが、単一ダイのための真のフィーチャーのセットを形成する請求項１６に記載のマスクセット。
18. 真のフィーチャーの第１のセットが真のフィーチャーの第２のセットと異なっている請求項１６に記載のダイを撮像するためのマスクセット。
19. 補助コンタクトの第１のセットが補助コンタクトの第２のセットと異なっている請求項１６に記載のダイを撮像するためのマスクセット。
20. ２つの隣接するフィーチャー（真のフィーチャーまたは補助フィーチャー）の間の対角線距離が、
    

    

    の距離を有し、ここにｐ_ｘは、ｘ方向における、２つの隣接する補助フィーチャーの間のピッチ、または真のフィーチャーと隣接する補助フィーチャーの間のピッチであり、ｐ_ｙは、ｘ方向に垂直な方向における、２つの隣接する補助フィーチャーの間のピッチ、または真のフィーチャーと隣接する補助フィーチャーの間のピッチである請求項１６に記載のダイを撮像するためのマスクセット。
    

Images